专利名称：调制电路、使用该调制电路的图像显示器和调制方法
技术领域：
本发明涉及用于在预定周期内生成和输出多个脉冲信号的调制电路，和使用该调制电路的图像显示器和调制方法，更具体地说，涉及用作发光二极管(LED)或有机电致发光(EL)元件驱动信号的调制电路，以及包含LED或有机EL元件的图像显示器。
自从发明了蓝色LED，采用LED发射三原色以按像素形成图像的LED彩色显示器已经被广泛并大量制造。由于LED的高度耐用性，使其可半永久性地使用，因而适于在户外长期使用。因此，LED已被广泛用于运动场和事件场合的大规模显示器，以及用于在建筑物的侧面或火车站内的信息显示板或广告。近年来，随着蓝色LED亮度的增加和价格的降低，这种LED彩色显示器迅速普及。
图1是构成LED显示器像素的一个LED的驱动电路的示图。
在图1中，数标100表示驱动电路，200表示一个LED。另外，Spx和Id分别表示施加到单个像素上的视频信号和流经LED200的电流。
驱动电路100根据视频信号Spx输出电流给LED200，LED200则根据所提供的电流发光。LED显示器具有与像素数量完全相同数量的构成驱动电路100的电路和LED，如图6所示。通过使像素的LED根据施加到该像素上的视频信号Spx确定发光亮度，可使观看该屏幕的人能够识别出图像。施加到每个像素上的视频信号Spx一般是以一定数位的数字值输入给驱动电路100的。
图2是流经图1LED200的电流的波形图。
在图2中，纵坐标指示通过LED200的电流的相对值，而横坐标指示时间的相对值。另外，Ipulse指示通过LED的脉冲形状电流波形的峰值，tw是脉冲部分的时间宽度，T是波形周期。
如图2所示，通过构成LED显示器像素的LED的电流具有周期性脉冲状波形。亮度是通过脉冲宽度调制来控制的，以使得脉冲宽度tw可调。
原则上讲，通过LED的电流是直流电。可以根据视频信号Spx改变电流值以调节亮度，但是在这种情况下，需要通过驱动电路精确地控制电流值。其不利之处在于用于该控制的电路导致部件数目的增加。增加时间的分辨率比增加电流值的分辨率容易，所以，一般采用如图2的电流波形所示的脉冲宽度调制系统。
由于人类感官的固有特性，光的亮度以小于1/60秒的点亮方式闪烁，人感觉到的亮度是恒定的。因此，即使LED由图2所示波形的电流驱动，如果该电流周期T短于前面所述的时间，那么从LED发出的闪烁光也可被人们的视觉感觉成恒定亮度的光。
另外，一般情况下，人们的感官接收到的LED亮度的大小与在一定时间内平均通过LED的电流成正比。因此，亮度随着脉冲电流的占空率而正比变化。
然而，输入给LED显示器的视频信号的电平被预先规范化，以匹配阴极射线管的亮度特性。如果这样的视频信号像输入至LED(其与CRT像素具有不同的亮度特性)一样输入至CRT像素，则会产生下列问题。
图3是LED和CRT像素的亮度与输入信号电平之间的关系图。
在图3中，纵坐标代表LED或CRT像素亮度的相对值，横坐标代表输入给LED或CRT像素的信号的电平的相对值。A和B所指的曲线分别表示CRT像素和LED的亮度特性。
注意，对于CRT像素的亮度特性A，用电压表示视频信号的电平，而对于LED的亮度特性B，用通过LED的电流表示视频信号的电平。
如图3所示，LED的亮度与信号电平呈线性关系，而CRT像素的亮度与信号电平具有非线生关系。总的来说，CRT像素的亮度与视频信号的电压电平的2.2次方成正比。如果一个与规范化的以匹配这种特性的视频信号成正比的电流直接施加给LED，则LED在光的低输出区域显示比CRT像素更明亮，但在光的高输出区域显示比CRT像素更暗。结果，以这种像素形成的图片的明亮部分和暗部分的亮度比例与原始图片不同，所以观众看起来不真实。
为了解决这个问题，现有技术的LED显示器中，用以消除由于上面所述视频信号的亮度特生所产生的影响而加以校正的信号作为上述视频信号Spx输入给驱动信号100。特别是，例如，当用产生的用以匹配CRT像素的视频信号驱动线性亮度特性的LED时，会产生一个与视频信号的2.2次方成正比的信号来驱动LED，其中的CRT像素发射与信号电平的2.2次方成比例的亮度的光。
然而，如果原始视频信号的位长不是足够大，则通过升高这个数字化的图像数据到其2.2次方而获得的二进制数据不能够体现在原始视频信号值较小的区域的值的精确变化。换句话说，如果数字化视频信号的位长较小，则灰度在低亮度区域变得粗略，导致图像不自然。为了避免这种问题，需要增加视频信号的位长。特别是，在相关领域的LED显示器中，需要生成一个12到16位长度的视频信号以再现已经在CRT情况下以8位长度视频信号表达的图片。如果以这种方式增加视频信号的位长，则用于驱动LED的脉冲宽度调制电路的位长也不得不增加，从而使得整个电路的规模变得很大，并且费用和耗电量也上升。
另外，如图2显示的脉冲状波形一般通过计数用作时间基准的时钟信号来生成。增加视频信号的位长意味着在此程度上增加计数时钟信号的次数，于是，当使用相同频率的时钟信号时，脉冲宽度调制的周期T变得较长。例如，当生成并调制12位视频信号的脉冲宽度，它比8位视频信号大4位，并将它们与时钟信号的相同频率相比，其脉冲宽度调制周期T变成8位视频信号的16倍。由于脉冲宽度调制的周期T是利用上述人类感官的特性而设定的，因此加果这个周期太长，将引起人眼可以察觉光闪烁的“闪动”，图像将变得很难观看。另外，与CRT相比，在LED显示器中，这种闪动从性质上来说对人眼更易察觉，因此脉冲宽度调制的周期T必须是通常刷新频率的周期的数倍，例如1/50秒。
为了增加视频信号的位长和缩短脉冲宽度调制的周期T，增加用在脉冲信号宽度调制电路中的时钟信号的频率就足够，但是这有增加电路耗电量的缺点。另外，因为很难再进一步将10到20MHz的电流频率增加10或更多倍，因此增加时钟信号的频率受到限制。
本发明的一个目标是提供一种具有高分辨率脉冲宽度调制并同时控制位数增加的调制电路，以及设有该调制电路的图像显示器。
为了达到上述目标，根据本发明的第一个方面，这里提供一种调制电路，用于输出根据二进制码的值调制的脉冲信号，它包括用于将从最高有效位到最低有效位的二进制码分成多个二进制码，并以预设顺序选择和输出由此分割产生的分割二进制码的选择装置；用于接收从选择装置获得的分割二进制码，并以预定周期输出多个具有对应于分割二进制码的脉冲宽度和电平的脉冲信号的脉冲输出装置。
根据本发明的调制电路，用于调制脉冲信号的二进制码从最高有效位到最低有效位被分成多个二进制码。由此分割获得的多个二进制码被定义为分割二进制码。通过选择装置，以预设顺序选择并输出这些分割二进制码到脉冲输出装置。然后，该脉冲输出装置以预定周期生成并输出多个具有对应于分割二进制码的脉冲宽度和电平的脉冲信号。
最好在本发明的调制电路中，对于每个分割二进制码，选择装置将预定周期分成多个长度对应于分割二进制码的位长的子帧周期，并在一个子帧周期内选择并输出对应于该子帧周期的分割二进制码。
根据采用上述结构的本发明的调制电路，预定周期被分成多个对应于分割二进制码的周期。由此分割获得的周期被定义为子帧周期。每个子帧周期被设置成具有对应于与子帧周期相应的分割二进制码位长的长度。分割二进制码经由选择装置在对应于该分割二进制码的子帧周期内输出到脉冲输出装置。
最好，在本发明的调制电路中，当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
根据采用上述结构的本发明的调制电路，脉冲信号电平设置成对应于相应分割二进制码。脉冲信号的电平由对应于与脉冲信号相应的分割二进制码的下一个较低分割二进制码的脉冲信号的电平的关系来确定。即，对应于从二进制码最低有效位起第(i＋1)个分割二进制码的脉冲信号的电平，设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
最好，在本发明的调制电路中，设有一种用于接收时钟脉冲、在每个子帧周期的开始从初始值计数时钟脉冲，并输出时钟计数的时钟计数装置。脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
根据采用上述结构的本发明的调制电路，时钟计数装置在每个子帧周期的开始从初始值计数时钟脉冲。脉冲输出装置将时钟计数装置输出所得的时钟计数与分割二进制码的值加以比较，并在时钟计数的大小和分割二进制码的值倒转时倒转脉冲信号的电平。
根据本发明的第二个方面，提供了一种图像显示器，包括用于从最高有效位到最低有效位将二进制码分成多个二进制码，并以预设顺序选择和输出由此分割产生的分割二进制码的选择装置；用于接收来自选择装置的分割二进制码，并以预定周期输出多个具有对应于所述分割二进制码的脉冲宽度和电平的脉冲信号的脉冲输出装置。
根据本发明的图像显示器，用于调制脉冲信号的二进制码从最高有效位到最低有效位分成多个二进制码。由此分割获得的多个二进制码被定义为分割二进制码。通过选择装置，以预设顺序选择并输出这些分割二进制码到脉冲输出装置。然后，该脉冲输出装置以预定周期生成并输出多个具有对应于所述分割二进制码的脉冲宽度和电平的脉冲信号。该脉冲信号被输入到发光元件，然后，发光二极管以对应于脉冲信号电平的亮度发光。
优选地，在本发明的图像显示器中，对于每个分割二进制码，选择装置将预定周期分成多个长度对应于分割二进制码位长的子帧周期，并在一个子帧周期内选择并输出对应于该子帧周期的分割二进制码。
根据采用上述结构的本发明图像显示器，预定周期被分成多个对应于分割二进制码的周期。由此分割获得的周期被定义为子帧周期。每个子帧周期被设置成具有对应于与子帧周期相应的分割二进制码位长的长度。分割二进制码经由选择装置在对应于该分割二进制码的子帧周期内输出到脉冲输出装置。
在本发明的图像显示器中，当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
根据采用上述结构的本发明图像显示器，脉冲信号电平设置成对应于相应的分割二进制码。脉冲信号的电平由对应于与脉冲信号相应的分割二进制码的下一个较低分割二进制码的脉冲信号的电平的关系来确定。即，对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号的电平，设置为对应于第i个分割二进制码的脉冲信号的2的B(i)次方(2B(i))倍的大小。
在本发明的图象显示器中，设有一种用于接收时钟脉冲、在每个子帧周期的开始从初始值计数时钟脉冲，并输出时钟计数的时钟计数装置。脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
根据本发明的第三个方面，提供一种用于将二进制码从最高有效位到最低有效位分成多个二进制码，并以预定周期生成根据所分割的二进制码调制的多个脉冲信号的调制方法，包括选择所述多个分割二进制码之一的第一步，和在根据该分割二进制码位长的长度的周期内，生成具有对应于在第一步中选择的分割二进制码的脉冲宽度和电平的脉冲信号的第二步，其中在按照预设顺序选择分割二进制码的同时，以预定周期重复第一和第二步骤。
根据本发明的调制方法，第一步选择通过从最高有效位到最低有效位将二进制码分成多个二进制码而获得的分割二进制码之一。第二步在根据分割二进制码位长的长度的周期内，生成具有对应于在第一步中选择的分割二进制码的脉冲宽度和电平的脉冲信号。
第一步按照预定顺序一个接一个选择分割二进制码。在每次第一步选择一个分割二进制码时，第二步根据第一步所选择的分割二进制码生成一个脉冲信号。以这种方式，第一步和第二步在预定周期内重复。
在本发明的调制方法中，当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，第二步将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
根据采用上述安排的本发明的调制方法，第二步设置对应于各分割二进制码的脉冲信号电平。脉冲信号电平由对应于与脉冲信号相应的分割二进制码的下一个较低分割二进制码的脉冲信号的电平的关系来确定。即，对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号的电平，设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
根据下面参考附图给出的对优选实施例的描述，本发明的这些和其它目的以及特征将变得更加明显，其中图1是用于构成LED显示器像素的LED的驱动电路的示意图；图2是流过图4的LED的电流的波形图3是LED和CRT的亮度与输入信号的电平之间的关系图；图4是根据本发明的LED显示器的方框图；图5是用于说明脉宽调制电路的运行的方框图；图6是用于说明脉宽调制电路的运行的时序图；图7是说明控制器的运行的方框图；图8是流过LED的脉冲电流的波形图；下面将参考附图给出应用到LED显示器的本发明的调制电路和图像显示器的优选实施例。
图4是用于构成LED显示器像素的LED的驱动电路的方框图。
在图4中，标号1、2、3、4和5分别代表脉宽调制电路、LED、控制器、A/D转换器和半帧存储器。
脉宽调制电路1根据从控制器3的输出端子SDO传输来的脉宽和电流的数据，提供脉冲电流给LED2。对每个像素的LED存在一个脉宽调制电路，脉宽调制电路的数量与形成一个屏幕的LED的数量相同。
通过脉宽调制电路1从控制器3所接收的脉宽和电流的数据为串行数据，并且在串行数据输入端子SI上接收到。此外，脉宽调制电路1设有串行数据输出端子SO，用于以一定延迟输出从输入端子SI接收到的数据。输出端子SO与其它脉宽调制电路的输入SI串联。以这种方式，脉宽调制电路1的串行数据输入端子SI和串行数据输出端子SO串联。通过连续不断地从输入SI向输出端子SO传输串行数据，使得脉宽和电流数据从控制器3传送到脉宽调制电路1。在图4中，串联连接的脉宽调制电路1的最后一个输出端子SO连接至控制器3。控制器3采用该返回信号检查各脉宽调制电路1的运行状态。
注意到各脉宽调制电路1设有时钟输入端CLK。控制器3提供公共时钟信号给每个脉宽调制电路1。
控制器3在端子D1接收来自A/D转换器4的数字化视频信号。控制器3从这些数据提取每个LED像素的亮度数据，并将其存储在半帧存储器5中。控制器3还从半帧存储器5读取每个LED像素的数据，将其转换成串行数据并经由输出端子SDO输出给脉宽调制电路1。来自输出端子SDO的串行数据与由控制器3产生的时钟信号同步。该时钟信号通过时钟输出端子CLK输出给所有脉宽调制电路1。
控制器3的输入端子SDI接收从脉宽调制电路1反馈回来的串行数据。这种串行数据包含关于脉宽调制电路1的运行状态(LED击穿、IC过热等)的信息。根据本发明，控制器3在一个没有画出的显示器上显示这种击穿。
A/D转换器4将模拟视频信号Sv转换为预定位长的二进制码，并且输出该数据给控制器3。
半帧存储器5临时存储从控制器3提取的每个LED像素的亮度数据。管理每个LED像素的亮度数据并且半帧接半帧(或一帧)地加以存储。控制器3半帧半帧地读取亮度数据，并将它输出到脉冲宽度调制电路1。
模拟视频信号通过A/D转换器4转换成预设位长的二进制码，并输出到控制器3。控制器3提取每个像素的亮度数据并将它输出到半帧存储器5。半帧存储器5半帧接半帧地临时存储每个LED像素的亮度数据。控制器3读取用于在特定时间形成半帧的各像素的存储亮度数据。通过后面将详细描述的特定处理，数据被转换成串行数据并输出到脉冲宽度电路1。
根据每一像素的输入亮度数据，脉宽调制电路1提供一定宽度和一定峰值的脉冲电流到像素的LED，以点亮LED并显示图片。通过重复以上述方式输出每半帧的亮度数据到脉宽调制电路1并点亮LED的操作，可以显示动画电影。
注意，像素的亮度数据是作为串行数据输出到脉宽调制电路1的，但它也可以作为并行数据输出。在这种情况下，不利的是随着数据的位长增加电线的数目也增加，但有利的是亮度数据能以比串行数据快的速度输入脉宽调制电路1。
另外，不需要在半帧存储器5内存储用以形成半帧的所有数据。例如，数据的水平周期可以作为缓存被首先存储到存储器，然后被输出。另外，如果A/D转换器4的转换时间和控制器3的处理时间足够短，则可以直接将数据转换成直接输出的串行数据而不使用缓冲器。
下面，将描述脉宽调制电路1的运行。
图5是用于说明脉宽调制电路的运行的方框图；在图5中，11表示数据比较电路，12表示脉冲周期计数器，13表示移位寄存器，14表示D/A转换器，15表示npn晶体管，16表示电阻，17表示AND电路，18表示计数器，以及19表示延迟电路。
数据比较电路11比较从脉冲周期计数器12来的脉冲计数S6和从移位寄存器13来的亮度数据S7，并根据比较结果输出信号S9到D/A转换器14，以控制npn晶体管15的开/关状态。通过数据比较电路11的输出信号S9，对流经LED2的电流脉冲的脉冲宽度进行控制。当使能信号S1处于高电平时数据比较电路11的输出信号S9被复位。当输出信号S9被复位时，npn晶体管15关闭。
脉冲周期计数器12计数信号S3的时钟脉冲，并将该计数作为信号S6输出给数据比较电路11。当使能信号S1处于高电平时脉冲周期计数器12的计数被复位。在使能信号S1从高电平变到低电平之后计数再一次开始，并输入一定数目的时钟信号。
当使能信号S1处于高电平时，移位寄存器13与从AND电路17来的时钟信号同步地将从控制器3发出的信号S2的串行数据保持在内部寄存器中。另外，当使能信号S1从高电平变到低电平并且一定数目的时钟信号被输入之后，保留的数据被输出到数据比较电路11和D/A转换器14。从控制器3发出的串行数据包括用于设定脉冲宽度的数据和用于设定电流峰值的数据。移位寄存器13将这些数据作为信号S7和S8分别输出到数据比较电路11和D/A转换器14。
D/A转换器14经电阻16在npn晶体管15的基极接收根据从移位寄存器13来的信号S8的值确定幅值的信号S10作为输入。根据信号S10的电压的幅值设定LED2的脉冲电流。
另外，D/A转换器14根据从数据比较电路11来的信号S9，设置输出信号S10的开/关状态。当输出信号S10设置为关时，信号S10的电压降低以切断npn晶体管15。当输出信号S10设置为开时，输出根据信号S8的值确定其幅值的信号S10。
npn晶体管15根据经由电阻16在它的基极接收到的D/A转换器14的输出信号10，提供脉冲电流到LED2。Vpd代表施加到LED2的正极的电压。所有LED2的正极接收相同的电压Vpd。如果npn晶体管15的基极电流根据D/A转换器14的输出信号10是可调的，那么根据该基极电流，可控制集电极电流，即LED2的电流。
AND电路17接收使能信号S1和时钟信号S3。当使能信号S1处于高电平时，时钟信号S3被输出到移位寄存器13。
计数器18用于生成提供给串联脉宽调制电路1的使能信号。当检测到使能信号S1从高电平向低电平的电平变化后，一个预设时钟长度的使能信号S4被输出。
通过向输入串行数据信号S2施加一个预定数量的时钟延迟，延迟电路19输出串行数据信号S5。这个延迟是为了使从计数器18来的使能信号S4与串行数据信号S5同步。
图6是用于说明脉宽调制电路的运行的时序图；在图6中，SDI代表输入到脉宽调制电路1的串行数据信号S2，CLK代表时钟信号S3，ENI代表输入到脉宽调制电路1的串行信号S5，SDO代表从脉宽调制电路1输出的串行数据，ENO代表输入到脉宽调制电路1的串行信号S5，以及ID代表流过LED2的电流。
在图4中，从控制器3端子SDO输出到脉冲宽度调制电路1的信号相当于图5中的使能信号S1和串行信号S2。其中，串行数据S2包括用于设置脉冲宽度的数据和用于设置电流脉冲的峰值的数据。在图6中，用于设置脉冲电流值的数据的位长被设置为4。这4位用ID1到ID4表示。另外，用于设置脉冲宽度的数据的位长被设置为10。这10位用PD1到PD10表示。因此，在图6中，从控制器3输出到脉冲宽度调制电路1的串行数据的字长是14位。
注意，用于设置脉冲宽度的数据和用于设置电流脉冲的峰值的数据的位长并不仅限于图6中的示例，而是可以自由设置。
如果使能信号S1与时钟信号S1同步变成高电平，则从脉冲周期计数器12来的计数信号S6和从数据比较电路11来的信号S9都被复位。当使能信号S1处于高电平时串行数据信号S2的数据与从AND电路17来的时钟信号同步，并被输入到移位寄存器13。此时，脉冲周期计数器12停止计数。另外，D/A转换器14的输出信号S10被设置到关，从而没有电流通过LED2。
当完成设置数据到移位寄存器后，使能信号S1从高电平变成低电平。然后，如果输入了预设数目(在图3中是2)的时钟信号，则脉冲周期计数器12开始计数时钟。当使能信号S1处于高电平时，计数复位，于是脉冲周期计数器12开始从预设的初始值计数。此时，再一次D/A转换器14的输出信号S10被设置到开，从而电流通过LED2以使LED2点亮。根据信号S8的电流值(ID1到ID4)设置电流值。
脉冲周期计数器12的计数随着输入的时钟信号增加。当它超过用于设置信号S7的脉冲宽度的数据(PD1到PD10)的值时，D/A转换器14的输出信号S10通过数据比较电路11的输出信号S9设置为关，从而流过LED2的电流停止以中断发光。然后，脉冲周期计数器12继续计数直到对应于计数器总位数(在图6中，10位的最大数)的最大数，并复位，然后再次开始从预设初始值计数。当计数被设置回初始值并且脉冲周期计数器12再次开始计数时，LED2又被再次提供电流。当计数超过用于设置脉冲宽度的数据值时，电流再次被切断。这些操作重复进行。结果，其脉冲宽度对应于用以设置脉冲宽度的数据(PD1到PD10)的值，并且其周期对应于计数器的位长的电流被提供给LED2。
与使能信号S1从高电平到低电平的变化同步，输出信号S4从低电平变化到高电平。当保持一个高电平的使能信号时，输出信号S4被固定在预定数目的时钟脉冲上。在图6的示例中，由计数器18生成并输出一个14时钟脉冲的高电平信号。
通过在延迟电路19中以预设数目的时钟脉冲(在图6中是两个时钟脉冲)将串行数据输入信号S2加以延迟，生成串行数据输出信号S5。延迟量设置成使得使能输出信号S4变成高电平的时间与14位串行数据的前导数据(图6中的ID1)呈现为信号S5的时间相一致。由于这个原因，通过另一个串联脉冲宽度调制电路1的串行数据以串联顺序被存储到每个脉冲宽度调制电路1的移位寄存器13中。也即，被首先输出的串行数据设置在与控制器3端口SDO相连的脉冲宽度调制电路1的移位寄存器13中，而最后输出的串行数据设置在与端口SDI相连的脉冲宽度调制电路1中。
如上所述，包括电流值数据(ID1到ID4)和脉冲宽度数据(PD1到PD10)的14位串行数据被从控制器3输出到脉冲宽度调制电路1，并被保留在脉冲宽度调制电路1的寄存器内。具有与每个脉冲宽度调制电路1的移位寄存器3内的所保留数据相对应的脉冲宽度和电流值的电流被提供给LED2。
图5所示的脉冲宽度调制电路1是从控制器3输出到脉冲宽度调制电路1的电流脉冲数据(脉冲宽度和电流值)是串行数据时使用的电路，但是如前所述，在本发明中，从控制器3发出到脉冲宽度调制电路1的数据并不局限于串行数据。它也可以使并行数据。在那种情况下，就有可能提供一个地址总线和数据总线，并采用将脉冲电流数据提供给一个特定地址的脉冲宽度调制电路1的并行数据的通用传送方法。
另外，也可能将D/A转换器14和npn晶体管15改成另一个能够给LED2提供恒定电流的电流源。另外，也可能准备许多这种电流源，并改成根据信号S8的电流数据切换连接到LED2的电流源的电路。通过切换电流源，电流数据的少量数位就足够了。例如，当用后面将描述的图8的脉冲电流切换两个电流源时，对于该电流值的数据，最小1位就足够了。
接下来给出对控制器3输出给上述脉宽调制电路1的脉冲电流的描述。
图7是用于说明控制器的运行的方框图。
在图7中，数标31、32和33分表代表位选择器、脉冲设置数据发生器和时钟发生器。与图4和图1中相同的数标用于同一元件。
位选择器31将从半帧存储器5读出的二进制码，即像素亮度数据，分成低B1位和高B2位(B1、B2是自然数)，选定所分出的数据之一(以后称为分割二进制码)，并将其输出到脉冲设置数据发生器32。作为示例，在下面的描述中将B1设置为4，B2设置为10。因此，由A/D转换器4数字化并存储在半帧存储器5中的亮度数据具有14位。
脉冲设置数据发生器32根据从位选择器31输出的分割二进制码的值生成脉冲宽度数据(PD1到PD4)，并根据从位选择器31输出的分割二进制码的类型(B1或B2)生成电流值数据(ID1到ID4)。脉冲设置数据发生器32将其转换成为与时钟发生器33生成的时钟信号同步的串行数据，并将它输出到端口SDO。还生成并输出到终端ENO一个与串行数据同步的使能信号。
时钟发生器33将时钟信号提供给脉冲设置数据发生器32。另外，它从端口CLK输出一个时钟信号，并将一个时钟信号提供给脉冲宽度调制电路。
图8是流过LED2的脉冲电流的波形图；在图8中，纵坐标和横坐标分别表示电流值和时间。另外，T，T1和T2分别表示电流脉冲的周期和两个子帧周期。
子帧周期代表一个电流脉冲周期被分割成的一部分。在每个这样的子帧周期中，串行数据从控制器3被输出到每个脉冲宽度调制器。在图8的示例中，串行数据在每个子帧周期T1和T2的开始被输出。也即，在一个电流脉冲周期中数据被输出两次。与这个数据相对应的不同脉冲宽度和电流值的电流脉冲被提供给LED2中。
在每个子帧周期的开始，根据从位选择器31输出的分割二进制码生成从脉冲设置数据发生器32输出的串行数据。例如，在图8中，在子帧周期T1中的脉冲电流，以原始亮度数据的较高10位处从分割二进制码生成，在子帧周期T2中的脉冲电流，以原始亮度数据的较低4位处从分割二进制码生成。即，位选择器31在较高的10位或较低的4位选择分割二进制码，并在一个子帧周期的开始将它们输出到脉冲设置数据发生器32。
根据由位选择器31在任意一个子帧周期中选择的分割二进制码的值的范围，设置子帧周期T1或子帧周期T2的长度。如图8所示，子帧周期T2，(其中位选择器31所选的分割二进制码位于高10位)的长度设置得比子帧周期T1(其中所选的分割二进制码位于低4位)的长度要长。这是由于10位分割二进制码的范围比四位二进制码的范围大的缘故。
例如，如果由在子帧周期T1选择的10位二进制码决定的脉冲宽度数据在0到1023的范围内变化，则设置子帧周期T1具有1023倍时钟周期的长度。如果由在子帧周期T2选择的4位二进制码决定的脉冲宽度数据在0到15的范围内变化，则设置子帧周期T2具有15倍时钟周期的长度。
注意，子帧周期可以自由设置。例如，可以设置子帧周期T1和子帧周期T2比上面的长度短。当这样做时，如果分割二进制码大于某个值，则子帧周期变成等于脉冲宽度。结果，不管分割二进制码如何LED的亮度始终恒定。因此，如果子帧周期比脉冲宽度的最大长度短，则部分的分割二进制码变成与亮度控制无关。
另外，可以设置子帧周期比脉冲宽度的最大长度要长。例如，可以设置子帧周期T1和子帧周期T2比上面的长度长。在这种情况下，在一个周期T内的某一时间间隔内，即使设置到最大亮度也没有电流供应。为了避免闪烁，需要尽可能地缩短没有电流的时间周期。
在不同的子帧周期提供的脉冲电流的值是不同的。根据由位选择器31选择的高位分割二进制码生成的脉冲电流的电流值被设置成，由低位的位长决定的因子和根据低位分割二进制码生成的脉冲电流的电流值的乘积。特别是，如果设定低位位长是B1，则根据高位生成的脉冲电流的电流值是根据低位生成的脉冲电流的电流值乘以2的B1次方。在图8中，设置在子帧周期T1中的电流值I1为2的4次方和子帧周期T2中的电流值I2的乘积，即，16乘以12。下面将解释原因。
如前所述，人类感官可察觉的LED亮度与在一定时间内流过LED的平均电流成正比。因此，不需要设置脉冲电流的电流值为一个常数，如传统的通过脉冲宽度调制来驱动LED的方法中那样。在本发明中，脉冲宽度和脉冲电流的电流值都是可变的。即使在这种情况下，LED的亮度还是等于一定时间内的平均电流。例如，考虑图8中的电流波形，如果脉冲电流的周期T是一个常数，则当电流I1流过一个时钟周期，与当电流12流过16个时钟周期时，流过LED2的时间平均电流是相同的，所以LED的亮度是一样的。
这里，如果将一个时钟周期中的电流I2引起的亮度定义为1，则一个时钟周期中的电流I1引起的亮度为16。由于子帧周期T2的亮度数据根据原始亮度数据的低四位而生成，根据上述定义，如果脉冲宽度的范围是从0到15时钟，则在子帧周期T2中由脉冲电流引起的LED亮度的范围是从0到15。另一方面，在子帧周期T1中的脉冲电流引起的LED亮度至少是16。结果，例如，根据上述定义，为了设置亮度为31，所需要作的仅仅是设置在子帧周期T1中的脉冲电流具有一个时钟的脉冲宽度，并设置在子帧周期T2中的脉冲电流具有15个时钟的脉冲宽度。另外，为了设置亮度为32，所需要作的仅仅是设置在子帧周期T1中的脉冲电流具有两个时钟的脉冲宽度，并设置在子帧周期T2中的脉冲电流的具有0个时钟的脉冲宽度，即没有电流。
如这里所示，如果设置两个脉冲电流的电流值，使得在添加一个时钟到由低位所生成脉冲电流的脉冲宽度的最大值以使该低位升高一个量级的情况下的亮度，变得与由高位生成的脉冲电流的最小亮度相等，则可以设置LED亮度具有对应于原始亮度数据的位长的分辨率。
如果设定低位位长为B1，当从低位生成的脉冲电流的脉冲宽度超过最大值并增加一个量级时，时钟的数目变成2的B1次方时钟，于是使得由这个脉冲宽度的脉冲电流引起的亮度等于从高位生成的脉冲电流的最小亮度，则由从高位生成的一个时钟的脉冲电流引起的亮度应该等于从低位生成的2的B1次方时钟的脉冲电流所引起的亮度。因此，从高位生成的脉冲电流的电流值应该设置成从低位生成的脉冲电流的电流值的2的B1次方倍。
在图8所示的脉冲电流的说明中，说明是针对两个子帧周期的情况进行的，但子帧周期的数量不限于两个。在必要时它可以是任何数量。例如，脉冲电流的周期T可以分成k个子周期T1至Tk(k为自然数)，亮度数据可以从最低有效位到最高有效位分成从B1位至Bk位等k个部分。在这种情况下，最好将子帧周期Ti(i为小于等于k的自然数)设置成具有2的Bi次方个时钟长度。此外，如果将子帧周期Ti中脉冲电流的电流值表示成Ii，那么电流值Ii＋1最好设置成Ii的2的Bi次方倍。
在子帧周期Ti的起始点输出由位选择器31选定的Bi位分割二进制代码。由位选择器31选定B1至Bk分割二进制码的次序不必象图8示例中那样，从最高有效位到最低有效位。可以是任何次序。
在脉冲设置数据发生器32中，脉宽数据由从位选择器31输入的Bi位分割二进制代码的值产生。此外，还产生由对应于该二进制码的类型(B1至Bk)的因子乘以电流值的数据。所产生的脉宽数据和电流值数据转换成与来自时钟发生器33的时钟信号同步的串行数据，并从端口SDO输出到脉宽调制电路1。
从脉冲设置数据发生器32输出的串行数据存储在串联到端子SDO上的脉宽调制电路1的移位寄存器中。根据所存储的数据，将脉冲电流提供给LED2。
在脉冲电流的一个周期内，位选择器31和脉冲设置数据发生器32从i＝1至i＝k重复上述操作k次。
如上所述，根据本发明的图像显示器，在控制器3中，二进制码即亮度数据从最高有效位到最低有效位分成多个分割二进制码，并且以预设的次序选定和输出这些分割二进制码。脉宽调制电路1接收由控制器3输出的分割二进制数据，并在预定的周期中向LED供给具有对应于所述分割二进制码的脉宽和电流值的多个脉冲电流。因此，在脉宽调制电路1的计数器和移位寄存器中处理的数据的位长足以大于这些分割二进制码的最大位长，并且足以小于被分割原始亮度数据的位长。因此可以减少电路规模，从而使得电路成本降低、设备尺寸更小并且功耗更低。
此外，对应于上述分割二进制码，脉冲电流的周期分成许多各具有根据各分割二进制码的位确定长度的子帧周期。在每个子帧周期中，选择并从控制器3输出对应于子帧周期的分割二进制码，因此当使用同样位长的亮度数据和同样周期的时钟信号进行脉冲宽度调制时，在本发明中，与传统的脉冲电流的电流值恒定而只有脉宽可调的方法相比，脉冲电流的周期可以更短。例如，为了使用图8中所示脉冲电流的相同时钟周期获得同样的亮度分别率，相关技术需要2的14次方个时钟，即16384个时钟。相反，在本发明中，子帧周期T1和子帧周期T2的和的周期就足够了，即1023个时钟和16个时钟之和就足够了。换句话说，根据本发明，在这个示例中，脉冲电流的周期可以缩短到1/16。结果，获得了高的亮度分辨率并降低了闪烁。
另外，如果将来自亮度数据较低位的第i个分割二进制码的位长表示为B(i)，则与从亮度数据中的低位的第(i＋1)个分割二进制码相关的脉冲电流的电流值是根据第i个分割二进制码的脉冲电流的电流值乘以2的B1次方。因此，虽然在脉冲宽度调制电路1中数据的位长可以减小，但仍可以设置LED亮度具有以原始亮度数据的位长获得的分辨率。
本发明并不仅限于驱动LED的电流。例如，它也可以应用到有机EL元件的驱动电路。另外，总的来说，它也可以应用到采用时间平均脉冲信号的其它电子设备中。在这些应用中，也可获得如在驱动LED电流的情况下同样的效果。即，脉冲宽度调制电路的电路规模可以减小。这导致电路成本降低，设备尺寸减小，以及耗电率降低。另外，虽然脉冲宽度调制电路中数据的位长减小，仍可以以高分辨率设置时间平均脉冲信号。另外，由于脉冲信号的周期可以缩短，所以当由低通滤波器使脉冲信号平滑时出现的低频振荡成分可以减少。
概括本发明的效果，根据本发明的调制电路，可以减小脉冲宽度调制所需二进制码的位长。另外，可以以高于脉冲宽度调制所需二进制码的分辨率设置时间平均脉冲信号。再者，脉冲信号的周期可以缩短。
根据本发明的图像显示器，由于可以减小脉冲宽度调制所需二进制码的位长，因此可以减小电路规模。另外，还可获得比脉冲宽度调制所需二进制码高的分辨率。再者，由于刷新频率可以增加，所以可实现闪烁的降低。
根据本发明的调制方法，可以减小脉冲信号调制所需二进制码的位长。另外，还可以以高于脉冲宽度调制所需二进制码的分辨率设置时间平均脉冲信号。再者，脉冲信号的周期可以缩短。
权利要求
1.一种用于输出根据二进制码的值加以调制的脉冲信号的调制电路，包括选择装置，用于将从最高有效位到最低有效位的二进制码分割成多个部分，并以预设顺序选择和输出由此获得的分割二进制码；以及脉冲输出装置，用于接收来自选择装置的分割二进制码，并输出具有预定周期的多个所述脉冲信号，每个所述脉冲信号具有对应于所述分割二进制码之一的脉冲宽度和电平。
2.如权利要求1所述的调制电路，其中对于每个分割二进制码，选择装置将预定周期分成多个长度对应于分割二进制码位长的子帧周期，并在一个子帧周期内选择并输出对应于该子帧周期的分割二进制码。
3.如权利要求1所述的调制电路，其中当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
4.如权利要求2所述的调制电路，其中当从二进制码最低有效位起第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
5.如权利要求2所述的调制电路，还包括时钟计数装置，用于接收时钟脉冲，在每个子帧周期的开始从一初始值计数时钟脉冲，并输出时钟计数，其中脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
6.如权利要求4所述的调制电路，还包括时钟计数装置，用于接收时钟脉冲，在每个子帧周期的开始从一初始值计数时钟脉冲，并输出时钟计数，其中脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
7.一种图像显示器，包括用于接收根据二进制码的值进行调制的脉冲信号并发射其亮度对应于该脉冲信号电平的光的发光元件，包括选择装置，用于将二进制码从最高有效位到最低有效位分成多个二进制码，并以预设顺序选择和输出由此分割产生的分割二进制码；脉冲输出装置，用于接收来自选择装置的分割二进制码，并以预定周期输出多个具有对应于所述分割二进制码的脉冲宽度和电平的脉冲信号。
8.如权利要求7所述的图像显示器，其中对于每个分割二进制码，选择装置将预定周期分成多个长度对应于分割二进制码位长的子帧周期，并在该子帧周期内选择并输出对应于该子帧周期的分割二进制码。
9.如权利要求7所述的图像显示器，其中当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
10.如权利要求8所述的图像显示器，其中当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，脉冲输出装置将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
11.如权利要求8所述的图像显示器，还包括时钟计数装置，用于接收时钟脉冲，在每个子帧周期的开始从一初始值计数时钟脉冲，并输出时钟计数，其中脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
12.如权利要求10所述的图像显示器，还包括时钟计数装置，用于接收时钟脉冲，在每个子帧周期的开始从一初始值计数时钟脉冲，并输出时钟计数，其中脉冲输出装置检测时钟计数的大小和分割二进制码的值倒转的时间，并在此时间附近倒转脉冲信号的电平。
13.一种用于将二进制码从最高有效位到最低有效位分割成多个二进制码并以预定周期生成根据所分割二进制码调制的多个脉冲信号的调制方法，包括第一步，选择所述多个分割二进制码之一；并且第二步，在根据所分割二进制码的位长的长度周期内，生成具有对应于在第一步中选择的分割二进制码的脉冲宽度和电平的脉冲信号，其中在按照预设顺序选择分割二进制码的同时，以预定周期重复第一和第二步骤。
14.如权利要求13所述的调制方法，其中当从二进制码最低有效位起的第i个(i是自然数)分割二进制码的位长是B(i)(B(i)是自然数)时，第二步将对应于从二进制码最低有效位起的第(i＋1)个分割二进制码的脉冲信号电平设置为对应于第i个分割二进制码的脉冲信号电平的2的B(i)次方(2B(i))倍的大小。
全文摘要
减少位长的同时还能够进行高分辨率脉宽调制的调制电路以及设有该调制电路的图像显示器。借助A/D转换器4,被转换成具有预设位长的二进制码的视频信号Sv由控制器3从最高有效位至最低有效位分成多个二进制码。对应于这样获得的多个分割二进制码,生成串行数据,用于产生根据该二进制码的值确定的脉宽和电流值的脉冲电流,并将该串行数据输出到与控制器3串联的脉宽调制电路1。该脉宽调制电路给像素的LED3提供具有对应于所述串行数据的脉宽和电流值的脉冲电流。
文档编号G09G3/20GK1326175SQ01123328
公开日2001年12月12日 申请日期2001年4月21日 优先权日2000年4月21日
发明者高木祐一 申请人:索尼公司