图像帧更新的同步的制作方法

专利名称：图像帧更新的同步的制作方法
技术领域：
本发明涉及更新显示屏上的图像帧，具体来说涉及与包括单独的控制器(比如DMA控制器)的显示器相关的同步更新。
背景技术：
显示模块用在不同的计算机系统或便携式终端(比如移动站)中，用来向该设备的用户显示文本和图像。显示信号(一般来说包括显示数据信号和同步信号)输入到显示模块所包括的显示屏中。显示数据信号包括图像帧，这些图像帧是借助同步信号所包含的垂直同步信号而得以彼此区分开的。同步信号还包括水平同步信号，用于指明一个图像帧包括的线的相互分离。
在传统的显示系统中，一般来说将同步信号结合在传向显示模块的显示信号中，而在包括帧存储器的较新的显示模块中，同步信号是在显示模块内部产生的。帧存储器用于在显示屏上显示图像帧之前对图像帧进行缓存。图像帧是借助显示屏显示给设备的用户的，显示屏以给定的速率接收图像帧。以称为显示器刷新率的速率对显示屏更新图像帧。
这里的问题是，帧存储器内的新图像帧很容易变得相对于显示器刷新率不同步，这会在显示屏上显示的图像中造成称为撕裂效应(tearing effect)的效果，在屏幕上显示的图像的一部分由一个图像帧构成，而另一部分却由另一个图像帧构成。在屏幕上这看起来象闪动的线或横向运动物体发生断裂。撕裂效应是因为新图像帧所包括的数据是在将前一图像帧中的相应数据更新给显示屏之前存储到帧存储器内而产生的。
本申请人的在前一专利申请EP1217602公开了一种避免在显示单元中发生撕裂的方法。在公开文本EP1217602的解决方案中，将来自要更新给显示屏的显示信号的同步信号连接到控制系统上，反馈的同步信号被合成为一个信号，使得控制系统能够从一个信号中正确地解读出两种同步信号。可以借助例如逻辑OR或XOR操作对同步信号进行合成，以形成一个信号。根据同步信号所包含的脉冲对控制系统定时，来将新的图像帧输入到帧缓存器中。
不过，这种简单因而有益的解决方案的缺点是，缓冲存储器中后续图像帧的更新是根据预定的脉冲加以控制的，典型地是根据垂直同步信号脉冲。在这种情况下，在更新一个图像帧期间，只有一个时刻能够触发新的图像帧的更新。换句话说，如果所使用的应用程序在垂直同步信号脉冲之后不久就提出对新图像帧的更新请求，图像帧的更新只能从后续垂直脉冲信号开始。图像帧更新的这种长延迟会造成显示器上显示的图像的跳动。

发明内容
因而，本发明的目的是提供一种经过改进的用于控制图像帧更新的方法和用于实现该方法的设备。本发明的目的是通过具有独立权利要求中所列出的特征的方法、系统和移动站而得以实现的。
本发明的优选实施方式在从属权利要求中描述。
本发明基于借助独立控制器，比如DMA控制器，在显示系统中向显示屏传送图像数据，该显示系统包括用于显示图像帧的显示屏、用于在将图像帧传送给显示屏之前缓存图像帧的帧存储器、功能上与帧存储器相连接用来将同步信号插入到图像数据中的控制器、用于将图像数据接收到帧存储器内的显示接口、用于将图像数据经由显示接口输入到帧存储器内的独立控制器(比如DMA控制器)和用于控制显示系统的操作的显示驱动器。最好从更新给显示屏的图像帧中将所述同步信号反馈给计数器。在这种情况下，响应于向显示驱动器提出的将图像数据输入到帧存储器内的请求，使用极限寄存器来指定阻止图像帧更新的时刻，将当前计数器值与极限寄存器的极限值进行比较，并且只要计数器值处于极限寄存器的极限值的限度以内，就控制所述独立控制器来阻止经由显示接口将图像数据输入到帧存储器中。
按照本发明的优选实施方式，响应于极限寄存器的极限值的指定，在阻止图像帧更新的时刻激活从显示驱动器中输出的衰减信号，此后，对DMA控制器进行初始化。然后借助衰减信号控制DMA控制器，这样，只要衰减信号有效，就阻止图像数据经由显示接口输入到帧缓存器中。
按照本发明的第二种优选实施方式，在规定极限寄存器的极限值之前就初始化DMA控制器，以使DMA控制器等待DMA传送请求。然后使用DMA传送请求来控制DMA控制器，这样，直到计数器值处于极限寄存器的极限值的限度内之前，都阻止向DMA控制器输入DMA传送请求。
本发明的方法和系统的优点在于，避免了撕裂效果，并且确保了图像帧在显示屏上的定时更新。进一步的优点是，使DMA传送的延迟得到最小化，因为在各种情况下，传送都可以响应于由应用程序提出的请求而立即发生，并且如果计数器值处于极限寄存器的极限值的限度之内，传送可以在寄存器的极限值届满之后立即发生，从而没有必要等待下一个垂直同步脉冲。另一个优点是，按照本发明借助同步信号的反馈实现DMA控制的本质部分按照硬件方案实现起来非常简单，系统负担，即，所需的处理功率保持得非常低。再另一个优点是，由于DMA传送请求是显示系统内部的控制信号，因此由外部软件造成的中断在针对下一次DMA传送对DMA控制器进行了初始化之后并不影响控制信号的发送，从而中断并不会造成DMA传送和显示器更新的同步问题。


在下文中，将参照附图详细介绍本发明的优选实施方式，其中附图1是按照本发明的优选实施方式的显示系统的结构的框图；附图2是按照本发明的优选实施方式控制DMA传送的方法的流程图；附图3是按照本发明的另一种优选实施方式控制DMA传送的方法的流程图；和附图4是按照本发明的优选实施方式的表示更新显示屏的方法的流程图。
具体实施例方式
下面参照附图1介绍按照本发明的优选实施方式的数字显示系统的结构，优选地将该显示系统设置成与移动站结合使用。不过，本发明并不仅仅局限于移动站的显示器，而是可以应用于任何显示单元，其中图像数据从主存储器到显示屏的传送由单独的控制器借助反馈同步信号加以控制的。而且，下面将以基于优选实施方式的实例对本发明加以介绍，从而，实现图像数据传送的独立控制器是DMA控制器。不过，本发明并不仅仅局限于DMA控制的显示系统，而是任何相当的控制器都可以用作所述控制器，比如该设备的微处理器或图形加速器。这样，在本文中，鉴于上述说明，应对术语DMA传送加以广义理解。
在附图1中，集成在移动站100中的显示系统101包括主存储器102，用于存储要进行显示的图像帧信息并用于将其另外输入到控制系统104中。控制系统104包括与编辑图像帧信息相关的功能并且可以例如实现为移动站的主控单元(MCU)106和数字信号处理器(DSP)108的功能的一部分。从存储器102到显示接口112更新图像数据最好是借助直接存储器访问(即，DMA)控制器110进行的，DMA控制器110从主存储器102中取回图像帧信息并且将其直接传送给显示接口112，而不用主控单元106或信号处理器108发出用于传送图像帧信息的命令。主控单元106仅仅初始化DMA传送并且为DMA控制器110指定所要传送的图像帧数据。因而，DMA控制器将规定图像帧的数据流从主存储器102输入到显示接口112中。控制系统104还可以包括图形加速器114，用于将二维或三维图形修改成最佳地适合于显示系统101的特性。如上所述，不用DMA控制器，可以使用主控单元106、信号处理器108或图形加速器114来传送图像数据。
显示系统101此外还包括显示驱动器118(一般集成在显示接口112中)和用于在将图像帧传送给显示模块之前缓存由应用程序产生的图像帧的缓冲存储器116。显示模块包括帧存储器120和显示屏122，并且一般来说还包括由软件实现的控制器，用于对图像数据添加同步信号，该同步信号用于控制对显示屏的图像更新。显示系统101此外还包括总线124，用于将图像帧信息从缓冲存储器116传送到显示模块的帧存储器120。显示系统101还包括(最好作为显示接口的一部分)控制块126，用于以避免撕裂效果的方式及时更新到显示屏122的图像帧。控制块126包括至少一个计数器128和用于为DMA控制器110产生控制信号的一个DMA控制电路130。控制块126一般来说也集成为显示接口112的一部分，但是在本文中是将其作为单独的块来介绍的，以解释说明本发明。不过，可以将控制块126实现在显示系统的其它部分中，不一定非要实现在显示接口112中。
按照另一种实施方式，除了使控制块处于例如显示接口112中以外，最好，还可以将额外的硬件计数器和两个新的寄存器包括在控制块中，用于监测实际的显示器刷新率并且用于保存最后一次测量到的显示器刷新帧速率。下面将更加详细地进一步介绍这种实施方式。
在显示系统中，与DMA控制的、包括存储器的显示器相关，要传送给显示接口的图像数据并不包括同步信号，仅包括显示数据信号。只有要从帧存储器120输入到显示屏122中的图像帧信息包括显示数据信号和同步信号。显示数据信号包括图像帧，这些图像帧借助同步信号所包括的垂直同步信号彼此区分开来。此外，同步信号包括用于规定一个图像帧所包括的行的相互分离的水平同步信号。
垂直同步信号所包括的脉冲是在各个图像帧之后发送的，从而垂直同步信号脉冲指示对显示屏更新下一个图像帧的开始。水平同步信号所包括的脉冲是在图像帧的每个行反馈之后发送的，从而水平同步信号脉冲指示更新显示屏上图像帧的下一行的开始。
这些同步信号在显示模块内部通过反馈从显示模块引到显示接口112，使得显示接口112能够知道何时在显示器上更新新的图像帧。显示接口112使用衰减信号(ATTN)来控制DMA控制器110，根据FIFO原理进行操作，将图像帧经由缓冲存储器116输入到帧存储器120。一旦缓冲存储器满，即将衰减信号设为有效。当将图像帧数据从缓冲存储器116传送到帧存储器120时，使衰减信号无效，使得DMA控制器能够将新的图像帧数据输入到缓冲存储器116中或者按照另外一种可选方式直接输入到帧存储器120中。在这种情况下，如果显示器的内部刷新率偏离图像帧数据输入速率，则可能造成撕裂效果。
为了防止在显示器上产生撕裂效果，按照本发明的优选实施方式，使用了反馈显示模块同步信号来控制DMA控制器，使得在从对显示屏更新图像帧数据开始经过了与防止撕裂效果相关的充足时间之前，DMA控制器不向帧存储器120内传送图像数据。本发明的控制块126所包括的DMA控制电路130的操作由计数器128(该计数器由同步信号脉冲控制)控制并且由极限值LIMIT控制，该极限值LIMIT从传送寄存器中获得，并且规定了为了避免撕裂效果而应当防止向显示器传送图像帧数据的时刻。按照下面将要介绍的方式，DMA控制电路130使用这些输入值来产生用于以有利方式控制DMA控制器110的操作的控制信号。
计数器128可以以各种不同的方式由上面介绍的同步信号加以控制。该计数器可以例如是自由运行(free-run)计数器，用于为各个要被更新的显示行计数例如10个值，或者它可以计数显示更新的单独行。在后一种情况下，为了获得更加精确的控制，优选地还可以使用超高分辨率计数器，用于更加精确地确定DMA控制电路130产生控制信号的时刻。而且，同步信号可以是如上所述的垂直和水平同步信号，但是要实现本发明，可以使用任何其它的同步信号，例如规定刷新率的同步脉冲的上升缘。还应当注意到，本发明的实现并非以使用缓冲存储器116为前提条件，但是在实际的实现方案中，缓冲存储器可以用于较佳地控制在显示模块的帧存储器中图像数据的输入。
按照本发明的第一种优选实施方式，使用控制块126来把要施加给DMA控制器110的衰减信号ATTN保持的有效时间长得足以防止产生撕裂效果，此后，使衰减信号无效，响应于此，DMA控制器110开始将图像数据输入到帧存储器120内。将衰减信号ATTN保持为有效的时刻是根据极限值LIMIT确定的。在各个具体时刻使用的LIMIT值是以这样一种方式根据与图像数据传送相关的传送寄存器的值确定的考虑显示器内部的刷新率与图像帧数据的输入速率的关系和各个具体时刻要更新的图像帧行的数量。
对LIMIT值规定了上限和下限，从而当在这些极限值定义的区域内更新图像帧时，要阻止DMA传送。最好使用两个不同的传送寄存器来规定上限和下限。根据反馈同步信号从显示模块监测显示屏122上的图像帧数据的更新，该反馈同步信号控制计数器128。垂直同步信号脉冲启动计数器128，该计数器128优选地对水平同步信号脉冲进行计数，即，对显示行的更新进行计数，从而当计数器达到LIMIT值的下限时，在DMA控制电路130中将衰减信号ATTN设为有效。当计数器达到LIMIT值的上限时，使衰减信号ATTN无效，允许DMA控制器110开始DMA传送。
在下文中，借助实例对本发明的这种实施方式加以解释说明。在第一个例子中，由附图2的流程图所示，假设显示屏配有200行，显示器刷新率是DMA传送速率的两倍，并且新的图像数据是要对显示器上的行1到50加以更新。在这种情况下，在将前一图像帧更新给显示屏上的行151到200的时间内不能开始DMA传送。图像数据是按照下述方式更新给显示屏的显示视频图像的应用程序在主存储器102内产生新的图像帧(步骤200)，从而主控单元MCU 106向显示驱动器118给出关于要将图像数据传送到显示器的哪个区域的指令(步骤202)，在这种情况下是行1到50。显示驱动器118针对下一图像数据的传送对显示器进行初始化并且对显示接口112进行配置(步骤204)，并且设定LIMIT寄存器的值，从而由DMA控制电路130输入的衰减信号ATTN也按照LIMIT值得到设定(步骤206)。显示驱动器118然后初始化DMA控制器110(步骤208)。
LIMIT值的下限和上限是通过考虑显示器内部的刷新率与图像帧数据输入速率之间的关系以及各个具体时刻要更新给显示器的图像帧行的数量而定义的。在这种情况下，当在显示屏上的行1到150上进行图像帧更新时，使衰减信号ATTN无效，相对地，当在显示屏上的行151到200上进行图像帧更新时，使衰减信号ATTN有效。现在，取决于要在行1到50上开始下一图像数据向帧存储器内的DMA传送的时候显示屏上前一图像帧的更新所进行的阶段，(步骤210)，会出现下述情况如果在图像数据更新在显示屏上的行1到150上进行时提出开始DMA传送的请求，则使衰减信号ATTN无效，并且图像帧数据向帧存储器120内的DMA传送可以即刻发生(步骤212)；如果在图像数据更新在显示器的行151到200上进行时再次提出开始DMA传送的请求，则使衰减信号ATTN有效，并且使DMA传送的开始得到延迟，直到图像数据更新移动到显示器的行1，据此再次使衰减信号ATTN无效(步骤214)。
在第二个例子中，基础与第一个例子中不完全相同；显示器包括200行，并且要将新的图像数据更新在显示器的行1到50上，但是这里假设显示器刷新率仅仅是DMA传送速率的一半。在这种情况下，在将前一图像帧更新到显示器的行1到25上的时间内不能开始DMA传送。这里，处理与上面介绍的基本相同，只是当在显示屏上的行26到200上进行图像帧更新时，使衰减信号ATTN无效，类似地，当在显示屏上的行1到25上进行图像帧更新时，使衰减信号ATTN有效。同样，取决于要在行1到50上开始下一图像数据向帧存储器内的DMA传送的时候显示屏上前一图像帧更新所进行的阶段，会发生下述情况如果在图像数据更新在显示器的行26到200上进行时提出开始DMA传送的请求，则使衰减信号ATTN无效，并且图像帧数据向帧存储器120内的DMA传送可以立刻进行；如果在图像数据更新在显示器的行1到25上进行时提出开始DMA传送的请求，则使衰减信号ATTN有效，并且使DMA传送的开始得到延迟，直到图像数据更新移动到显示器的行26，据此再次使衰减信号ATTN无效。
上面的例子很好地解释说明了由本发明实现的优点。在大多数情况下，当应用程序请求图像数据更新时，DMA传送可以即刻开始，并且不必等待由同步信号规定的仅由图像帧特定更新触发时刻。而且当延迟DMA传送的开始直到再次使衰减信号ATTN无效时，与实际的实现情况有关，可以使DMA传送开始的延迟尽可能缩小到最短。按照现有技术，在这种情况下也必须等待由同步信号规定的图像帧特定更新触发时刻。
按照本发明的第二种优选实施方式，使用控制块126来延迟要发送给DMA控制器110的DMA传送请求一段时间，以防止产生撕裂效果。这种实施方式也利用了上面定义的LIMIT值的下限和上限以及由反馈同步信号控制的计数器128。下限和上限是按照显示行对LIMIT值规定的，据此当在这些行之间将图像帧数据更新给显示屏时必须要阻止DMA传送，这是通过对DMA传送请求进行延迟直到图像帧数据更新达到规定的上限而实现的。显示屏122上图像帧的更新是根据控制计数器128的反馈同步信号加以考察的。垂直同步信号脉冲启动计数器128，并且当计数器达到LIMIT值的下限时一直到当计数器达到LIMIT值的上限时，阻止向DMA控制器发送DMA传送请求。
这种实施方式也可以借助与前面的实施方式相应的例子来解释说明，如附图3的流程图所示。在这个例子中，也假设显示屏包括200行，显示器刷新率是DMA传送速率的两倍，并且新的图像数据要在行1到50上更新给显示器上。在这种情况下，在前一图像帧在显示屏上的更新在行151到200上进行的时候不能开始DMA传送。于是对显示屏的图像帧更新是按照如下方式进行的给出视频图像的应用程序在主存储器102中产生新的图像帧(步骤300)，据此主控单元MCU 106向显示驱动器118给出与图像数据所要传送到的显示器区域有关的指令(步骤302)，在这种情况下是行1到50。显示驱动器118针对下一图像数据的传送对显示器进行初始化(步骤304)并且对DMA控制器110进行初始化，以致DMA控制器在其传送下一图像数据之前等待来自显示接口的DMA传送请求(步骤306)。显示驱动器然后配置显示接口112并且设定LIMIT寄存器的值(步骤308)。
这里，同样取决于要在行1到50上开始下一图像数据向帧存储器内的DMA传送的时候显示屏上前一图像帧的更新所进行的阶段，(步骤310)，会出现下述情况如果在图像数据更新在显示屏上的行1到150上进行时提出开始DMA传送的请求，则DMA控制电路130即刻将DMA传送请求发送给DMA控制器110(步骤312)；如果在图像数据更新在显示器的行151到200上进行时再次提出开始DMA传送的请求，则DMA控制电路130延迟发送DMA传送请求，直到图像数据更新移动到显示器的行1，据此可以将DMA传送请求发送给DMA控制器110(步骤314)。
来自系统的中断可以造成LIMI值的上限和下限的规定终止或者DMA控制器110的初始化得到中断。这种实施方式的优点是，直到DMA控制器110初始化后以前，都不必设定LIMIT寄存器的值，由此在LIMIT寄存器的值得到设定之后，任何送往系统的中断都不会对DMA传送和显示更新的同步造成问题。此外，DMA传送请求是显示系统的内部控制信号，而在针对下一DMA传送对DMA控制器进行初始化之后，外部中断不会影响控制信号的传送。
这样，可以根据所述同步信号产生与如何对DMA传送进行控制有关的信息，以便不致将新的图像帧作为DMA传送输入到帧存储器中，这样可能将其存储到要更新给显示屏的图像帧上。按照上述结构，将这个同步信息提供给控制电路126。按照本发明的优选实施方式，在显示接口112处设置与要将图像帧完全更新给显示屏122的时间(即，设定为要加以更新的前一图像帧或它的一个区域在显示屏上整体可见时)有关的更新信息。在这种情况下，显示接口112可以使用这一信息来阻止在显示器上的图像数据的更新和向帧存储器内的DMA传送可能彼此错过时的情况下DMA向帧存储器内的传送。
在实践中，这可以借助计数器控制的传送寄存器VISIBLE_LIMIT和据此产生的中断信号VISIBLE_IRQ来实现。传送寄存器的极限值VISIBLE_LIMIT是根据在各个具体时刻要对显示器更新的行的数量来加以控制的，并且应当在按照上述方式设定LIMIT寄存器的值之前得到设定。显示接口112监测该计数器的值，并且，响应于前一次图像数据的传送完成，在计数器值达到极限值VISIBLE_LIMIT的时候，显示接口112产生中断信号VISIBLE_IRQ，将该信号提供给显示驱动器118。换句话说，这代表对显示器更新了前一图像帧或图像帧的给定行。
这样，与显示器更新有关的信息是优选地从显示接口112提供给显示驱动器118，这样显示驱动器不必例如根据计数器值单独监测显示器更新。注意，提供给显示驱动器118的、与显示屏上前一图像帧的更新有关的信息并非是为了避免撕裂效果而必不可少的，它只是为显示系统提供了可以用来避免图像帧向帧存储器120传送过快的附加信息，从而避免了整个一个图像帧可能在显示屏上的显示过程中被错过。
下面，通过附图4的例子解释说明这种实施方式，其中计数器控制的传送寄存器VISIBLE_LIMIT和据此产生的中断信号VISIBLE_IRQ是结合附图3中所示的例子实现的。基础同样是，显示屏包括200行，显示器刷新率是DMA传送速率的两倍，并且要在行1到50上对显示器更新新的图像数据。在这种情况下，不能在前一图像帧在显示屏上的更新在行151到200上进行的时候开始DMA传送。显示屏上的图像帧更新是按照如下方式进行的给出视频图像的应用程序在主存储器102内产生新的图像帧(步骤400)，据此主控单元MCU 106向显示驱动器118给出与图像数据所要传送到的显示器的区域有关的指令(步骤402)，在这种情况下是行1到50。显示驱动器118针对行1到50上的图像数据传送对显示器进行初始化并且对DMA控制器110进行初始化，以致DMA控制器在进行下一图像数据的传送之前等待来自显示接口的DMA传送请求(步骤404)。
接着，显示驱动器设定VISIBLE_LIMIT寄存器的极限值，以使其对应于所要更新的图像数据的传送的终点(步骤406)，即，行50的终点(该行上的最后一个像素)。这样，这就是使用计数器值来产生中断信号VISIBLE_IRQ的时刻。然后显示驱动器对显示接口112进行配置并且设定LIMIT寄存器的值，以致DMA传送请求的发送在图像数据更新在显示器上的行151到200上进行的时候得到阻止(步骤408)。
这里同样，取决于要在行1到50上开始下一图像数据向帧存储器内的DMA传送的时候显示屏上前一图像帧的更新所进行的阶段，会发生下述情况首先进行检查，看看是否在进行请求的时候产生了前一图像帧的中断信号VISIBLE_IRQ(步骤410)；如果还没有产生前一图像帧的中断信号VISIBLE_IRQ，则进行等待(步骤412)，此后将产生VISIBLE_IRQ的时刻与LIMIT寄存器的极限值进行比较(步骤414)；如果在图像数据更新在显示器上的行1到150上进行的时候出现了产生VISIBLE_IRQ的时刻，则DMA控制电路130即刻向DMA控制器110发送DMA传送请求(步骤416)；如果返回来说，产生VISIBLE_IRQ的时刻达到了LIMIT寄存器的极限范围，则DMA控制电路130延迟发送DMA传送请求，直到图像数据更新移动到显示器上的行1，据此可以将DMA传送请求发送给DMA控制器110(步骤418)。
如果反过来说，上面(步骤410)考察到前一图像帧的中断信号VISIBLE_IRQ没有产生，即，对显示器更新了前一图像帧或其给定区域，则，当应用程序进行开始下一图像数据到帧存储器内的DMA传送的请求时，中断信号VISIBLE_IRQ并不影响图像数据的DMA传送，但是可以用于显示系统中的其它信息性的用途，比如激活应用程序，或与完成图像数据显示更新相关的其它功能。
因此，附图4的例子与上述实施方式相关，其中控制块126用于把要发送给DMA控制器110的DMA传送请求延迟一段时间，以防止撕裂效果的产生。传送寄存器的极限值VISIBLE_LIMIT和据此产生的中断信号VISIBLE_IRQ也可以用在与衰减信号ATTN相关的实施方式中，中断信号VISIBLE_IRQ用于防止DMA传送，从而将产生中断信号VISIBLE_IRQ的时刻与LIMIT寄存器的极限值进行比较，根据比较结果确定衰减信号ATTN的无效，并且进行新的DMA传送。
上面的实施方式基于利用显示器的标称刷新率及其已知的变量作为计算LIMIT寄存器值的基础。不过，在实际实现方式中，可能存在数种参数，这造成实际的显示器刷新率不同于显示器的标称刷新率，例如，由于工作温度的变化和显示模块硬件质量的差异。这些显示器刷新率的波动可以反过来造成DMA传送定时的偏移，即，不同步的DMA传送，如果LIMIT寄存器值计算是单纯基于使用显示器的标称刷新率及其已知变量的话。因此，也应当监测实际的(实时)显示器刷新率。
按照一种实施方式，最好，在控制块内包含额外的硬件计数器HW-CNT(在附图1中由132指代)，用于监测实际的显示器刷新率。而且，还可以包含至少一个，最好是两个新的寄存器REG1(134)和REG2(136)，用于保存最后测量到的显示器帧频，然后该帧频可用于即时读取和使用。额外的计数器HW-CNT最好是由稳定且精确的系统时钟信号操作的，该时钟信号可用于例如显示系统的MCU或ASIC块。额外的计数器HW-CNT的功能是按照系统中可得到的HW-时钟信号来计数计数器128的各个累加步骤之间的步长。
响应于计数器128接收到来自显示模块的同步信号，将额外的计数器HW-CNT的最后一个计数值存储在第一个新寄存器REG1中，该寄存器可针对任何时候的直接读取和使用进行访问。作为例子，我们现在假设，当没有任何中断地操作时，标称显示器刷新率具有30ms定时，并且可得到的系统时钟具有25ns定时。这意味着，额外的计数器HW-CNT在接收到新的垂直同步信号之前总是跳跃到值1200000，并且第一个新寄存器REG1一般会保存值1200000。在出现同步信号之后并且在额外的计数器HW-CNT值已经保存到寄存器REG1中之后，重置额外的计数器HW-CNT值并且再次开始按照可用系统时钟脉冲的递增。
然后通过数学函数将第一寄存器REG1的值(用脉冲表达)转换为时间值(以例如毫秒表示)。在上述的例子中，该值自然是30ms。将这个时间值存储在第二个新寄存器REG2中，并且可以将其进一步用于计算用于新的无撕裂帧更新的下一个LIMIT寄存器值。在这个例子中，由于使用了标称显示器刷新率，因此REG2的值对下一个LIMIT寄存器值的计算没有作用。
不过，作为第二个例子，我们假设显示模块的内部刷新率由于某些原因(例如，由于工作温度的变化)而增大了。为了简明起见，我们假设刷新率增加是在出现同步信号之后突然发生的。现在额外的计数器HW-CNT同样按照系统时钟脉冲发生跳跃，并且在下一个同步信号出现之前达到了800000的值。现在将这个值存储到寄存器REG1中并且将其转换为时间值，得到时间值20ms。然后将该时间值20ms存储到寄存器REG2中，并且进一步用在下一个LIMIT寄存器值的计算当中。这样，可以立即考虑实际显示器刷新率的改变，并且下一个LIMIT寄存器值据此得到了更新。
上面实施方式中的寄存器REG1和REG2能够以极其精确的方式进行LIMIT寄存器值的计算，并且能够计算显示器刷新率变化的所有情况内的LIMIT寄存器值，以致能够以同步且无撕裂的方式将每一个单独的帧更新给显示器。
按照本发明的显示系统和更新图像帧的方法与移动站相结合来实现尤其有益，因为结构简单的实现方式不会造成移动站的大小和重量的实质性改变，从移动站的设计的角度看，这是很重要的一点。而且，按照本发明的信号和图像帧处理并不需要高的处理功率，这延长了电池电量。
对于本领域的技术人员，显然，随着技术进步，本发明的基本思想可以以各种方式实现。本发明及其实施方式因此并不局限于上面的例子，而是可以在权利要求的范围内改变。
权利要求
1.一种更新显示系统的显示屏上的图像帧的方法，在该方法中，借助独立的控制器在显示系统中将图像数据传送给显示屏，该显示系统包括用于显示图像帧的显示屏、用于在将图像帧传送给显示屏之前缓存图像帧的帧存储器、功能上与帧存储器相连接用来将同步信号插入到图像数据中的控制器、用于将图像数据接收到帧存储器内的显示接口、用于将图像数据经由显示接口输入到帧存储器内的独立控制器，和用于控制显示系统的操作的显示驱动器，在该方法中，将所述同步信号从更新给显示屏的图像帧中反馈给计数器，其特征在于，使用极限寄存器来响应于向显示驱动器提出的向帧存储器内输入图像帧的请求定义阻止图像帧更新的时刻；和将当前计数器值与极限寄存器的极限值进行比较，并且只要计数器值处于极限寄存器的极限值的限度以内，就控制所述独立控制器来阻止经由显示接口将图像帧输入到帧存储器中。
2.按照权利要求1所述的方法，其特征在于，响应于规定极限寄存器的极限值，在阻止图像帧更新的时刻使来自显示驱动器的衰减信号有效；初始化所述独立控制器；和借助衰减信号控制所述独立控制器，只要衰减信号有效，就阻止图像数据经由显示接口输入到帧缓存器中。
3.按照权利要求1所述的方法，其特征在于，在规定极限寄存器的极限值之前，初始化所述独立控制器，以使所述独立控制等待将图像数据传送到帧存储器内的传送请求；和借助所述传送请求控制所述独立控制，以使只要计数器值处于极限寄存器的极限值的限度之内，就阻止将传送请求输入到所述独立控制器内。
4.按照前述任何一项权利要求所述的方法，其特征在于，将显示驱动器设置为等待一个中断信号，所述中断信号指示前一图像数据已得到更新；响应于所产生的中断信号，将产生中断信号的时刻与极限寄存器的极限值进行比较；和响应于产生中断信号的时刻处于极限寄存器的极限值的限度之内，延迟所述独立控制器的控制，以阻止图像帧经由显示接口输入到帧存储器内，直到计数器值达到极限寄存器的极限值。
5.按照前述任何一项权利要求所述的方法，其特征在于，所述独立控制器是DMA控制器。
6.按照前述任何一项权利要求所述的方法，其特征在于，在将图像数据传送给帧存储器之前，将图像数据缓存到缓冲存储器内。
7.按照前述任何一项权利要求所述的方法，其特征在于，当定义极限寄存器的极限值时，按照显示屏的实际刷新率控制所述极限寄存器。
8.按照权利要求7所述的方法，其特征在于，通过寄存器值定义显示屏的实际刷新率，该实际刷新率是根据两个垂直同步信号之间的系统时钟脉冲计算出来的。
9.一种显示系统，安排对其显示屏更新图像帧，图像帧包括包含图像信息的显示数据信号和控制图像信息对显示器的更新的同步信号，该显示系统包括用于显示图像帧的显示屏、用于在将图像帧传送给显示屏之前缓存图像帧的帧存储器、功能上与帧存储器相连接用来将同步信号插入到图像数据中的控制器、用于将图像数据接收到帧存储器内的显示接口、用于将图像数据经由显示接口输入到帧存储器内的独立控制器、用于控制显示系统的操作的显示驱动器和用于从更新给显示屏的图像帧中连接所述同步信号的反馈装置，其特征在于，该显示系统包括极限寄存器，用于规定阻止图像帧更新的时刻；控制块，用于控制所述独立控制器，该控制块包括用于产生控制信号的控制单元、用于设定极限寄存器的极限值的寄存器接口，和可以对所述反馈同步信号作出响应的计数器；据此，响应于向显示驱动器提出的将图像数据输入到帧存储器内的请求，设置控制块将当前计数器值与极限寄存器的极限值进行比较，并且只要计数器值处于极限寄存器的极限值的限度以内，就控制所述独立控制器来阻止经由显示接口将图像数据输入到帧存储器中。
10.按照权利要求9所述的显示系统，其特征在于，响应于规定极限寄存器的极限值，将显示驱动器设置成，使一个输出的衰减信号对于阻止图像帧更新的时刻有效；将显示驱动器设置成初始化所述独立控制器；和将控制块设置成借助衰减信号控制所述独立控制器，以致只要衰减信号有效，就阻止图像数据经由显示接口输入到帧缓存器中。
11.按照权利要求9所述的显示系统，其特征在于，将显示驱动器设置成，在规定极限寄存器的极限值之前，以这样一种方式初始化所述独立控制器使所述独立控制等待将图像数据传送到帧存储器内的传送请求；和将控制块设置成借助所述传送请求控制所述独立控制器，以使只要计数器值处于极限寄存器的极限值的限度之内，就阻止在所述独立控制器内输入传送请求。
12.按照权利要求9-11中任何一项所述的显示系统，其特征在于，将控制块实现为显示接口的一部分。
13.按照权利要求9-12中任何一项所述的显示系统，其特征在于，该显示系统此外还包括硬件计数器，用于监测根据两个垂直同步信号之间的系统时钟脉冲计算出来的实际显示器刷新率；和至少一个寄存器，用于保存最后测量出来的显示器刷新帧频和用于在定义极限寄存器的极限值的时候按照显示屏的实际刷新率控制所述极限寄存器。
14.一种移动站，其特征在于，它包括权利要求9所述的显示系统。
全文摘要
一种对显示屏更新图像帧的方法。显示系统包括显示屏、用于在将图像帧传送给显示屏之前缓存图像帧的帧存储器、用于将图像数据接收到帧存储器内的显示接口、用于将图像数据输入到帧存储器内的独立控制器和用于控制显示系统的显示驱动器。借助独立控制器将图像数据传送给显示屏，此后，从更新给显示屏的图像帧中反馈同步信号。使用极限寄存器来规定阻止图像帧更新的时刻。只要计数器值处于极限寄存器的极限值的限度以内，就控制所述独立控制器来阻止将图像数据输入到帧存储器中。
文档编号G09G5/18GK1816844SQ200480018713
公开日2006年8月9日 申请日期2004年4月30日 优先权日2003年4月30日
发明者M·穆塔宁, A·哈蒂凯宁, T·凯库马 申请人:诺基亚有限公司