专利名称：一种可显示彩色视频图像的场致发射显示器集成驱动电路的制作方法
技术领域：
本实用新型专利属于显示器制造技术领域，特别涉及一种场致发射显示器件用的视频驱动电路。
背景技术：
场致发射显示器(FED)是平板显示器中较为新型的一种，是继液晶显示器(LCD)、等离子体显示器(PDP)、电致发光显示器(ELD)等之后的另一种最具有前途的新一代平板显示器。本公司所研发的大面积印刷式FED采用独有的低成本大面积低逸出功FED阴极材料及其阴极浆料，具有自主知识产权。与其它种类的FED不同，大面积印刷式FED成本低，工艺简单，所使用材料具有低逸出功特点，可以降低FED中所需的发射电压，使得外部电路简单化。目前我们已研发出25英寸彩色大屏幕印刷式场致发射显示器，在国内外属首创。2003年2月由本公司申请的申请号为03115390.9的发明专利“场致发射显示器(FED)视频驱动电路”，此专利介绍了一种实现场致发射显示器视频图象显示的驱动电路系统，该专利采用分立元件实现灰度调制器输出的脉冲宽度调制信号的放大，达到了驱动FED显示器视频图象显示的目的，并应用到20英寸单色320×240的FED中。但上述FED驱动电路系统中的图像驱动电路是灰度调制信号产生器与脉冲放大器各自分开，而且脉冲放大器是采用分立的驱动电路结构方式，使用的分立器件多，存在着电路结构复杂、繁琐，电路体积大，功率损耗大及稳定性不高的缺点，并且上述FED驱动电路只能实现单色的视频图像。
发明内容
为了克服上述不足，本实用新型的目的是提供一种改进的场致发射显示器(FED)的视频集成驱动电路，特别是一种可显示彩色视频图像的场致发射显示器集成驱动电路，它将大大简化现有电路，缩小其体积，同时还能在FED显示屏上实现实时彩色视频图像的显示。
本实用新型的目的是通过下述技术方案来实现。
本实用新型包含视频接收单元、视频A/D转换单元、数据缓存单元，以及电源模块部分，其特征是它还包含集成灰度调制驱动单元、行后级集成驱动单元、FPGA控制模块单元。电路将PAL制式的模拟图像视频信号输送到视频接收单元，视频接收单元将接收的模拟图像视频信号输再送到视频A/D转换单元，经过模拟数字转换，视频A/D转换单元输出数字图像视频信号，输送到数据缓存单元，数据缓存单元存储接收到的数字图像视频信号，在FPGA控制模块单元控制下，数字图象视频信号从数据缓存单元中取出，传送到集成灰度驱动单元，经集成灰度驱动单元处理，输出R、G、B三色数字图象视频信号，送到彩色FED显示屏显示。FPGA控制模块单元产生数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的控制信号，并传送到相应的数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的接收I/O口，实现图象视频信号的传输。电源模块为上述各部分电路提供所需的电压。
所述的集成灰度调制驱动单元包含图像灰度调制驱动器(其芯片型号为HV632)，行后级集成驱动单元包括行脉冲驱动器(其芯片型号为STV7697)。
所述的图像灰度调制驱动器由HV632芯片级联完成，各基色的图像灰度调制根据图像分辨率相应采用若干片HV632芯片级联。
所述的HV632芯片的级联是由前一块芯片的接收数据使能输出端CSO与同它邻近的下一块芯片的接收数据使能输入端CSI连接；其它数据输入接口、移位数据时钟SC、计数时钟CC、计数使能输入端LC都是各芯片共用。
所述的行脉冲驱动器可采用STV7697芯片级联构成，根据图像分辨率相应采用若干片STV7697芯片级联。
所述的STV7697芯片的级联是由前一块芯片的串行数据输出端SOUT和同它邻近的下一块芯片的串行数据输入端SIN级联，其它数据移位时钟CLK、空场输出端BLK、极性选择端POL、锁存数据输出端/STB是所有行芯片共用。
本实用新型能实时地采集处理视频图像，并准确地提供给FED显示屏，从而解决了在FED显示屏上实现实时彩色视频图像显示的难题；集成化还大大地降低电路结构的复杂性，使整个驱动电路体积减小到原来的1/3，重量降低到1/5。除了以上优点，本实用新型还具有以下优点①采用集成灰度调制器HV632来实现灰度调制及驱动输出，可输出最高为80伏、4mAP-P脉冲信号，而行驱动电路扫描信号幅度可达170多伏高压信号，峰值驱动电流可达200mAP-P，这种采用集成驱动的方式，方便易行，可靠性高，使电路有很宽的冗余空间，即使显示屏参数变化较大时，仍能满足FED显示屏的脉冲驱动要求；②同时由于驱动电路的集成化，提高电路工作效率，使电路电源模块的输出功率、耗散功率都大大缩小，电源模块体积减小到原来的1/3；③另外，应用FPGA实现缓存物理地址与显示器寻址的准确映射、图像区域截取的控制信号以及集成灰度调制驱动芯片HV632的时序控制信号等，控制灵活方便，可扩展性强；④而且同以前印刷式FED相比，本实用新型能驱动的FED屏面积更大，达25英寸，分辨率也更高；⑤本实用新型还可以实现与计算机通信，将FED作为计算机的显示器，并可以实时截取一场的视频信号传送到计算机，这也有利于对电路的调试。
图1是本实用新型的整体方框图。
图2是图1的电路原理图。
图3是数据缓存单元的主要信号时序图。
图4是集成灰度调制器HV632芯片级联电路图。
图5是集成灰度调制驱动单元的应用系统时序图。
图6是行集成驱动器STV7697芯片级联电路图。
图7是行后级集成驱动单元的应用系统时序图。
图8是FPGA产生的控制信号的总体流程图。
具体实施方式
如图1所示，本实用新型是由视频接收单元、视频A/D转换单元、数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元、FPGA控制模块单元和电源模块等部分组成，电路将PAL制式的模拟图像视频信号输送到视频接收单元，视频接收单元将接收的模拟图像视频信号输再送到视频A/D转换单元，经过模拟数字转换，视频A/D转换单元输出数字图像视频信号，输送到数据缓存单元，数据缓存单元存储接收到的数字图像视频信号，在FPGA控制模块单元控制下，数字图象视频信号从数据缓存单元中取出，传送到集成灰度驱动单元，经集成灰度驱动单元处理，输出R、G、B三色数字图象视频信号，送到彩色FED显示屏显示。FPGA控制模块单元产生数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的控制信号，并传送到相应的数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的接收I/O口，实现图象视频信号的传输，电源模块为上述各部分电路提供所需的电压。如图2所示，电路将PAL制式电视接收器或由VCD、DVD等视频接收单元提供的PAL制式的模拟视频图像信号送入视频A/D转换单元，视频A/D转换单元采用现有的视频输入处理器SAA7111A，模拟视频图像信号经过视频输入处理器SAA7111A的A/D变换转化为24位彩色数字图象信号，视频A/D转换单元输出的24位彩色数字图象信号输送到数据缓存单元，数据缓存单元采用数据缓冲存储器A617308s，在数据缓存写地址产生器的控制下数据缓冲存储器存储数据并进行图像的区域截取。FPGA控制模块单元是整机时序产生控制电路，它通过产生所需的单元控制信号，分别对数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元进行控制。FPGA控制模块单元产生相应的控制信号将数据从数据缓存单元取出送到集成灰度调制驱动单元接收口，集成灰度调制驱动单元采用集成灰度调制驱动器HV632，经过集成灰度调制驱动器HV632的图像灰度还原，集成灰度调制驱动器HV632输出的脉冲宽度与图像数据数值的大小成正比，集成灰度调制驱动器HV632输出图像信号脉冲输送到FED显示屏。FPGA控制模块单元同时产生相应的控制信号控制行后级集成驱动单元，行后级集成驱动单元采用行后级集成驱动器STV7697，行后级集成驱动器STV7697输出扫描行地址信息并输送到显示屏上，实现行列驱动，图象信息正确显示。电源模块为上述各部分电路提供所需的电压。其工作原理是如图8所示，FPGA控制电路通过产生缓存行截取信号、缓存列截取信号对数据缓存单元进行控制；FPGA控制电路通过产生HV632的LC、CSI信号对集成灰度调制驱动单元进行控制；FPGA控制电路通过产生STV7697的SIN、/STB、POL、BLK信号对行后级集成驱动单元进行控制。如图3所示，首先数据缓存读写地址产生器在相应的读写时钟脉冲的控制下，产生从0000H到2,0000H的地址，便于选中数据缓冲存储器的各个存储单元进行读写操作。然后在地址信号的顺序控制下，FPGA按逻辑编程输出512个时钟周期的行截取信号，截取每个输入行数据的前512个数据存入缓存，由此实现行截取功能。在行参考信号和奇偶场鉴别信号的控制下，FPGA电路产生256隔行参考脉冲的场截取信号，截取输入帧数据的256行数据并将之存入缓存，由此实现列截取功能。而且视频信号为奇数场时是将奇数场R、G、B各8位的图像数据写入奇场缓存，取出偶数场的数据输出到后级；为偶数场时则反之，是写入偶场缓存，取出奇数场数据输出到后级。读写的切换是通过A/D部分从视频信号中分离出的奇偶场鉴别信号来触发的。视频数据接着送入的后级驱动电路是集成灰度调制驱动器HV632的输入。集成灰度调制驱动单元，其功能是将输入的8位数据直接调制成脉宽表示的灰度信号，即脉冲宽度调制方式(PWM方式)，并进行功率放大。集成灰度调制器选用美国Supertexic公司的HV632芯片。每块HV632芯片有32路输出，对每帧480×3×240的视频图像数据，每一基色的图像灰度调制采用15片集成灰度调制器HV632芯片级联完成，芯片数目还可根据不同的列分辨率改变。如图4所示，第一块芯片的接收数据使能输入端CSI由外界控制信号控制，后面每块芯片CSI端都与前一块芯片的CSO端连接，由前一块芯片的接收数据使能端CSO通知同它邻近的下一块芯片工作；其它数据输入接口、移位数据时钟SC、计数时钟CC、计数使能输入端LC都是各芯片共用。先让灰度调制器的使能端接地，使得芯片总处于使能工作状态。等前端送来数字视频信号，由接收数据使能输入端CSI通知灰度调制器开始接收数据，存入灰度调制器内部的第一级锁存器。如图5所示，本实施例中480个数据需要480个移位时钟，在CSI启动下数据开始传输；然后等输入完一行数据后，在灰度调制Load Count(LC)输入信号的作用下，调制器将在第一级锁存器中的数据同时送入第二级锁存器中，同时启动内部比较器单元，在Count Clock(CC)信号作用下进行灰度调制后输出。此时，第一级锁存器在Shift Clock(SC)作用下又开始锁存下一行的数字图象信号。在这一过程中，数据的输入、调制和输出相互独立，互不干扰。这样一行接一行数据顺序被锁存、打入比较器脉宽调制、脉冲放大输出，周而复始，直至缓存中的数据在一场中被输出完毕。集成灰度调制驱动单元能够满足下列参数数据速率为12MByte/s，调制计数时钟为6MHz，输出驱动电压12VP-P-80VP-P，电流不小于4mAP-P，从而使得显示视频图像稳定，显示屏亮度高，更大范围地兼容不同参数的屏；此外，集成灰度调制驱动单元具有对电容性负载补偿的功能，使得电路跟显示屏能得到良好的匹配。行后级集成驱动单元，其功能是用来对行扫描脉冲信号进行译码并完成功率增益的电路。如图6所示，行后级驱动电路由行集成驱动器STV7697芯片构成。STV7697集成芯片每块有64路输出，本实用新型可采用4片STV7697芯片级联构成。前一块的芯片串行数据输出端SOUT和后一块芯片的串行数据输入端SIN级联，数据在各个芯片中串行传送；其它数据移位时钟CLK、空场输出端BLK、极性选择端POL、锁存数据输出端/STB是所有行芯片共用的。如图7所示，一个行周期高电平有效的数据先从第一片STV7697的SIN端输入，然后其余芯片由前一芯片的SOUT与后一芯片的SIN端级联传送信号，这样在240个行扫描脉冲CLK信号即一场时间的作用下一个行周期有效的扫描数据电平从第一个输出端依次移位到第240个输出端，各信号经过内部功率放大器增益输出相应行的扫描脉冲。行后级集成驱动单元满足下列参数电压60VP-P-150VP-P，电流不小于200mAP-P，从而使得该单元能够为屏提供较大的功率参数，更大范围地兼容不同参数的屏；行后级集成驱动单元还具有对电容性负载补偿的功能，使得电路跟显示屏能得到良好的匹配。集成灰度调制驱动单元输出图像信号脉冲并输送到显示屏，行后级集成驱动单元输出扫描行地址信息并输送到显示屏，实现行列驱动，在25英寸640×480分辨率彩色FED显示屏上正确显示了彩色图像。
权利要求1.一种可显示彩色视频图像的场致发射显示器集成驱动电路，它包含视频接收单元、视频A/D转换单元、数据缓存单元，以及电源模块部分，其特征是它还包含集成灰度调制驱动单元、行后级集成驱动单元、FPGA控制模块单元，电路将PAL制式的模拟图像视频信号输送到视频接收单元，视频接收单元将接收的模拟图像视频信号输再送到视频A/D转换单元，经过模拟数字转换，视频A/D转换单元输出数字图像视频信号，输送到数据缓存单元，数据缓存单元存储接收到的数字图像视频信号，在FPGA控制模块单元控制下，数字图象视频信号从数据缓存单元中取出，传送到集成灰度调制驱动单元，经集成灰度调制驱动单元处理，输出R、G、B三色数字图象视频信号，送到彩色FED显示屏显示，FPGA控制模块单元产生数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的控制信号，并传送到相应的数据缓存单元、集成灰度调制驱动单元、行后级集成驱动单元等的接收I/O口，实现图象视频信号的传输，电源模块为上述各部分电路提供所需的电压。
2.根据权利要求1所述的一种可显示彩色视频图像的场致发射显示器集成驱动电路，其特征是所述的集成灰度调制驱动单元包含芯片型号为HV632的图像灰度调制驱动器，行后级集成驱动单元包括芯片型号为STV7697的行脉冲驱动器。
3.根据权利要求1或2所述的一种可显示彩色视频图像的场致发射显示器集成驱动电路，其特征是所述的图像灰度调制驱动器由HV632芯片级联完成，各基色的图像灰度调制根据图像分辨率相应采用若干片HV632芯片级联。
4.根据权利要求3所述的一种可显示彩色视频图像的场致发射显示器集成驱动电路，其特征是所述的HV632芯片的级联是由前一块芯片的接收数据使能输出端CSO与同它邻近的下一块芯片的接收数据使能输入端CSI连接；其它数据输入接口、移位数据时钟SC、计数时钟CC、计数使能输入端LC都是各芯片共用。
5.根据权利要求1或2所述的一种可显示彩色视频图像的场致发射显示器集成驱动电路，其特征是所述的行脉冲驱动器可采用STV7697芯片级联构成，根据图像分辨率相应采用若干片STV7697芯片级联。
6.根据权利要求5所述的一种可显示彩色视频图像的场致发射显示器集成驱动电路，其特征是所述的STV7697芯片的级联是由前一块芯片的串行数据输出端SOUT和同它邻近的下一块芯片的串行数据输入端SIN级联，其它数据移位时钟CLK、空场输出端BLK、极性选择端POL、锁存数据输出端/STB是所有行芯片共用。
专利摘要本实用新型提供一种可显示彩色视频图像的场致发射显示器集成驱动电路，它是包含视频接收单元、视频A/D转换单元、数据缓存单元，以及电源模块部分，其特征是它还包含集成灰度调制驱动单元、行后级集成驱动单元、FPGA控制模块单元。本实用新型能在FED显示屏上实现实时彩色视频图像，由于驱动电路的集成化，方便易行，可靠性高，大大地降低电路结构的复杂性，使整个驱动电路体积减小到原来的1/3，重量降低到1/5。同时提高了电路工作效率，使电路电源模块的输出功率、耗散功率都大大缩小，电源模块体积减小到原来的1/3；另外，应用FPGA实现控制信号，控制灵活方便，可扩展性强。
文档编号G09G5/00GK2893844SQ20052012274
公开日2007年4月25日 申请日期2005年9月23日 优先权日2005年9月23日
发明者郭太良, 林志贤, 廖志君, 薛红, 林韵英, 徐胜, 林世宪 申请人:厦门火炬福大显示技术有限公司, 福州大学