专利名称：整合型图像控制芯片组的制作方法
技术领域：
本发明涉及一种整合型图像控制芯片组，且特别涉及一种应用于图像显示装置中的整合型图像控制芯片组。
背景技术：
由于科技的进步，电脑与电视已成为人们生活不可或缺的一部分。根据屏幕的类型，目前电视至少可分类为阴极射线管(CRT)电视与平面电视。液晶(LCD，liquid crystal display)电视即为平面电视的主流之一。由于LCD电视具有低辐射线不伤眼，体积小不占空间，及省电环保等优点，目前有逐渐取代CRT电视的趋势。
图1显示应用于公知LCD电视中的控制芯片组的电路方框图。如图1所示，应用于LCD电视中的控制芯片组10包括图像处理器(video processor)20与过驱动时序控制器(overdrive timingcontroller)30。图像处理器20连接至第一帧缓冲器(frame buffer)24。过驱动时序控制器30连接至第二帧缓冲器34。帧缓冲器24/34比如可由同步动态随机存取存储器(SDRAM，synchronous dynamic randomaccess memory)所组成。
图像处理器20包括缩放控制器(Scaler)21，三维图像加强单元(3D video enhancer)22与第一存储器控制器23。
缩放控制器21接收输入信号IN。缩放控制器21对输入信号IN做适当的图像处理操作，比如白平衡及伽玛校正(gamma correction)等。缩放控制器21将输入信号IN处理成另一图像信号IN_SC，并输出至三维图像加强单元22。
三维图像加强单元22可对三维图像信号进行三维图像加强功能。三维图像加强单元22将图像信号IN_SC处理成另一图像信号IN_EN，并输出至下一级电路。
缩放控制器21与三维图像加强单元22通过第一存储器控制器23对第一帧缓冲器24存取数据。存在第一存储器控制器23与缩放控制器21间的双向信号M_SC包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。相似地，存在第一存储器控制器23与三维图像加强单元22间的双向信号M_EN包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。
一般来说，比起缩放控制器21，三维图像加强单元22对第一帧缓冲器24的数据存取次数比较频繁。通常缩放控制器21只有在进行FRC时，才会对第一帧缓冲器24进行数据存取。
第一存储器控制器23发出帧存取信号FB_1以对第一帧缓冲器24进行数据存取。帧存取信号FB_1包括帧数据与位址信号等。
过驱动时序控制器30包括过驱动单元(overdriver)31，时序控制器(timing controller，TCON)32与第二存储器控制器33。
过驱动单元31具有响应时间补偿(RTC，response time compensation)的功能。过驱动单元31接收图像信号IN_EN，并将之过驱动成另一图像信号IN_OD。存在第二存储器控制器33与过驱动单元31间的双向信号M_OD包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。
时序控制器32在将过驱动单元所传来的图像信号IN_OD传送至显示单元(比如为LCD面板)40时，会一并送出控制信号CON。控制信号CON是用于控制显示单元40在显示画面时的时序。
过驱动单元31与时序控制器32通过第二存储器控制器33对第二帧缓冲器34存取数据。第二存储器控制器33发出帧存取信号FB_2以对第二帧缓冲器34进行数据存取。帧存取信号FB_2包括帧数据与位址信号等。
公知控制芯片组中的图像处理器与过驱动时序控制器都是独立型(stand alone)芯片。系统板(比如PCB(印刷电路板，printed circuitboard))上的绕线(routing)将此2个芯片连接起来。图像处理器与过驱动时序控制器都需要有自己专用的存储器控制器与外接的帧缓冲器。但这样会增加PCB上的绕线成本，而且此两个芯片与帧缓冲器间也需要界面，更会增加封装成本。
故而，需要一种整合型控制芯片组，其可在减少绕线成本与封装成本的前提下，仍可具有与独立型控制芯片组相同的功能。
发明内容
本发明在提供一种应用于图像显示装置中的整合型控制芯片组，其可减少零组件成本，封装成本与系统板绕线成本。
本发明提供一种应用于图像显示装置中的整合型控制芯片组，其可利用数据压缩法来降低存储器的操作频率。
本发明提出一种整合型控制芯片组，应用于图像显示装置中，控制芯片组连接至共享帧缓冲器与显示装置。控制芯片组包括缩放控制器，三维图像加强单元，过驱动单元，时序控制器，以及存储器控制器。缩放控制器，三维图像加强单元以及过驱动单元通过存储器控制器而存取共享帧缓冲器。当存取帧缓冲器时，过驱动单元对读/写数据进行缩压。
为让本发明的特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1为应用于液晶电视机中的控制芯片组的电路方框图。
图2为根据本发明较佳实施例的整合型控制芯片组的电路方框图。
主要元件标记说明10，50控制芯片组
20图像处理器30过驱动时序控制器24，34，56帧缓冲器21，51缩放控制器22，52三维图像加强单元23，33，55存储器控制器31，53过驱动单元32，54时序控制器40，60显示单元具体实施方式
请参照图2，其显示根据本发明之应用于LCD电视机的整合型控制芯片组的电路方框图。
如图2，控制芯片组50包括缩放控制器51，三维图像加强单元52，过驱动单元53，时序控制器54，以及存储器控制器55。控制芯片组50连接至帧缓冲器56与显示单元60。
缩放控制器51接收输入信号IN。输入信号IN比如从模拟/数字转换器(Analog/Digital Converter；ADC)或数字图像界面(Digital VideoInterface；DVI)所提供。缩放控制器51可进行帧率转换(frame rateconvert，FRC)，比如将频率为60Hz的信号转换成频率为75Hz的信号。当进行FRC时，缩放控制器51需要对帧缓冲器56进行帧数据的存取。缩放控制器51会将各种不同分辨率的画面转换成显示器的原有分辨率(Native Resolution)。如果原始画面太小，缩放控制器51会以内插法将画面放大，以配合显示器屏幕的大小。若某一画面的色阶要求高过显示器的颜色显示能力时，缩放控制器51会用模拟技术，如高频抖动(dithering)技术，来提高颜色的显示能力。缩放控制器51将输入信号IN处理成另一图像信号IN_SC，并输出至三维图像加强单元52。存在存储器控制器55与缩放控制器51间的双向信号M_SC包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。
三维图像加强单元52可对三维图像信号进行三维图像加强功能，包括三维噪声降低(3D noise reduction)功能，三维解交错(3Dde-interlace)等。三维图像加强单元52将图像信号IN SC处理成另一图像信号IN EN，并输出至下一级电路。存在存储器控制器55与三维图像加强单元52间的双向信号M_EN包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。
过驱动单元53具有响应时间补偿的功能。响应时间补偿功能可以加快液晶显示器的光学反应，避免画面中的移动景物模糊不清，而这正是液晶电视的必要功能特色。过驱动单元53接收图像信号IN_EN，并将之过驱动成另一图像信号IN_OD。存在存储器控制器55与过驱动单元53间的双向信号M_OD包括帧数据，数据启动信号，水平同步信号与垂直同步信号等。
存储器控制器55发出帧存取信号FB以对帧缓冲器56进行数据存取。帧存取信号FB包括帧数据与位址信号等。
时序控制器54在将过驱动单元53所传来的图像信号IN_OD传送至显示单元(比如为LCD面板)40时，会一并送出控制信号CON。控制信号CON是用于控制显示单元(比如为LCD面板)60在显示画面时的时序。
帧缓冲器56比如由SDRAM所组成。
由上述可知，本发明是将图像处理器与过驱动时序控制器整合成单芯片。
在本发明中，当将图像处理器与过驱动时序控制器整合成单芯片时，尚需考虑到存储器(也即帧缓冲器)的频宽是否足够的问题。
一般来说，会占去存储器频宽的操作包括帧率转换，三维噪声降低，解交错，过驱动等。假设存储器的突发长度(burst length)为24个时钟脉冲周期；每发一次突发读取操作需额外6个时钟脉冲周期来进行启动，预充电等；以及每发一次突发写入操作需额外5个时钟脉冲周期。如果同时进行这些操作的话，则所需的存储器操作频率将高达270MHz。如此高频的存储器将使得整合型控制芯片组的成本大为提高。
故而，可利用数据压缩法来减少存储器频宽不足/操作频率太高的问题。如果将过驱动操作的读/写数据量压缩50％的话，所需的存储器操作频率可降低至170MHz，可进一步降低整合型控制芯片组的成本。可使用公知数据压缩法来达成此目的，在此不加赘述。
由上述说明可知，本发明的特点在于(1)将图像处理器与过驱动时序控制器整合成单芯片；(2)整合型控制芯片组只需内建单一存储器控制器；(3)整合型控制芯片组只需外接一个帧缓冲器。
本发明的优点在于，控制电路与帧缓冲器间只需要一组界面，而公知技术仍需要二组界面，在封装成本上可降低很多。
本发明只使用单一存储器控制器与单一帧缓冲器，可更进一步降低零组件成本。
由于是整合型控制芯片组，可更进一步减少PCB上的绕线成本。
当然，本发明除了应用于LCD电视机外，尚可应用至LCD电脑屏幕等相类似装置中。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种控制芯片组，应用于图像显示装置中，连接至帧缓冲器与显示单元，其特征是包括缩放控制器，接收输入图像信号，并处理与输出缩放后图像信号；三维图像加强单元，接收该缩放后图像信号，并处理与输出成加强后图像信号；过驱动单元，接收该加强后图像信号，并处理与输出成过驱动后图像信号；时序控制器，产生时序控制信号，接收该过驱动后图像信号，传送该时序控制信号与该过驱动后图像信号至该显示单元；以及存储器控制器；其中，该缩放控制器，该三维图像加强单元以及该过驱动单元是通过该存储器控制器而存取该帧缓冲器；当存取该帧缓冲器时，该过驱动单元对读/写数据进行缩压。
2.根据权利要求1所述的控制芯片组，其特征是该缩放控制器对该输入图像信号进行帧率转换。
3.根据权利要求1所述的控制芯片组，其特征是该三维图像加强单元对该缩放后图像信号进行三维噪声降低及/或三维解交错。
4.根据权利要求1所述的控制芯片组，其特征是该图像显示装置包括液晶电视机。
5.根据权利要求1所述的控制芯片组，其特征是该图像显示装置包括液晶屏幕。
6.一种控制芯片组，应用于图像显示装置中，连接至帧缓冲器与显示单元，其特征是包括缩放控制器，接收输入图像信号，并处理与输出缩放后图像信号；三维图像加强单元，接收该缩放后图像信号，并处理与输出成加强后图像信号；过驱动单元，接收该加强后图像信号，并处理与输出成过驱动后图像信号；时序控制器，产生时序控制信号，接收该过驱动后图像信号，传送该时序控制信号与该过驱动后图像信号至该显示单元；以及存储器控制器，由该缩放控制器、该三维图像加强单元以及该过驱动单元共享，当成该缩放控制器、该三维图像加强单元以及该过驱动单元存取该帧缓冲器的界面。
7.根据权利要求6所述的控制芯片组，其特征是该缩放控制器对该输入图像信号进行帧率转换。
8.根据权利要求6所述的控制芯片组，其特征是该三维图像加强单元对该缩放后图像信号进行三维噪声降低及/或三维解交错。
9.根据权利要求6所述的控制芯片组，其特征是该图像显示装置包括液晶电视机。
10.根据权利要求6所述的控制芯片组，其特征是该图像显示装置包括液晶屏幕。
11.一种控制芯片组，应用于图像显示装置中，连接至帧缓冲器与显示单元，其特征是包括图像缩放与加强模块，对所接收的输入图像信号进行缩放与加强操作；过驱动时序控制模块，对该图像缩放与加强模块的输出进行过驱动与时序控制操作；以及存储器控制器，由该图像缩放与加强模块与该过驱动时序控制模块共享，当成该图像缩放与加强模块与该过驱动时序控制模块存取该帧缓冲器的界面。
12.根据权利要求11所述的控制芯片组，其特征是该图像缩放与加强模块包括缩放控制器，接收该输入图像信号，并处理与输出缩放后图像信号；以及三维图像加强单元，接收该缩放后图像信号，并处理与输出成加强后图像信号。
13.根据权利要求12所述的控制芯片组，其特征是该过驱动时序控制模块包括过驱动单元，接收该加强后图像信号，并处理与输出成过驱动后图像信号；以及时序控制器，产生时序控制信号，接收该过驱动后图像信号，传送该时序控制信号与该过驱动后图像信号至该显示单元。
14.根据权利要求13所述的控制芯片组，其特征是当存取该帧缓冲器时，该过驱动单元对读/写数据进行缩压。
15.根据权利要求13所述的控制芯片组，其特征是该缩放控制器对该输入图像信号进行帧率转换。
16.根据权利要求13所述的控制芯片组，其特征是该三维图像加强单元对该缩放后图像信号进行三维噪声降低及/或三维解交错。
17.根据权利要求11所述的控制芯片组，其特征是该图像显示装置包括液晶电视机。
18.根据权利要求11所述的控制芯片组，其特征是该图像显示装置包括液晶屏幕。
全文摘要
本发明提供一种应用于图像显示装置的整合型图像控制芯片组，可减少零组件成本，封装成本与系统板绕线成本。整合型图像控制芯片组连接至共享帧缓冲器与显示单元。整合型图像处理芯片包括缩放控制器，三维图像加强单元，过驱动单元，时序控制器，以及存储器控制器。缩放控制器，三维图像加强单元以及过驱动单元是通过存储器控制器而存取共享帧缓冲器。当存取帧缓冲器时，过驱动单元对读/写数据进行缩压，以降低帧缓冲器的操作频率。
文档编号G09G3/20GK101038732SQ20061006487
公开日2007年9月19日 申请日期2006年3月16日 优先权日2006年3月16日
发明者黄俊仁, 黄崇勋, 陈贵祥 申请人:奇景光电股份有限公司