专利名称：基于分组的视频显示接口中的动态资源重新分配的制作方法
技术领域：
本发明涉及显示装置。更具体来说，本发明涉及适合于
将视频源耦合到视频显示装置的数字显示接口 。
背景技术：
目前，视频显示技术分为才莫拟类型显示装置(例如阴极射 线管)和数字类型显示装置(例如液晶显示器即LCD、等离子屏幕等)， 它们的每个必须通过特定输入信号来驱动以成功地显示图像。例如， 一种典型的才莫拟系统包括通过通信链路直接耦合到显示装置(有时称 作视频宿(sink))的模拟源(例如个人计算机、DVD播放器等)。通信链 路通常采取本领域的技术人员公知的电缆的形式(例如PC情况下的才莫 拟VGA电缆，或者称作VGADB15电缆)。例如，VGADB15电缆包 括15个引脚，其中的每个设置成传送(carry)特定信号。由于较大且不断膨胀的安装基础，VGADB15电缆的优 点之一是电缆的普遍存在性质。只要以上所述的模拟系统成为主流， 则几乎没有动机离开除VGADB 15之外的任何电缆形式。 但是，近年来，数字系统的急剧增长已经使得具有数字 能力的电缆、如数字视频接口 (DVI)电缆的使用更合乎需要。公知的是， DVI是数字显示工作组(DDWG)建立的数字接口标准。使用转换最小 化差分信令(TMDS)协议来传送数据，从而从PC的图形子系统向显示 器提供数字信号。DVI处理超过160MHz的带宽，因此支持采用链路 的单一集合来支持UXGA和HDTV。 当今的显示器互连前景包括台式显示互连应用的 VGA(才莫拟)和DVI(数字)以及膝上型和其它一体化装置中的内部连通性应用的LVDS(数字)。在某种程度上，图形IC厂商、显示控制器IC 厂商、监测器制造商和PC OEM以及台式PC顾客必须将接口选择包 含在其设计、产品定义、制造、营销和购买决策中。例如，如果顾客 购买具有才莫拟VGA接口的PC，则顾客必须购买模拟监测器或者其中 通过内嵌模数转换器(ADC)或者内置于特定监测器的ADC将VGA接 口所提供的模拟视频信号进行数字化的数字监测器。 因此，希望有能力重新分配显示接口中的通信资源，以 ^使例如支持一个以上功能。
发明内容
设置成将多々某体源装置耦合到多i某体宿装置的基于分组 的显示接口至少包括发射器单元，耦合到源装置，设置成按照原始 (native)流速率来接收源分组数据流；接收器单元，耦合到宿装置；以 及链接单元，耦合发射器单元和接收器单元，设置成按照与发射器单 元和接收器单元之间的原始流速率无关的链路速率来传递由基于源分 组数据流的多个多i某体数据分组形成的多i某体数据分组流。链路单元 又至少包括用于将多々某体数据分组从发射器单元传递到接收器单元 的多个双向通道；以及用于以下用途的部件4艮据将源数据分组流从 发射器传递到接收器所需的资源来动态配置主链路，使得为了与传递 不同的目的来分配任何未使用通道(lane)。 在另一个实施例中，动态分配具有包括多个通信通道的 单向主链路和双向辅助信道的视频显示接口中的通信资源的方法。该 方法至少包括以下操作确定所有可用通信资源中服务于第一功能所 需的部分；以及如果可用通信资源的部分小于总可用通信资源，则向 至少第二功能重新分配(reassign)剩佘通信资源。
图1示出根据本发明的一个实施例的交叉平台显示接口100的一般化表示。图2A-2C示出根据本发明的多个实施例、用于连接视频
源和视频显示单元的视频接口系统。图3示出根椐本发明的一个实施例的示范主链路速率。图4A示出根据本发明的一个实施例的主链路数据分组。图4B示出根据本发明的一个实施例的主链路分组报头。图5A示出根据本发明的一个实施例、设置成提供子分
组封装和多分组复用的系统。图5B示出图5A所示系统的另一个实现。图6示出作为图5所示流的示例的复用主链路流的高级简图。图7示出根据本发明的数据流的另一个示例。图8示出根据本发明的一个实施例的复用数据流的又一 个示例。图9A示出根据本发明的一个实施例的代表子分组。图9B示出根据本发明的一个实施例的代表主链路数据 分组。图IO示出有选择刷新的图形图像的一个示例。图11示出根据本发明的一个实施例的示范链路训练 (training)模式。 图12示出根据本发明的一个实施例的系统的逻辑分层。图13示出根据本发明的一个实施例、使用8B/10B的示
范特f未字符映射。图14示出才艮据本发明的一个实施例的示范曼彻斯特II
编码方案。 图15示出根据本发明的一个实施例的代表辅助信道电 气子层。图16示出根据本发明的一个实施例的代表主链路电气
子层。图17示出根据本发明的一个实施例的代表连接器。图18示出根据本发明的一个实施例的源状态图。图19示出冲艮据本发明的一个实施例的显示状态图。图20-24示出本发明的基于各种计算机的实现。图25示出流程图，详细描述根据本发明的一个实施例、
用于确定接口的操作冲莫式的过程。图26示出流程图，详细描述根据本发明的某些方面、用
于提供实时视频图像校验的过程。图27A-27B示出根据本发明的一个实施例的链路建立过
程的流程图。图28示出流程图，详细描述根据本发明的一个实施例、 用于执行训练会话的过程。图29示出用于实现本发明的计算机系统。图30示出用于实现本发明的系统。
具体实施例方式
现在参照本发明的一个具体实施例，在附图中示出它的 一个实例。虽然结合具体实施例来描述本发明，但是大家会理解，它 不是要将本发明限制到所述实施例。相反，它意在涵盖可包含在所附 权利要求书定义的本发明的精神和范围之内的备选、修改和等效方案。 发明的接口是点对点、基于分组、即插即用、串行数字 显示接口，它是开放式且可缩放的(scalable),适合与包括但不限于台 式监测器配合使用，以及提供笔记本电脑/一体化PC和包括HDTV显 示器的消费者电子显示装置等中的LCD连通性。与传送单视频光栅加 上例如Vsync、 Hsync、 DE等定时信号的常规显示接口不同，发明的 接口提供能够采取在物理链路中建立的"虚拟管道"的形式同时传递 一个或多个分组流的多流分组传递的系统。 例如，图1示出4艮据本发明的一个实施例的交叉平台基 于分组的数字视频显示接口 100的一般化表示。接口 100通过物理链 路106(又称作管道)将发射器102连接到接收器104。在所述实施例中， 在发射器102接收多个数据流108-112,必要时，发射器102将各数据 流分包为对应数量的数据分组114。然后，将这些数据分组编为对应 的数据流，将其中的每个通过关联虚拟管道116-120传递给接收器 104。应当注意，可对于特定数据流来优化各虚拟链路的链路速率(即 数据分组传递速率)，从而引起物理链路106传送各具有关联链路速率 的数据流(根据特定数据流，其中的每个可相互不同)。数据流110-114 可釆取多种形式，例如视频、图形、音频等。 当源是视频源时，数据流110-114通常包括各种视频信 号，它们可具有任何数量和类型的公知格式，例如合成视频、串行数 字、并行数字、RGB或消费者数字视频。视频信号可以是才莫拟视频信 号，只要源102包括某种形式的模拟视频源，例如模拟电视、照相机、 才莫拟VCR、 DVD播放机、摄像放像机、激光播放机、TV调谐器、机 顶盒(具有卫星DSS或有线电视信号)等。源102还可包括数字图像源， 例如数字电视(DTV)、数字照相机等。数字视频信号可以是任何数量 和类型的公知数字格式，例如SMPTE274M-1995 (1920 x 1080分辨率、 逐行或隔行扫描)、SMPTE296M-1997 (1280 x 720分辨率，逐行扫描) 以及标准480逐行扫描视频。 在源102提供模拟图像信号的情况下，才莫数转换器(A/D) 将模拟电压或电流信号转换成数字编码数字(信号)的离散序列，在该 过程中形成适合于数字处理的适当数字图像数据字。可使用大量A/D 转换器的任一个。作为示例，其它A/D转换器包括例如由下列公司制 造的A/D转换器Philips, Texas Instrument, Analog Devices、 Brooktree 等。 例如，如果数据流110是片莫拟类型信号，则包含在或者 耦合到发射器102的模数转换器(未示出)将模拟数据进行数字化，然后通过分包器将它分包，分包器将数字化数据流110转换成多个数据分 组114,其中的每个将通过虚拟链路116传送给接收器104。然后，接 收器104通过将数据分组114适当地重组为它们的原始格式，来重构 数据流IIO。应当注意，链路速率与原始流速率无关。唯一要求在于， 物理链路106的链路带宽高于待传送数据流的合计(aggregate)带宽。在 所述实施例中，根据数据映射定义、通过相应虚拟链路来封装入局 (incoming)数据(例如在视频数据的情况下的像素数据)。这样，物理链 路106(或者组成虛拟链路的任一个)没有像常规互连、如DVI那样每 个链路字符时钟传送一个像素数据。 这样，接口 100不仅为传输视频和图形数据、而且还为 传输可能需要的音频及其它应用数据来提供可缩放i某体。另外，本发 明支持热插事件检测，并且自动将物理链路(或管道)设置到其最佳传 输速率。本发明为适合多个平台的所有显示器提供低引脚数、纯数字 显示互连。这类平台包括主机显示(host to display)、膝上型/一体化以 及HDTV以及其它消费者电子应用。 除了提供视频和图形数据之外，可将显示定时信息嵌入 数字流，从而提供实质上完善且即时的显示对准(alignment)，消除了对 于例如"自动调整"等特征的需要。发明的接口的基于分组的性质提 供可缩放性，以便支持多媒体应用的多个数字数据流，例如多个视频/ 图形流和音频流。另外，可提供外设配件和显示控制的通用串行总线 (USB)传输，而无需附加布线。下面将论述发明的显示接口的其它实施例。 图2示出基于图1所示系统100的系统200，它用来连 4秦^l频源202和^L频显示单元204。在所示实施例中，-現频源202可 包括数字图像(或数字视频源)206和模拟图像(或模拟视频源)208的任 一个或两个。在数字图像源206的情况下，将数字流210提供^^发射 器102，而在才莫拟视频源208的情况下，与其耦合的A/D转换器单元 212将才莫拟数据流213转换成对应数字数据流214。然后，由发射器102通过与数字数据流210大致相同的方式来处理数字数据流214。显 示单元204可以是才莫拟类型显示器或数字类型显示器，或者在一些情 况下可以处理向其提供的才莫拟或数字信号的任一个或两个。在任何情 况下，显示单元204包括显示接口 216，它将接收器104与显示器218 以及才莫拟类型显示器的情况下的D/A转换器单元220进行接口 。在所 述实施例中，视频源202可采取多种形式(例如台式个人计算机、数字 或模拟TV、机顶盒等)，而视频显示单元104可釆取视频显示器的形 式(例如LCD类型显示器、CRT类型显示器等)。但是，不管视频源或视频宿的类型，各种数据流可在通
过物理链路106进行传输之前#:数字化(必要时)和分包，其中物理链路
106包括等时数据流的单向主链路222以及视频源202与视频显示器 204之间的链路建立和其它业务(例如各种链路管理信息、通用串行总 线(USB)数据等)的双向辅助信道224。 因此，主链路222能够同时传送多个等时数据流(例如多 个视频/图形流和多信道音频流)。在所述实施例中，主链路222包括多 个不同的虚拟信道，各能够以每秒数千兆位(Gbps)来传递等时 Cisochronous)数据流(例如未压缩图形/视频和音频数据)。因此，从逻辑 观点来看，主链路222表现为单物理管道，并且在这个单物理管道中， 可建立多个虚拟管道。这样，没有向物理信道分配逻辑数据流，而是 各逻辑数据流在它自己的逻辑管道(即上述虚拟信道)中传送。 在所述实施例中，主链路222的速度或传递速率是可调 整的，以便补偿链路条件。例如，在一个实施例中，可在每个信道大 约1.0 Gbps的最慢速度至大约2.5 Gbps的近似范围中、以近似0.4 Gbps 增量(参见图3)来调整主链路222的速度。在每个信道2.5Gbps,主链 路222可支持通过单信道、每个像素具有18位彩色深度的SXGA 60Hz。应当注意，信道数量的减少不仅降低互连成本，而且还降低功 耗，这对于例如便携装置等功率敏感应用是一个重要考虑因素(并且合 乎需要)。但是，通过将信道数量增加到四，主链路222可支持在60Hz 每个像素具有24位彩色深度的WQSXGA(3200 x 2048图像分辨率)或 者在60Hz每个像素具有18位彩色深度的QSXGA(2560 x 2048)，而没 有数据压缩。甚至在每个信道l.OGbps的最低速率，仅需要两个信道 来支持未压缩HDTV(即1080i或720p)数据流。 在所述实施例中，选择主链路数据速率，其带宽超过组 成虚拟链路的合计带宽。发送到接口的数据以其原始速率到达发射器。 必要时，接收器104中的时基恢复(TBR)单元226使用主链路数据分组 中嵌入的时间戳来再生(regenerate)该流的原始速率。但是，应当注意， 对于图2B所示的适当配置的数字显示装置232，时基恢复是不必要的， 因为以链路字符时钟速率将显示数据发送给显示驱动器电子器件 (electronics),由此极大地减少所需的信道数量，其中具有显示的复杂 度和成本的同量减少。例如，图2C示出示范LCD面板232，以无需 时期恢复的方式对它进行配置，因为实质上将显示数据管线传输到各 个列驱动器234,它们与行驱动器236结合用来驱动阵列240中的所 选显示元件238。 其它实施例描述链路速率和像素/音频时钟速率的简单 枚举方法。已经研究并了解，目前存在的所有标准像素/音频时钟频率 是以下主频率的子集
23.76GHz-210x33 x57x 111 Hz
这意味着，像素(或音频)时钟速率可采用四个参数A、 B、 C和D 来表示为
像素时钟速率=2A*3B x 5C x 11D
A:4位，B-2位，0=3位，以及D4位。甚至对于其链路速率(它对于使用IO位字符、如犯/10B 字符的链路为串行链路比特率/10)可能与像素时钟速率不同的链路，在 采用这四个参数A，、B，、C，和D，来定义链路速率的方面存在有益效果 有益效果是从链路时钟再生像素/音频时钟的简单性。例如，比如链路 速率设置为A，=6、B，=3、C，=7和D，-O,并且对应链路速率为135MHz。 但是，假定像素时钟速率设置为A=8、 B=3、 07和0=0(=108MHz)， 则在像素时钟速率等于链路速率*22/51时，可从链路时钟生成像素时 钟。 再参照需要时基恢复的那些系统，时基恢复单元226可 实现为数字时钟合成器。对于未压缩视频流，时间戳存储在分组报头 中，如下面更详细地进行描述，它为20位值。对于给定流，20位中 的四位连续存储在^4艮头中(TS3-0、TS7-4、TS11-8、TS15-12、TS19-16)。
(Freq_native》
Eq(l) Freq_native = Freqjink—char * (TS19-0)/220 发射器102通过计算在链路字符时钟频率周期(period)的 220个循环(cycle)中原始流时钟的数量，来生成这个时间戳。计数器在 链路字符时钟的每220个循环更新该值。由于这两个时钟相互同步， 所以时间戳值将随时间改变1。在更新之间，发射器102将在给定分 组流的才艮头中重复发送相同时间戳。时间戳值的突然改变(改变超过1 计数)可由接收器解释为指示流源的不稳定条件。应当注意，对于音频流不传递时间戳。在这个情况下， 源装置通知显示装置关于音频样本速率和每个样本的位数。通过根据 Eq(2)和链路字符速率来确定音频速率，显示装置再生原始音频流速 率。Eq(2)音频速率=(音频样本速率)x (每个样本的位数) x (信道数量)。 图4A所示的主链路数据分组400包括如图4B所示的主 链路分组报头402，它由16位组成，其中位3-0是流ID(SID)(指明最 大流计数为16)，位4是时间戳(TS)LSB。当位4等于1时，这个分组 报头具有时间戳值的最低有效的4位(仅用于未压缩视频流)。位5是视 频帧序列位，它充当帧计数器的最低有效位，它在视频帧边界从"0" 转换到"1"或者从"1"转换到"0"(仅用于未压缩视频流)。位7和
6被保留，而位8至10是4位CRC(CRC)，它校验前八位的误差。位 15-12是时间衡流ID反演(inversion)。 (TSP/SIDn)对于未压缩视频用作 20位时间戳值中的四位。发明的接口的优点之一是复用不同数据流的能力，其中
链路数据分组。例如，图5示出根据本发明的一个实施例、设置成提 供子分组封装和多分组复用的系统500。应当注意，系统500是图2 所示系统200的一个特定实施例，因此不应当理解为限制本发明的范 围或目的。系统500包括流源复用器502，包含在发射器102中，用 于将流1补充数据流504与数据流210相结合以形成复用数据流506。 然后，将复用数据流506转发给链路层复用器508,它将多个数据流 的任一个相结合以形成由多个数据分组512形成的复用主链路流510, 其中数据分组512的一部分可包括其中包含的多个子分组514的任一 个。链路层解复用器516根据流K)(SID)和关联子分组报头将复用数据 流510分为它的组成数据流，而流宿解复用器518还分离子分组中包 含的流l补充数据流。 图6示出作为图5所示流510的示例、在通过主链路222 复用三个流时的复用主链路流600的高级简图。这个示例中的三个流 是UXGA图形(流ID=1)、 1280 x720p视频(流ID-2)以及音频(流 ID=3)。主链路分组400的小分组报头大小使分组开销为最小，这产生 极高的链路效率。分组报头可以如此小的原因在于，在通过主链路222 传输分组之前，通过辅助信道224来传递分组属性。 —般来说，当主要分组流是未压缩视频时，子分组封装 是一种有效方案，因为未压缩视频数据流具有与视频消隐周期对应的 数据空闲周期。因此，由未压缩视频流形成的主链路业务将包括这个 周期中的空特殊字符分组的系列。通过利用复用各个数据流的能力， 当源流是视频数据流时，本发明的某些实现使用各种方法来补偿主链 路速率与像素数据速率之间的差。例如，如图7所示，像素数据速率
为0.5千兆位/每秒，使得每隔2纳秒传送像素数据的一位。在这个示 例中，链路速率已经设置为1.25千兆位/每秒，使得每隔0.8纳秒传送 像素数据的一位。在这里，发射器102将特殊字符散布在像素数据之 间，如图8所示。两个特殊字符设置在像素数据的第一位P1和像素数 据的第二位P2之间。特殊字符允许接收器104区分像素数据的每个位。 将特殊字符散布(intersperse)在像素数据的位之间还创建稳定的数据 流，它允许链路保持同步。在这个示例中，特殊字符是空字符。对于 这类方法不需要行緩沖器，仅需要小FIFO,因为链路速率足够快。但 是，在接收侧需要较多逻辑来重构视频信号。接收器需要知道特殊字 符开始和结束的时间。 散布方法的 一个备选方案是将像素数据的连续位与特殊 字符、如空值进行交替。例如，可将P1至P4馈入发射器104所包含 的行緩冲器，然后可将一个或多个空值馈入緩冲器，直到更多像素数 据可用。这类实现要求比上述散布方法更大的緩冲器空间。在许多这 类实现中，由于比较高的链路速度，填充行緩冲器所需的时间将超过 在行緩冲器全满之后传送数据所需的时间。 如参照图5A所述，发明的接口的优点之一是不仅复用 各个数据流、而且还将多个子分组的任一个封装在特定主链^各数据分 组中的能力。图9A示出根据本发明的一个实施例的代表子分组900。 子分组900包括在所述实施例中为2的子分组^Jc 902,并且伴随 SPS(子分组开始)特殊字符。如果封装了子分组900的主链路数据分组 除了子分组900之外还包含分组有效载荷，则必须通过SPE(子分组结 束)特定字符来标记子分组900的结束。否则，主要分组的结束(如图 9B所示示例中的后续COM字符所示)标记子分组902以及去t装它的主 要分组的结束。但是，子分组在其封装主要分组没有有效载荷时无需 以SPE结束。图9B示出根据本发明的一个实施例的主链路分组中的 示范子分组格式。应当注意，报头字段和子分组有效载荷的定义取决 于使用子分组902的特殊应用配置文件(profile)。 子分组封装使用的特别有用的示例是有选择地刷新未压 缩图形图像1000，如图10所示。整个帧1002的属性(水平/垂直总数、 图像宽度/高度等)将通过辅助信道224来传递，因为只要流保持为有 效，则那些属性保持为恒定。在选择性刷新操作中，每个视频帧仅更 新图像1000的一部分1004。必须每帧传送已更新矩形(即部分1004) 的四个X-Y坐标，因为矩形坐标的值逐帧改变。另一个示例是256色 图形数据所需的颜色查找表(CLUT)数据的传输，其中8位像素数据是 256条目CLUT的一个条目，并且必须动态更新CLUT的内容。 单个双向辅助信道224提供对于链路建立有用的并且支 持主链路操作的各种支持功能以及传送辅助应用数据、如USB业务的 管道。例如，通过辅助信道224，显示装置可通知源装置关于例如失 步(syncloss)、丟弃分组和训练会话结果等事件(下面进行描述)。例如， 如果特定训练会话失败，则发射器102根据失败训练会话的预先选择 或确定结果来调整主链路速率。这样，通过将可调整高速主链路与较 '隻但极可靠的辅助信道相结合所创建的闭环允许通过各种链路条件的 #1壮操作。应当注意，在一些情况下(它的一个示例如图5B所示)，可 使用主链路222的带宽中将数据从源装置202传递到宿装置204的部 分522以及从宿装置204到源装置202的单向反向信道524来建立逻 辑双向辅助信道520。在一些应用中，这个逻辑双向辅助信道的使用 可以比使用图5A所示的半双工双向信道更合乎需要。 在开始传送实际分组数据流之前，发射器102通过在概 念上与调制解调器的链路建立相似的链路训练会话来建立稳定链路。 在链路训练期间，主链路发射器102发送预定训练模式，使得接收器 104可确定它是否可实现固定位(solidbit)/字符锁定。在所述实施例中， 在辅助信道上传送发射器102与接收器104之间的训练相关握手。图 11示出根据本发明的一个实施例的链路训练^t式的一个示例。如图所 示，在训练会话期间，阶段1表示最短行程(mn)长度，而阶段2是由 接收器用来优化均衡器的最长行程长度。在阶段3中，只要链路质量
是适当的，则实现位锁定和字符锁定。训练周期通常为大约IO毫秒，
在这个时间中发送数据的大约107个位。如果接收器104没有实现固 定锁定，则通过辅助信道224通知发射器102，以及发射器102减小 链路速率并重复训练会话。 除了提供训练会话管道之外，辅助信道224还可用来传 送主链路分组流描述，由此极大地减少主链路222上的分组传输的开 销。另外，辅助信道224可配置成传送扩展显示标识数据(EDID)信息， 代替存在于所有监测器的显示数据信道(DDC)(EDE)是VESA标准数 据格式，它包含与监测器及其能力有关的基本信息，其中包括厂商信 息、最大图像大小、颜色特性、工厂预设定时、频率范围极限以及监 测器名称和序列号的字符串。信息存储在显示器中，并用于通过位于 监测器和PC图形适配器之间的DDC与系统进行通信。系统将这个信 息用于配置目的，因此监测和系统可共同工作)。在所说的扩展协议模 式中，辅助信道可根据需要传送异步和等时分组，以便支持例如键盘、 鼠标和扩音器等附加数据类型。 图12示出4艮据本发明的一个实施例的系统200的逻辑分 层120。应当注意，虽然根据应用，准确的实现可能有所不同，但是 一般来说，源(例如视频源202)由包括发射器硬件的源物理层1202、包 括复用硬件和状态机(或固件)的源链路层1204以及例如音频/4见频/图 形硬件及关联软件等数据流源1206形成。类似地，显示装置包括物理 层1208(包括各种接收器硬件)、包括解复用硬件和状态机(或固件)的宿 链路层1210以及包括显示/定时控制器硬件和可选固件的流宿1212。 源应用配置文件层1214定义源用以与链路层1204进行通信的格式， 以及类似地，宿应用配置文件层1216定义宿1212用以与宿链i 各层1210 进行通信的格式。 现在更详细地论述各种层。 在所述实施例中，源装置物理层1202包括电气子层 1202-1和逻辑子层1202-2。电气子层1202-1包括接口初始化/操作的 所有电路，例如热插/热拔检测电路、驱动器/接收器/端接电阻器、并
行-串行/串行-并行转换以及具有扩频能力的PLL。逻辑子层1202-2包 括分包/解分包(de-packetizing)、 数据力a扰(scrambling)/解扰 (de-scrambling)、链路训练的模式生成、时基恢复电路以及例如提供主 链路222的256个链路数据字符和十二个控制字符(它的一个示例如图 13所示)和辅助信道224的曼彻斯特II(参见图14)的8B/10B(如ANSI X3.230-1994第11条中所规定)等数据编码/解码。 应当注意，例如在美国专利号4486739中描述了 8B/10B 编码算法，通过引用将其结合于此。本领域的技术人员知道，8B/10B 代码是将8位数据块编码为10位码字供串行传输的块代码。另外， 8B/10B传输代码将随机1和0的字节宽数据流转换成1和0的DC平 衡流，其中最大行程长度为5。这类代码提供足够的信号过渡 (transition),以便由接收器、如收发器110来实现可靠的时钟恢复。另 夕卜，对于光纤和电磁导线连接，DC平衡数据流证明是有利的。串行流 中的1和0的平均数量保持为相等或接近相等水平。8B/10B传输代码 在6和4位块边界上将1和0的数量之间的不均衡限制到-2、 0或2。 编码方案还实现用于信令的附加代码，称作命令代码。 应当注意，为了避免未压缩显示数据引起的重复位模式 (因此减小EMI)，通过主链路222传送的数据在8B/10B编码之前#^口 扰。除训练分组和特殊字符之外的所有数据将被加扰。采用线性反馈 移位寄存器(LFSR)来实现加扰功能。在启用数据加密时，LFSR晶种的 初始值取决于加密密钥集。如果它是没有加密的数据加扰，则初始值 将是固定的。由于通过辅助信道224来传送数据流属性，因此，主链 路分组报头充当流标识号，由此极大地减少开销并使链路带宽为最大。 还应当注意，主链路222或辅助链路224均没有独立的时钟信号线。 这样，主链路222和辅助链路224上的接收器对数据取样，并从入局 数据流中提取时钟。接收器电气子层中的任何锁相环(PLL)电路的快速 锁相是重要的，因为辅助信道224是半双工双向，并且业务的方向频 繁改变。因此，由于曼彻斯特n(MII)编码的频繁且均匀信号过渡，辅 助信道接收器上的PLL在少至16个数据周期中进行锁相。 在链路建立时，使用通过辅助信道224的握手来协商主 链路222的数据速率。在这个过程中，通过主链路222以最高链路速 度来发送训练分组的已知集合。通过辅助信道224向发射器102回传 成功或失败。如果训练失败，则减小主链路速度并重复进行训练，直 到成功为止。这样，使源物理层1102更加能够防止电缆问题，因此更 加适合于外部主机监测应用。但是，与常规显示接口不同，主要信道 链路数据速率与像素时钟速率分离(decouple)。链路数据速率设置成使 得链路带宽超过传送流的合计带宽。 源链路层1204处理链路初始化和管理。例如，当接收到 在监测器加电或者监测器电缆与源物理层1202的连接时生成的热插 检测事件时，源装置链路层1204在辅助信道224上通过互"^来评估4妻 收器的能力，以便确定训练会话所确定的最大主链路数据速率、接收 器上的时基恢复单元的数量、两端的可用緩冲器大小、USB扩展的可 用性，然后通知流源1206关于关联热插事件。另外，在向流源1206 进行请求时，源链路层1204读取显示能力(EDID或等效)。在正常操 作期间，源链路层1204通过辅助信道224向接收器104发送流属性， 通知流源1204关于主链路222是否具有足够资源用于处理所请求数据 流，通知流源1204关于例如失步和緩冲器溢出等链路故障事件，并通 过辅助信道224向接收器发送流源1204所提交的MCCS命令。源链 路层1204与流源/宿之间的所有通信均使用应用配置文件层1214中定 义的格式。 —^:来说，应用配置文件层定义流源(或宿)用以与关联 链路层进行接口的;f各式。应用配置文件层所定义的4^式分为以下种类， 应用无关格式(链路状态查询的链路消息)和应用相关格式(主链路数据 映射、接收器的时基恢复方程以及适用时的宿能力/流属性消息子分组
格式)。应用配置文件层支持以下彩色格式，24位RGB、 16位RG2565、 18位RGB、 3(H立RGB、 256色RGB(基于CLUT)、 16位CbCr422、 20位YCbCr422和24位YCbCr444。 例如，显示装置应用配置文件层(APL)1214实质上A^ 用编程接口(API),它描述通过主链路222的流源/宿通信的格式，包括 向接口 100发送或者从接口 100接收的数据的呈现格式。由于APL 1214的某些方面(例如电源管理命令格式)是基本监测器功能，所以它 们是接口 100的所有使用共同的。而例如数据映射格式和流属性格式 等其它非基本监测器功能是将要传送的应用或一种类型的等时流唯一 的。与应用无关，流源1204询问源链路层1214,以便在通过主链路 222开始任何分组流传输之前确定主链路222是否能够处理未决 (pending)数据流。当确定主链路222能够支持未决分组流时，流源1206 向源链路层1214发送流属性，然后通过辅助信道224向接收器传送。 这些属性是接收器用来识别(identify)特定流的分组、从流中恢复原始 数据以及又将它格式化为流的原始数据速率的信息。数据流的属性是 应用相关的。 在预期带宽在主链路222上不可用的那些情况下，流源 1214可通过例如减小图像刷新速率或彩色深度来采取纠正动作。 显示装置物理层1216将显示装置链路层1210和显示装 置APL 1216与用于链路数据传输/接收的信令技术隔离。主链路222 和辅助信道224具有它们自己的物理层，各由逻辑子层和包括连接器 规范的电气子层组成。例如，半双工双向辅助信道224在链路的各端 具有发射器和接收器，如图15所示。由逻辑子层1208-1向辅助链路 发射器1502提供链路字符，链路字符然后被串行化并传送给对应辅助 链路4妄收器1504。 *接收器1504又从辅助链路224 4妄收串行化链路字 符，并以链路字符时钟速率对数据解串(de-serialize)。应当注意，源逻 辑子层的主要功能包括信号编码、分包、数据加扰(用于EMI减小)以
及发射器端口的训练才莫式生成。对于接收器端口，接收器逻辑子层的 主要功能包括信号解码、解分包、数据解扰和时基恢复。 辅助信道逻辑子层的主要功能包括数据编码和解码、数 据的成帧/解帧，并且在辅助信道协议中存在两个选项独立协议(限制 于点对点拓朴结构中的链路建立/管理功能)是可由链路层状态机或固 件来管理的轻型(lightweight)协议，以及支持其它数据类型、如USB业 务和拓朴结构、如菊花链宿装置的扩展协议。应当注意，数据编码和 解码方案是相同的，而与协议无关，但数据的成帧在两个之间有所不 同。 又参照图15，辅助信道电气子层包^^发射器1502和4妻 收器1504。由逻辑子层向发射器1502提供链路字符，将它们进行串 行化并向外传送。接收器1504从链路层接收串行化链路字符，随后以 链路字符时钟速率对它解串。辅助信道224的正和负信号在链路各端 通过50欧姆端接电阻器端接到地。在所述实现中，驱动电流是才艮据链 路条件可编程的，并且范围从大约8毫安至大约24毫安，从而产生大 约400毫伏至大约1.2伏的Vdifferential_pp的范围。在电气空闲 (electrical idle^莫式中，既不驱动正信号也不驱动负信号。当开始从电 气空闲状态进行传输时，必须传送SYNC模式并且重新建立链路。在 所述实施例中，SYNC模式包括以时钟速率转换(toggle)辅助信道差分 对信号28次、之后跟随曼彻斯特II编码的四个1。通过定期驱动或测 量辅助信道224的正和负信号，源装置中的辅助信道主导装置(master) 检测热插(hot-plug)和热拔(hot-unplug)事件。 在所述实施例中，主链路222支持分立的可变链路速率， 它们是局部晶体频率的整数倍(参见图3的与24 MHz的局部晶体频率 (local crystal frequency)—致的链路速率的代表集合)。如图16所示，主 链路222(作为单向信道)仅具有源装置上的发射器1602和显示装置上 的接收器1604。如图所示，采取该形式的电缆1604包4舌一组^J交线，在
典型的基于RGB彩色的视频系统(例如基于PAL的TV系统)中提供红 (R)、绿(G)和蓝(B)视频信号的每一个用一根。本领域的技术人员知道， 双绞线是一种类型的电缆，它由缠绕的两根独立绝缘导线组成。 一根 导线传送信号，而另一个根导线接地并吸收信号干扰。应当注意，在 其它一些系统中，信号还可以是用于NTSC视频TV系统的基于分量 (component)的信号(Pb、 Pr、 Y)。在电缆中，各双绞线单独屏蔽。提供 +12伏电源和地的两个引脚。各差分对的特性阻抗是100欧姆+/-20%。还屏蔽整个电缆。这个外层屏蔽和单独屏蔽在两端短接到连接 器外壳。连接器外壳在源装置中短接到地。图17所示的连接器1700 具有一排13个引脚，其中的引脚分配对于源装置端和显示装置端上的 连4妻器均相同。源装置提供电力。 主链路222端接于两端，并且由于主链路222是AC耦 合的，所以端接电压可以在0V(地)至+3.6伏之间的任一点。在所述 实现中，驱动电流是根据链路条件可编程的，并且范围从大约8毫安 至大约24毫安，从而产生大约400毫伏至大约1.2伏的Vdifferential_pp 的范围。使用训练模式为各连接选择最小电压摆动。对电源管理模式 才是供电气空闲状态。在电气空闲中，既不驱动正信号也不驱动负信号。 当开始从电气空闲状态进行传输时，发射器必须进行训练会话，以便 与接收器重新建立链路。 现在才艮据以下所述的图18和图19所示的状态图来描述 本发明。因此，图18示出以下所述的源状态图。在断开(off)状态1802， 系统断电，使得源^支禁用。如果源被启用，则系统转变到适合于节电 和接收器检测的备用(standby)状态1804。为了检测接收器是否存在(即 热即插即用)，辅助信道定期脉动(pulse)(例如每10毫秒为l微秒)，并 且驱动期间在端接电阻器两端的电压降的测量值净支测量。如果才艮据测 量电压降来确定接收器存在，则系统转变到检测接收器状态1806，指 明检测到接收器、即检测到热插事件。但是，如果没有检测到接收器， 则接收器检测继续进行，直至检测到接收器或者经过超时的时间为止。应当注意，在一些情况下，源装置可选择成转到"断开"状态，从该 状态不再尝试进行显示检测。 如果在状态1806,检测到显示热拔事件，则系统又转变 到备用状态1804。否则，源采用正和负信号来驱动辅助信道，以便唤 醒(wake up)接收器，并检查接收器的后续响应(如果有的话)。如果没 有接收到响应，则接收器没有纟皮唤醒，并且源保持在状态1806。但是， 如果从显示器接收到信号，则显示器已经被唤醒，并且源准备读取接 收器链路能力(例如最大链路速率、緩冲器大小和时基恢复单元的数 量)，以及系统转变到主链路初始化状态1808，并准备开始训练开始通 知阶段。 在这一点上，通过在主链路上以设置链路速率来发送训 练;漠式来开始训练会话，并检查关联训练状态。接收器三个阶段的每 个的合格/失败位，并且发射器仅在检测到合格时才进入下 一个阶段， 使得在检测到合格时，主链路以那个链路速率准备就绪。在这一点上， 接口转变到正常操作状态1510，否则，减小链路速率并重复进行训练 会话。在正常操作状态1810期间，源继续定期监测链路状态指标，它 如果失败，则检测到热拔事件，以及系统转变到备用状态1804，并等 待热插检测事件。但是，如果检测到失步，则系统转变到状态1808等 待主链路重新发起事件。图19示出以下所述的显示状态图1900。在状态1902， 没有检测到电压，显示器转到"断开"状态。在备用才莫式状态1904, 主链路接收器和辅助信道从属装置(slave)处于电气空闲，监测辅助信 道从端口的端接电阻器两端的电压降的预定电压。如果检测到电压， 则辅助信道从端口祐匸接通，从而指明热插事件，以及系统移动到显示 状态1906,否则，显示保持在备用状态1904。在状态1906(主链路初 始化阶段)，如果检测到显示器，则辅助从端口完全祐j妄通，以及发射 器响应接收器链路能力读取命令，并且显示器状态转变到1908，否贝'J， 如果在超过预期时间周期在辅助信道上没有活动，则使辅助信道从端
口进入备用状态1904。 在训练开始通信阶段，显示器通过使用训练模式调整均 衡器、更新各阶段的结果，来响应发射器进行的训练发起。如果训练 失败，则等待另一个训练会话，以及如果训练合格，则转到正常操作 状态1910。如果在超过预定时间(例如10毫秒)在辅助信道上或者在主 链路上(用于训练)没有活动，则辅助信道从端口设置成备用状态1904。图20-24示出交叉平台显示接口的特定实现。 图20示出PC主板2000，其中具有结合根据本发明的发 射器2004的板载图形引擎2002。应当注意，发射器2004是图1所示 发射器的一个特定示例。在所述实施例中，发射器2004(沿连接器1700 的行)耦合到安装于主板2000的连接器2006,主板2000又通过耦合显 示装置2010的双绞线2010连接到显示装置2008。 本领域已知，PCI Express(由加利福尼亚的圣克拍^立的 Intel Corporation开发)是高带宽低引脚数的串行互连技术，它还保持与 现有PCI基础设施的软件兼容性。在这个配置中，PCI Express端口经 过扩大(augment)以便符合交叉平台接口的要求，它可使用如图所示的 主板安装连接器直^t妄驱动显示装置。 在不可能在主板上安装连接器的情况下，信号可通过 PCI Express主板的SDVO插槽^支路由，并使用如图21所示的无源卡 连接器被带到PC的背面。如同当代附加图形卡的情况那样，附加图 形卡可取代板载图形引擎，如图23所示。 在笔记本电脑应用的情况下，主板图形引擎上的发射器 将通过内部布线来驱动集成接收器/TCON,它将直接驱动面板。对于 最节省成本的实现，接收器/TCON将安装在面板上，由此将互连导线 的数量减少到8或10，如图24所示。 上述示例全部假定集成发射器。但是，完全可行的是实 现为分别通过AGP或SDVO插槽集成到PCI和PCI Express环境的独 立发射器。独立发射器将实现输出流，而无需图形硬件或软件的任何
改变。 现在根据各描述用于实现本发明的特定过程的多个流程 图来描述本发明的方法。具体来说，图25-29描述多个相互关联过程， 它们在单独或以任何组合使用时描述本发明的方面。图25示出流程图，详细描述才艮据本发明的一个实施例、 用于确定接口 100的操作模式的过程2500。在这个过程中，仅当视频 源和显示装置均为数字时，才将操作模式设置为数字模式。否则，将 操作模式设置为模拟模式。应当注意，这个上下文中的"模拟模式" 可包括常规VGA才莫式以及包括具有嵌入对齐信号和双向边带的差分 模拟视频的增强模拟模式。下面描述这种增强模拟模式。 在步骤2502,询问视频源以便确定视频源是支持才莫拟还 是数字数据。如果视频源仅支持模拟数据，则耦合装置100的操作模 式将设置为才莫拟(步骤2508),然后该过程结束(步骤2512)。 如果视频源可输出数字数据，则该过程继续进行到步骤 2506。然后，询问显示装置以便确定显示装置是否配置成接收数字数 据。如果显示装置仅支持模拟数据，则耦合装置的操作模式将设置为 才莫拟(步骤2508)，然后该过程结束(步骤2512)。否则，耦合装置的操 作模式设置为数字(步骤2510)。例如，处理器可控制耦合到中的开关， 以便将模式设置为数字。 一般来说，耦合装置配置成仅当视频源和视 频宿均以对应数字^t式进行听任时，才以全数字^t式进行操作。 图26示出流程图，详细描述才艮据本发明的某些方面、用 于提供实时视频图像校验的过程2600。在这个示例中，过程2600的 所有确定由耦合到显示接口的处理器来进行。 在步骤2600,从视频源接收视频信号。随后，由关联所 接收视频信号的视频源来提供信号质量测试模式(步骤2602)。在步骤 2604,根据质量测试模式来确定误码率。然后，确定误码率是否大于 门限值(步骤2606)。如果确定误码率不大于门限值，则确定(步骤2614) 是否存在更多视频帧。如果确定存在更多视频帧，则该过程返回到步
骤2600。否则，该过程结束。但是，如果在步骤2606确定误码率大于门限值，则确定 (步骤2608)比特率是否大于最小比特率。如果比特率大于最小比特率， 则降低比特率(步骤2610)，并且该过程返回到步骤2606。如果比特率 不大于最小比特率，则将模式改变为模拟模式(步骤2612)，并且该过 程结束。 图27示出根据本发明的一个实施例的链路建立过程的 流程图2700。过程2700在2702开始于接收到热插检测事件通知。在 2704，通过关联辅助信道来进行主链路查询，以便确定最大数据速率、 接收器中包含的多个时基恢复单元以及可用緩沖器大小。随后，在 2706，通过训练会话来检验最大链路数据速率，并且在2708，通知数 据流源关于热插事件。在2710,通过辅助信道来确定显示器的能力(例 如使用EDK)),并且在2712，显示器响应查询，它又在2714产生主 链路训练会话的合作。 随后，在2716，流源通过辅助信道向接收器发送流属性， 并且在2718，进一步通知流源关于主链路是否能够支持在2720的所 请求数量的数据流。在2722,通过添加关联分组报头来形成各个数据 分组，并且在2724,调度多个源流的复用。在2726,确定链路状态是 否正确。当链路状态不正确时，则在2728，通知源关于链路故障事件， 否则，在2730，根据各个分组报头将链路数据流重构为原始流。在 2732,则将重构原始数据流传递给显示装置。 图28示出流程图，详细描述根据本发明的一个实施例、 用于执行训练会话的过程2800。应当注意，训练会话过程2800是图 25所示操作25的一个实现。在2802，通过在主链路上以设置链路速 率向接收器发送训练模式，来开始训练会话。图ll示出根据本发明的 一个实施例的典型链路训练模式。如图所示，在训练会话期间，阶段 1表示最短行程长度，而阶段2是最长行程长度。接收器将使用这两 个阶段来优化均衡器。在阶段3中，只要链路质量是适当的，则实现位锁定和字符锁定。在2804，接收器检查关联训练状态，以及根据训 练状态检查，在2806,接收器三个阶段的每一个以及发射器设置合格 /失败位。在各阶段，接收器仅在检测到合格时才进入下一个阶段，以 及在2810，如果接收器没有检测到合格，则接收器减小链路速率，并 重复进行训练会话。在2812，主链路以检测到合格的那个链路速率准 备就绪。 图29示出用于实现本发明的计算机系统2900。计算机 系统2900只是可实现本发明的图形系统的一个示例。计算机系统2900 包括中央处理器(CPU)1510、随机存取存储器(RAM)2920、只读存储器 (ROM)2925、 一个或多个外围设备2930、图形控制器2960、主存储装 置2940和2950以及数字显示单元2970。本领域7>知，ROM用于向 CPU 2910单向传递数据和指令，而RAM通常用于双向传递数据和指 令。CPU2910 —般可包括任何数量的处理器。主存储装置2940和2950 均可包括任何适当的计算机可读介质。通常是海量存储器装置的辅助 存储介质880还与CPU 2910双向耦合，并提供附加数据存储容量。 海量存储器装置880是可用来存储包括计算机代码、数据等的程序的 计算机可读介质。海量存储器装置880通常是例如硬盘或磁带等存储 介质，它们一般比主存储装置2940、 2950要慢。海量存储装置880可 采取磁或纸带读取器或者某种其它公知装置的形式。大家会理解，海 量存储器装置880中保持的信息在适当情况下可作为虚拟存储器、作 为RAM 2920的组成部分以标准方式纟皮结合。 CPU 2910还耦合到 一个或多个输入/输出装置890 ，它可 包括但不限于例如视频监测器、轨迹球、鼠标、键盘、扩音器、触控 式(touch-sensitive)显示器、换能器(transducer)读卡器、磁带或纸带读取 器、写字板、指示笔(stylus)、语音或手写识别器等装置或者其它7>知 的输入装置，例如当然包括其它计算机。最后，CPU2910可选地可使 用一般表示为2995的网络连接耦合到计算机或电信网络、如因特网或 内联网网络。通过这样一种网络连接，我们考虑，在执行上述方法步
骤的过程中，CPU2910可接收来自网络的信息，或者可向网络输出信 息。通常表示为将使用CPU 2910来运行的指令序列的这种信息可以 例如釆取以载波体现的计算机数据信号的形式从网^^妄收并输出到网 络。上述装置和材料将是计算积^更件和软件领域的技术人员熟悉的。 图形控制器2960生成模拟图像数据和对应的参考信号， 并将它们两者提供给数字显示单元2970。例如可根据从CPU 2910或 者从外部编码(未示出)接收的像素数据来生成才莫拟图像数据。在一个 实施例中，以RGB格式来提供模拟图像数据，并且参考信号包括本领 域公知的Vsync和Hsync信号。但是，应当理解，本发明可采用其它 格式的模拟图像、数据和/或参考信号来实现。例如，模拟图像数据可 包括还具有对应时间参考信号的视频信号数据。 本发明提供完全可缩放互连，并允许源装置或宿装置(或 者两者)使用比结合到主链路通道中的通道数量更少数量的 一种实现。 现在描述本发明的另一个实施例，它利用发明的显示接口动态分配资 源以便同时支持多个不同功能的能力的事实。例如，如果在源和宿装 置已经相互识别并且确定待显示的视频需要比主链路中的可用通道数 量更少数量之后，任何未使用通道则可单独或者按照视频显示功能用 来支持其它功能。 例如，如果主链路配置成具有四个通道，则主链路可配 置为单通道，它足以支持高清晰(HD)分辨率(即1080i/720p)以及高达 1680 x 1050(WSXGA+)的PC分辨率。备选地，如果主链路配置为2 通道配置，则可支持全HD(1080p)和高达1920 x 1200(WUXGA)的PC 分辨率。因此，当通道的一部分未使用时，则未使用通道的导线可用 于其它目的(例如传送电力和USB)。图30示出才艮据本发明的一个实施例的系统3000。系统 3000包括源装置3002,它通过单向主链路3006和双向辅助信道3008 连接到宿装置3004。在所述实施例中，主链路3006具有多个导线， 它们可配置成至少四个通道(通道O、通道l、通道2和通道3)。在操
作期间，源装置3002和宿装置3004将通过由源装置3002向源特定字 段显示存储器写入源标识符(SID)并通过AUX CH事务读取宿装置的 宿ID,来相互发现。例如，假定在源和宿装置已经相互发现之后，确 定仅需要4个可用通道中的2个，以便提供足够的资源，由此留下例 如通道2和3未使用。在这种情况下，使通道2和3 "多目的化"， 因为它们可用于其它目的，例如传送电力、提供USB信道等，由此提 供至少部分根据主链路支持的应用的资源的动态分配。在所述实施例 中，例如可通过使用启用开关3010和3012来实现资源的动态分配。 例如，当源装置3002接通12伏电源3014并起动开关3012以便通过 通道3向宿电源电路3016提供电力时，仅在它发现宿装置3004的存 在之后，12伏电源保持断开。 另外，仅在发现之后，源装置3002才起动开关3010， 由此连接USB类型配置的通道2，连接宿USB集线器3018和源USB 集线器3020。这才羊，源装置3002可与向宿装置3004提供12伏电力 同时通过通道0和1来提供HD视频，并通过通道3来执行USB事务。 应当理解，在那些情况下，当源装置实际上是通用时，宿装置将需要 来自DC电源(而不是12伏电源)的DC电力。在这种情况下，宿装置 中的USB集线器通过USB连接器将任何USB业务路由到主机。 本发明显著地简化了电缆管理，因为现在能够构建源-宿束(bundle)系统，其中宿装置只有 一个永久捆绑(tether)到宿装置的受 控制(captive)电缆。另外，宿装置具有例如电视会话的嵌入扩音器和摄 像头等附加特征，由此釆用单电缆同时支持多个特征，而没有各需要 独立电缆(例如独立电源/USB电缆)。 虽然仅描述了本发明的几个实施例，但是应当理解，可 在不背离本发明的精神或范围的前提下，通过其它许多具体形式来实 施本发明。因此，当前实例将被视作解释性而不是限制性的，并且本 发明不限于本文提供的细节，而是可在所附权利要求书的范围及其等 效内容的完整范围之内进行修改。 虽然已经根据一个优选实施例描述了本发明，但是，存 在落入本发明的范围之内的变更、置换和等效方案。还应当注意，存 在实现本发明的过程以及装置的许多备选方式。因此，本发明要^皮理 解为包括落入本发明的精神和范围之内的所有这类变更、置换和等效 方案。
权利要求
1.一种基于分组的显示接口，设置成将多媒体源装置耦合到多媒体宿装置，包括发射器单元，耦合到所述源装置，设置成按照原始流速率来接收源分组数据流；接收器单元，耦合到所述宿装置；以及链接单元，耦合所述发射器单元和所述接收器单元，设置成按照与所述发射器单元和所述接收器单元之间的所述原始流速率无关的链路速率来传递由基于所述源分组数据流的多个多媒体数据分组形成的多媒体数据分组流，包括多个双向通道，用于将所述多媒体数据分组从所述发射器单元传递到所述接收器单元，以及用于以下用途的部件根据将所述源数据分组流从所述发射器传递到所述接收器所需的资源来动态配置主链路，使得为了与所述传递不同的目的来分配任何未使用的通道。
2. 如权利要求l所述的基于分组的显示接口，其中，所述多i某体 数据分组流是各具有与所述原始流速率无关的关联可调整数据流链路 速率的多个多媒体数据分组流其中之一 。
3. 如权利要求1所述的显示接口，其中，所述链路单元还包括 双向辅助信道，设置成在所述发射器单元与所述接收器单元之间或者在所述接收器单元与所述发射器单元之间传递信息。
4. 如权利要求3所述的显示接口，其中，所述双向辅助信道由配 置成将信息从宿装置传送到所述源装置的单向反向信道和作为与所述 反向信道协同工作的、用于将信息从所迷源装置传送到所述宿装置的 主要信道的一部分而包括的单向正向信道来形成。
5. 如权利要求1所述的显示接口，其中，配置器包括 多个开关，其中的每一个与至少一个通道相关联，用于根据将由所述主链路与将数据分组从所述发射器传递导所述接收器得同时提供服务的其它功能，将关联的通道或多个通道与除所述发射器单元和所 述接收器单元之外的电路连接。
6. 如权利要求5所述的显示接口，其中，主链路带宽至少等于虚 拟链路带宽的合计。
7. 如权利要求l所述的显示接口，还包括 热插事件检测器单元，设置成自动确定何时将活动宿装置连接到所述链接单元。
8. 如权利要求2所述的显示接口，其中，所述信息包括由宿装置 用于根据所接收的数据流来提供显示图像的显示定时信息。
9. 如权利要求1所述的显示接口 ，其中，所述信息包括失步信息、 丟弃分组信息和训练会话结果信息。
10. 如权利要求2所述的显示接口，其中，所述多媒体数据分组 传递是包括视频/图形数据流和多信道音频流的等时类型传递，以及所 述信息传递是异步传递。
11. 如权利要求1所述的显示接口，其中，所述链路速率可在每 秒大约1.0千兆位至大约2.5千兆位的范围中调整。
12. 如权利要求1所述的显示接口，其中，所述接收器单元包括 时基恢复单元，设置成根据所述主链路数据分组内嵌入的时间戳来再 生特定数据流的原始速率。
13. —种动态分配具有包括多个通信通道的单向主链路和双向辅 助信道的视频显示接口中的通信资源的方法，包括确定所有可用通信资源中服务于第一功能所需的部分；以及 如果可用通信资源的所述部分小于总可用通信资源，则至少向第 二功能重新分配剩余通信资源。
14. 如权利要求13所述的方法，其中，所述多媒体数据分组流是 各具有与原始流速率无关的关联可调整数据流链路速率的多个多媒体数据分组流其中之一。
15. 如权利要求13所述的方法，其中，所述链路单元还包括 双向辅助信道，设置成在所述发射器单元与所述接收器单元之间或者在所述接收器单元与所述发射器单元之间传递信息。
16. 如权利要求15所述的方法，其中，所述双向辅助信道由配置 成将信息从宿装置传送到源装置的单向反向信道和作为与所述反向信 道协同工作的、用于将信息从所述源装置传送到所述宿装置的主要信 道的一部分而包括的单向正向信道来形成。
17. 如权利要求13所述的方法，其中，所述部件包括 多个开关，其中的每一个与至少一个通道相关联，用于根据将由它功能，将关联的通道或多个通道与除发射器单元和接收器单元之外 的电路连接。
全文摘要
本发明的名称是“基于分组的视频显示接口中的动态资源重新分配”。公开了设置成将多媒体源装置耦合到多媒体宿装置的基于分组的显示接口，它包括发射器单元，耦合到源装置，设置成按照原始流速率来接收源分组数据流；接收器单元，耦合到宿装置；以及链接单元，耦合发射器单元和接收器单元，设置成按照发射器单元和接收器单元之间的链路速率来传递由基于源分组数据流的多个多媒体数据分组形成的多媒体数据分组流。
文档编号G09G3/20GK101345039SQ20081012837
公开日2009年1月14日 申请日期2008年7月10日 优先权日2007年7月11日
发明者O·科巴亚施 申请人:创世纪微芯片公司