一种均匀分配提高显示频率的方法

专利名称：一种均匀分配提高显示频率的方法
技术领域：
本发明涉及LED显示屏的控制，尤其涉及的是，一种均勻分配提高显示频率的方法。
背景技术：
LED显示屏中，LED显示屏的显示质量与LED显示屏的显示频率，即刷新频率具有正比的关系，显示频率越高，屏幕上图像闪烁感就越小，稳定性也就越高，显示质量也越高。 然而，现有技术中，各种提高显示频率的方法，均是以牺牲亮度为条件，例如，通过改变控制 装置的时钟频率来达到显示频率的提高，这样做不仅功耗较高，并且显示亮度较低。因此，现有技术存在缺陷，需要改进。

发明内容
本发明所要解决的技术问题是通过均勻分配方式提高显示频率以提升显示质量。本发明的技术方案如下一种均勻分配提高显示频率的方法，其包括以下步骤对于待显示数据，将完整 的、大于一个串移周期的有效输出使能时间，分成若干单位串移周期，均勻分配有效输出使 能时间进行显示。应用于上述技术方案，所述的方法中，采用脉宽调控方式，以串移链长为单位，均 勻分配有效输出使能时间进行显示。应用于上述各个技术方案，所述的方法中，包括以下步骤取待显示串行数据链上 的K个待显示数据，各待显示数据位数为N ；将所述K个待显示数据，按对应位数自高至低 排列为N个K位数的待串移数据链；对于某一具有Z个串移周期的显示灰阶，按照每一待传 送次数，以串移时间为单位，将其分割为Z个独立的待传送动作；按预设置顺序进行排序， 使得同一灰阶内的待传送动作被其它灰阶内的待传送动作所间隔。应用于上述各个技术方案，所述的方法中，包括以下步骤:Al、根据总串移位数和 最短开关响应时间，确定每一串移周期的时间；A2、根据二进制的显示数据位数，确定灰阶 数量以及高至低位的数据串移次数；A3、根据灰阶数量和最短开关响应时间，确定显示频 率，得到同等灰阶条件下的计划串移次数总额，按二进制取整数位得到一调整值；A4、根据 所述调整值缩减灰阶数量，凡不足1的数值均设置为1，得到缩减后的高至低位数据串移次 数，并将各不足1的数值，其输出使能信号的有效时间对应降为其数值乘以输出使能信号 的完整时间；计算缩减后的总串移次数；A5、采用缩减后的总串移次数分别除以缩减后的 各高至低位数据串移次数，取整并减1，依序排列，得到各高至低位数据在缩减后的总串移 次数中的串移显示方式；应用于上述技术方案，所述步骤Al之前，还执行步骤AO 根据芯片串移位数以及 芯片串移个数确定所述总串移位数。应用于上述各个技术方案，所述的方法中，设置最高有效数据位的串移次数为Q，其后数据位的串移次数依次减半，至1之后，凡不足1的均设置为1，以至完成所述数据位数 为止，并将各不足1的部分，其输出使能信号的有效时间对应降为其数值乘以输出使能信 号的完整时间，以使所述显示周期内输出使能的有效时间总和相同。
应用于上述各个相关技术方案，所述的方法中，获取待显示数据，将最高位不为一 的待显示数据左移C位作为修改后显示数据进行显示，使修改后显示数据的最高位为一， 并设置其输出使能信号时间为原显示数据对应输出使能信号完整时间的2的C次幂分之
ο应用于上述技术方案，所述的方法中，获取待显示数据，判断其最高非零位M，将待 显示数据左移C位，所述C位为所述显示数据位数与所述最高非零位M的差值，并设置输出 使能信号的有效时间为输出使能信号完整时间的2的C次方分之一。应用于上述技术方案，所述的方法中，将所述待显示数据的位数NSSN-Cdt* 修改后显示数据的位数。或者，保持所述待显示数据的位数N，作为修改后显示数据的位数； 其中，所述保持所述待显示数据的位数N，包括在所述待显示数据左移C位后，在所述待显 示数据右侧空出的C位，随机填充、全部填充为1或者全部填充为0。应用于上述技术方案，所述的方法中，包括如下步骤Bi、获取待显示数据，判断其 最高非零位M ；B2、采用待显示数据的位数N，减去所述最高非零位M,得到差值C ；B3、将待 显示数据左移C位，作为修改后显示数据进行显示，并设置其输出使能信号的有效时间为 输出使能信号完整时间的2的C次方分之一。应用于上述技术方案，步骤B3之前，还执行步骤B30:根据所述待显示数据的位数 N设置或选择有效位数L ；并且，步骤B3中，将待显示数据左移C位，从最高位截取L位数 据，作为修改后显示数据进行显示。应用于上述各个相关技术方案，所述的方法中，还包括以下步骤，预设置步骤根 据所述待显示数据的位数N设置有效位数L ；以及截取送显步骤对于显示数据，将其数据 链长度缩短为L，作为修改后的显示数据进行显示，并设置其输出使能信号时间为原待显示 数据对应输出使能信号完整时间的2的C次幂分之一。应用于上述各个技术方案，所述的方法中，将低灰阶数据输出使能信号的有效时 间缩短为小于一个显示输出时间，将各级数据均为均勻分布于整个显示周期内。应用于上述各个技术方案，所述的方法中，对于高至低位数据，仅从最高非零位M 开始，保留P位数据。应用于上述技术方案，所述的方法中，仅选取缩减灰阶数量大于等于1的数值，得 到所述P位数据。采用上述方案，本发明通过利用OE(Output Enable，输出使能)信号，实现在总体 显示时间不变的条件下，最大限度均勻分配显示时间，以提升均勻分配的有效输出次数，达 到了均勻化保持显示效果、稳定提升刷新频率的效果，从而有效地提升了显示质量，避免了 亮度的过大损失。


图1为按16位计算的一个实施例流程图。具 体实施方式以下结合附图和具体实施例，对本发明进行详细说明。在LED控制系统中，显示频率，或者称为完整灰阶的显示频率，对应着完整的灰阶 显示周期，是完整灰阶的显示时间所对应的频率，其与整个控制系统的最高开关响应频率、 LED灰阶数据数位有关。其中，完整灰阶显示周期，是灰阶数据的每一位数值都经历明确对 应输出过程所需要全部时间的总长度。对于若干有效位的点亮频率，是灰阶数据的某位对 应的LED每秒点亮次数；第i位数值的输出有效次数，是指显示周期内，第i位数值所对应 且相互间隔在一个基本时钟变化时间以上的有效输出次数。第i位数值的输出有效频率， 是指第i位数值的输出有效次数乘以其所对应完整灰阶显示频率。本说明书中，串行传送 即串行移位，串行周期的时间即串移周期，即串行移位长度数据的时间，串移周期即1个串 移时间。并且，输出使能时间即输出使能信号时间。本发明的一个实施例是，一种均勻分配提高显示频率的方法，其包括以下步骤对 于待显示数据，将完整的、大于一个串移周期的有效输出使能时间，分成若干单位串移周 期，均勻分配有效输出使能时间进行显示。例如，对于一个有128个完整串移周期的待显示 数据，将其分成128个串移周期，在其对应的整个显示时间段内均勻输出。例如，其对应的 整个显示时间段为256个串移周期，则在第1个串移周期输出该待显示数据的第1部分，第 3个串移周期输出该待显示数据的第2部分，第5个串移周期输出该待显示数据的第3部 分，……第255个串移周期输出该待显示数据的第128部分；或者，在第2个串移周期输出 该待显示数据的第1部分，第4个串移周期输出该待显示数据的第2部分，第6个串移周期 输出该待显示数据的第3部分，……第256个串移周期输出该待显示数据的第128部分。这样，每一高于一次串行传送次数的对应显示灰阶都有多于一次的显示有效输出 次数；而这多于一次的显示有效输出次数，有效提升了显示输出的频率。优选的，所述的方法中，采用脉宽调控方式，以串移链长为单位，均勻分配有效输 出使能时间进行显示。例如，将原有连续PWM算法，以串行传送链长为单位均勻化方式分配 显示有效输出时间。例如，1个串移链长对应一个有效OE时间，将各个串移链长均勻分配在 各个有效OE时间内进行显示，从而获得更高的显示刷新频率和更好的显示效果。应用于上述各个技术方案，所述的方法中，包括以下步骤取待显示串行数据链 上的K个待显示数据，各待显示数据位数为N ；将所述K个待显示数据，按对应位数自高至 低排列为N个K位数的待串移数据链；例如4个16位待显示数据分别为1010 0011 1010 1010,1010 1010 0011 1011,0010 1001 10101000,1000 0011 1010 0101;将这 4 个数据 的对应位数自高至低排列为16个4位的待串行传送数据链1010、0011、1010、1010、1010、 1010、0011、1011、0010、1001、1010、1000、1000、0011、1010、0101。对于某一具有 Z 个串移周 期的显示灰阶，按照每一待传送次数，以串移时间为单位，将其分割为Z个独立的待传送动 作；按预设置顺序进行排序，使得同一灰阶内的待传送动作被其它灰阶内的待传送动作所 间隔。应用于上述各例，一个例子是，所述的方法中，包括以下步骤Al、根据总串移位数和最短开关响应时间，确定每一串移周期的时间；例如，总 串移位数为16位，最短开关响应时间为20ns，则每一串移周期的时间为16X20ns = 320ns ；又如，总串移位数为256位，最短开关响应时间为50ns，则每一串移周期的时间为256 X 50ns = 12.8μ So在系统中，例如，通常的，整个控制系统的时钟，最高开关响应频率 为20MHz，即其最短开关响应时间为50ns。又如，当最高开关响应频率为40MHz时，即其最 短开关响应时间为25ns。又如，当最高开关响应频率为50MHz时，即其最短开关响应时间 为20ns。优选的，所述步骤Al之前，还执行步骤AO 根据芯片串移位数以及芯片串移个数 确定所述总串移位数。例如，16位X16片，或8位X32片，即总串移位数为256位。又如， 16位X32片，或32位X 16片，即总串移位数为512位。A2、根据二进制的显示数据位数，确定灰阶数量以及高至低位的数据串移次数；例 如，二进制的显示数据位数为16位，则灰阶数量为65536，因此，高至低位的数据串移次数 依次为:32768、16384、8192、4096、2048、1024、512、256、128、64、32、16、8、4、2、1。对于二进制的 显示数据位数，计算机显示数据常用标准为8bits，也有16bits、 24bits、32bits等等。例如，LED灰阶数据数位为16bits，即在伽马校正后的物理显示可分 辨灰阶为16bits，也就是说，灰阶数量为65536。又如，当LED灰阶数据数位为Sbits时，灰 阶数量为256。又如，当LED灰阶数据数位为24bits时，灰阶数量为16777216。A3、根据灰阶数量和最短开关响应时间，确定显示频率，得到同等灰阶条件下的计 划串移次数总额，按二进制取整数位得到一调整值；其中，LED灯的开关频率，即物理刷新 频率，包括显示数据中较高位的高灰阶物理刷新频率，显示数据中较低位的低灰阶物理刷 新频率。完整灰阶刷新频率，是指完整灰阶对应的LED每秒点亮次数。例如，灰阶数量为65536，最短开关响应时间为50ns ；65536X50ns = 3. 2768ms ；则显示频率为1/3. 2768ms = 305Hz。同等灰阶条件下的计划串移次数总额为 3. 2768ms/12. 8 μ s (每一串移周期的时间)=260，按二进制取整数位得到一调整值为256。例如，灰阶数量为65536，最短开关响应时间为50ns ；也就是说，灰阶总额为 65535，实现灰阶的时间方式中，高至低位数串移次数依次为32768、16384、8192、4096、 2048、1024、512、256、128、64、32、16、8、4、2、1，此时无需考虑串行移动时间；实际时间利用 为50ns，则有65535 X 50ns = 3. 2768ms,即显示频率条件约为300Hz。又如，灰阶总额65536，高至低位数串移次数依次为32768、16384、8192、4096、 2048、1024、512、256、128、64、32、16、8、4、2、1、1，实际时间利用为 50ns, 65536X 50ns = 3. 2768ms,即显示频率条件约为300Hz。又如，实现灰阶的时间方式，高至低位数串移次数依次为128、64、32、16、8、4、2、 1，总额255，实际时间利用为40ns, 255 X 40ns = 10. 2 μ s，即显示频率条件约为98000Hz。因此，要提升同等灰阶分辨率条件下的显示频率，需减少每位灰阶的串移次数，即 通过OE信号将低灰阶的时间缩短至单一串移周期以内。或者，提高物理刷新频率，因为单位时间的次数就是频率，因此仅需增加有效显示 输出的次数、且再均勻分配显示时间；本发明各实施例通过均勻分配，提高了显示刷新频 率，从而达到良好显示效果。其中，最低物理刷新频率等同于显示频率，例如，最低物理刷新频率为1/ (12·8μ SX263) = 297. 05Hz。这样，使能信号最短输出长度，为1/256个完整串行周期，即 50ns ο对于物理刷新频率问题，一个例子是，将各级数据均为均勻分布于整个显示周期 内。其中，能够被整除的高灰阶数据，或者说，高灰阶数据都能被整除，因此，直接均勻分配高灰阶数据。例如，第一高位32768经256倍缩减得到128。然后，在263次串移输出中，263/128 = 2. 055，取整得到N = 2，采用每间隔N-I次输出的方式，即为所述均勻分配方 式。也就是说，在263次串移输出中，最高位为128时，每间隔1次就输出1次最高位的数 据。对于不能够整除的低灰阶数据，例如，1/2、1/4、1/8等等，使能信号分别相应缩短为原 本的1/2、1/4、1/8等等。即单位时间及其以下显示频率，等同于显示频率，即单位时间所对 应的频率。又如，单位时间以下显示时间，唯一区别在于使能信号不同程度缩短。具体地 说，实现单位时间以下灰阶实现办法为通过对使能信号的使用，实现单位时间以下亮度输 出，即，有效显示输出是在有效数据串行传送且成功加载后，OE信号有效的条件下，方可能 产生；因此具有实现单位时间以下的输出可能。所述LED系统的实现，例如，最小开关时间为50ns，时钟频率为20MHz，串行数据传 送频率为20MHz，其中20MHz为常用值，且同当前50ns的最小打开时间匹配。串行传送数 据链长度，NX16，或NX8，即恒流驱动芯片的不同串行传送位数种类，例如16X16 = 256。 串行传送位数即串移位数，其中，恒流芯片信号结构为串行数据输入、数据时钟、加载信号、 使能信号、串行数据输出。例如，显示输出有效条件为整个串行数据传送完成，数据加载成 功，使能信号有效时间内。因此，例如，在16位X 16片，或8位X32片，即256位条件下，有256X50ns = 12. 8 μ S，也就是说，一个串移周期为12. 8 μ S，即300Hz显示频率条件下，1秒/300/12. 8μ S =260. 42 ；因此，可实现260个完整串行周期，从而形成一个完整的显示周期。或者，在16位X8片，或8位Χ16片，S卩128位条件下，有128X50ns = 6. 4μ s, 300Hz显示频率条件下，可实现520个完整串行周期，或者，600Hz显示频率条件下，可实现 260个完整串行周期。其中，串行传送时间同显示输出时间实际是重叠关系，并非独立。显示输出时间与 串行传送时间相等，假设有某一个显示输出时间，则需要相同的串行传送时间，这两个时间 均处于两个加载信号之间。并且，对于OE使能信号(简称使能信号)的有效时间，存在着时间约束，使能信号 有效时间不能长于一个串行数据传送时间段，串行数据传送时间段即显示输出时间，其不 能跨越加载信号；也就是说，使能信号有效时间可能短于一个串行传送时钟。A4、根据所述调整值缩减灰阶数量，凡不足1的数值均设置为1，得到缩减后的高 至低位数据串移次数，并将各不足1的数值，其输出使能信号的有效时间对应降为其数值 乘以输出使能信号的完整时间；计算缩减后的总串移次数；例如，采取步骤A3得到的调 整值256，以256倍缩减时间方式，高至低位数串移次数依次为128、64、32、16、8、4、2、1、 1 (1/2)、1 (1/4)、1 (1/8)、1 (1/16)、1 (1/32)、1 (1/64)、1 (1/128)、1 (1/256)，求和得到 263 ； 因此，缩减后的总串移次数为263。其中，后八位为低灰阶数据，其实际OE信号的有效时间 依次为原 OE 信号完整时间的 1/2、1/4、1/8、1/16、1/32、1/64、1/128、1/256，合计为 255/256 显示输出周期。A5、采用缩减后的总串移次数分别除以缩减后的各高至低位数据串移次数，取整 并减1，依序排列，得到各高至低位数据在缩减后的总串移次数中的串移显示方式；例如， 将各级数据均为均勻分布于整个显示周期内。或者，输出使能信号的有效时间短于一个显 示输出时间。或者，采用OE信号进行控制，将低灰阶的时间缩短至单一周期以内。
例如，在每显示刷新周期内的260个完整串行周期条件下，最高位周期数值缩短 至128，低8位周期数值缩短至单周期以内。一个例子是，如上所述，256倍缩减时间方式， 高至低位数串移次数依次为128、64、32、16、8、4、2、1、1(1/2)、1(1/4)、1(1/8)、1(1/16)、 1 (1/32)、1 (1/64)、1 (1/128)、1 (1/256)，总额为263。其中，后八位为低灰阶数据，其实际OE 信号的有效时间依次为原OE信号时间的1/2、1/4、1/8、1/16、1/32、1/64、1/128、1/256，合 计为255/256显示输出周期。
这样，当需要提升物理刷新频率时，即增强拍摄效果，必须增加单位时间数量，即 增加单位时间内的开关数量，并使之均勻分布于整个显示周期，以确保增加的开关数量不 致于因距离过近而合并。例如，最高位为16位的串移次数均分办法，在每完成一次最高位 16位的串移后，才能够做一次其它位的串移动作，例如，32能被16整除，如上所述，隔一次
输出一次。应用于上述各例，所述的方法中，设置最高有效数据位的串移次数为Q，其后数据 位的串移次数依次减半，至1之后，凡不足1的均设置为1，以至完成所述数据位数为止，并 将各不足1的部分，其输出使能信号的有效时间对应降为其数值乘以输出使能信号的完整 时间，以使所述显示周期内输出使能的有效时间总和相同。例如，显示次数增加R倍至最高 128倍，同时OE有效时间为其R分之一，即总时间为RX 1/R = 1，故OE最小时间不变，仍为 50ns。例如，显示次数最低为1次时，显示次数可以增加至128次；当然，本发明以下各实施 例对此均无限制，显示次数可增加至256倍、512倍、888倍、1500倍乃至更高。应用于上述各例，所述的方法中，所述芯片串移位数、所述芯片串移个数和所述二 进制的显示数据位数均为16，所述总串移位数为256，所述最短开关响应时间为50ns，所述 每一串移周期的时间为12. 8 μ s，所述灰阶数量为65536，以及高至低位的数据串移次数依 次为:32768、16384、8192、4096、2048、1024、512、256、128、64、32、16、8、4、2、1 ；所述显示频 率条件为300Hz，所述计划串移次数总额为260，所述调整值为256，缩减后的高至低位数据 串移次数依次为128、64、32、16、8、4、2、1、1、1、1、1、1、1、1、1，缩减后的总串移次数为263 ； 其中，后八位为低灰阶数据，其输出使能信号的有效时间时间依次为输出使能信号完整时 间的1/2、1/4、1/8、1/16、1/32、1/64、1/128、1/256 ；高至低位数据在缩减后的总串移次数 中的串移显示方式依次为间隔1次显示1次、间隔3次显示1次、间隔7次显示1次、间隔15 次显示1次、间隔31次显示1次、间隔64次显示1次、间隔130次显示1次、仅显示1次、仅 在1/20E时间显示1次、仅在1/40E时间显示1次、仅在1/80E时间显示1次、仅在1/160E 时间显示1次、仅在1/320E时间显示1次、仅在1/640E时间显示1次、仅在1/1280E时间 显示1次、仅在1/2560E时间显示1次。一个完整的例子是，一种提高显示频率的方法，其包括以下步骤:Al、根据芯片串 移位数16位以及芯片串移个数16个确定总串移位数256位；A2、根据总串移位数256位 和最短开关响应时间50ns，确定每一串移周期的时间256位X50ns = 12. 8us ；A3、根据 二进制的显示数据位数16位确定灰阶数量65536，以及高至低位的数据串移次数依次为 32768、16384、8192、4096、2048、1024、512、256、128、64、32、16、8、4、2、1 ；A4、根据灰阶数量 65536和最短开关响应时间50ns，确定显示频率条件1/(65536X50ns) = 305Hz，得到同等 灰阶条件下的计划串移次数总额1秒/305/12. 8μ s = 256. 14，按二进制取整数位得到一 调整值256 ；Α5、根据所述调整值同比例缩减灰阶数量，32768/256 = 128，16384/256 = 64，8192/256 = 32……凡不足1的数值均设置为1，得到缩减后的高至低位数据串移次数128、 64、32、16、8、4、2、1、1(实际结果为1/2)、1(实际结果为1/4)、1(实际结果为1/8)、1(实 际结果为1/16)、1(实际结果为1/32)、1(实际结果为1/64)、1(实际结果为1/128)、1(实 际结果为1/256)，并将各不足1的数值1/2、1/4、1/8……1/256，其输出使能的有效时间对 应降为其数值乘以输出使能完整时间的V2U/4U/8……1/256;计算256倍缩减条件下， 缩减后的总串移次数为263次；采用缩减后的总串移次数263分别除以缩减后的各位数 据串移次数 128、64、32、16、8、4、2、1、1(1/2)、1(1/4)、1(1/8)、1(1/16)、1(1/32)、1(1/64)、 1 (1/128)、1 (1/256)，取整并减1，依序排列，得到各位数据在缩减后的总串移次数中的串移 显示方式依次为间隔1次显示1次、间隔3次显示1次、间隔7次显示1次、间隔15次显示 1次、间隔31次显示1次、间隔64次显示1次、间隔130次显示1次、仅显示1次、仅在1/2 完整OE时间显示1次、仅在1/4完整0 E时间显示1次、仅在1/8完整OE时间显示1次、 仅在1/16完整OE时间显示1次、仅在1/32完整OE时间显示1次、仅在1/64完整OE时间 显示1次、仅在1/128完整OE时间显示1次、仅在1/256完整OE时间显示1次。
或者说，对于上一例，初始化系统数据，取待显示数据，将其待显示数据缩减后的 各位数据串移次数 128、64、32、16、8、4、2、1、1(1/2)、1(1/4)、1(1/8)、1(1/16)、1(1/32)、 1 (1/64)、1 (1/128)、1 (1/256)，也就是说，假设在一个显示周期中，总显示次数为263，对于 由高至低的第1位，在完整的OE时间显示1次之后，每间隔1次，就再次在完整的OE时间 显示1次，直到显示128次为止，对于由高至低的第2位，在完整的OE时间显示1次之后， 每间隔3次，就再次在完整的OE时间显示1次，直到显示64次为止，……对于1/2，1/4、 1/8、……1/256，顺次在间隔中依序显示1次，对应的显示时间为1/2完整OE时间、1/4完 整OE时间、1/8完整OE时间……1/256完整OE时间。应用于上述各例，所述的方法中，获取待显示数据，在缩减后将最高位不为一的待 显示数据左移C位作为修改后显示数据进行显示，使修改后显示数据的最高位为一，并设 置其输出OE的有效时间为原显示数据对应输出OE完整时间的2的C次幂分之一。或者， 获取待显示数据，直接将最高位不为一的待显示数据左移C位作为修改后显示数据进行显 示，使修改后显示数据的最高位为一，并设置其输出OE的有效时间为原显示数据对应输出 OE完整时间的2的C次幂分之一。例如，获取待显示数据，判断其最高非零位M，将待显示 数据左移C位，所述C位为所述显示数据位数与所述最高非零位M的差值，并设置输出使能 信号的有效时间为输出使能信号完整时间的2的C次方分之一。例如，在缩减后执行上述 操作，即判断其最高非零位M,将待显示数据左移C位作为修改后显示数据进行显示。将所述待显示数据的位数N设为N-C，作为修改后显示数据的位数。或者，保持所 述待显示数据的位数N，作为修改后显示数据的位数；其中，所述保持所述待显示数据的位 数N，包括在所述待显示数据左移C位后，在所述待显示数据右侧空出的C位，随机填充、全 部填充为1或者全部填充为0。例如，在数据缩减之前或者数据缩减之后，包括如下步骤 Bi、获取待显示数据，判断其最高非零位M ;B2、采用待显示数据的位数N，减去所述最高非 零位M,得到差值C ；B3、将待显示数据左移C位，作为修改后显示数据进行显示，并设置其 输出使能信号的有效时间为输出使能信号完整时间的2的C次方分之一。优选的，步骤B3 之前，还执行步骤B30 根据所述待显示数据的位数N设置或选择有效位数L ；并且，步骤B3 中，将待显示数据左移C位，从最高位截取L位数据，作为修改后显示数据进行显示。
—个例子是，如图1所示，初始化系统数据，对应显示16位数据，总计263周期，高 8 位:128，64，32，16，8，4，2，1 ；低 8 位:1，1，1，1，1，1，1，1 ；取待显示数据 X(包括有 16 位的 二进制数据)，判断最高非零位M，C= 16-M，取显示周期内总串行传送次数263，将X左移 C位，得到待显示数据Y，将Y送往16位显示，使OE输出为完整时间段的1/C或2的C次方 分之一，依次显示。又一个例子是，所述的方法中，在数据缩减之前或者数据缩减之后，还包括以下步 骤，预设置步骤根据所述待显示数据的位数N设置有效位数L ；以及截取送显步骤对于 显示数据，将其数据链长度缩短为L，作为修改后的显示数据进行显示，并设置其输出使能 信号时间为原待显示数据对应输出使能信号完整时间的2的C次幂分之一。应用于上述各例，所述的方法中，将低灰阶数据输出使能信号的有效时间缩短为 小于一个显示输出时间，将各级数据均为均勻分布于整个显示周期内。应用于上述各例，所 述的方法中，对于高至低位数据，仅从最高非零位M开始，保留P位数据。应用于上述各例， 所述的方法中，仅选取缩减灰阶数量大于等于1的数值，得到所述P位数据。关于上述各例的显示亮度损失率，对于非单位显示时间以下显示，理论上没有损 失；单位显示时间以下显示，以使能信号的有效时间比率为有效率，反之为损失率。例如，最 高开关响应频率为20MHz，LED灰阶数据数位为16bits，以256倍缩减时间方式，高至低位 数串移次数依次为128、64、32、16、8、4、2、1、1、1、1、1、1、1、1、1，其中、高八位 128、64、32、 16、8、4、2、1无损失，低八位1、1、1、1、1、1、1、1存在一定亮度损失，则总额为128+64+32+16 +8+4+2+1+1+1+1+1+1+1+1+1 = 263，即需要 263 个完整串移周期时间为 12. 8 μ sX263 = 3. 37ms，对应的低位显示频率为294. 74Hz则显示频率为294. 74Hz ；最高位可能的最短显示 时间间隔为12. 8 μ SX 263/128 = 26. 3 μ s，对应的显示频率为38022. 8Hz，最小OE时间为 12. 8μ s/256 = 50ns。下面计算其损失率，低八位损失依次为1/2、3/4、7/8、15/16、31/32、 63/64、127/128、255/256，其和约为7。因此，最高亮度损失率为7/263 = 2. 66%。又一个例子，对于静态倍频显示方式，256倍缩减再低位16倍增频时间方式，高 至低位数串移次数依次为128、64、32、16、16、16、16、16、16、16、16、16、16、16、16、16，总和 为432，此时频率增加到1X16/(12. 8μ sX432) = 2893. 5Hz。下面计算其损失率，高四 位 128、64、32、16 不变，其余低十二位损失依次为8、12、14、15、15+1/2、15+3/4、15+7/8、 15+15/16、15+31/32、15+63/64、15+127/128、15+255/256，总和约为 170。因此，最高亮度损 失率为 170/432 = 39. 35%。下面对算法进一步说明。观众肉眼的有效灰阶分辨率不超过10位，例如8位，因 此，理论上，肉眼无法分辨2%以下的亮度差异，当高位存在有效数位时，显示频率较高，视 频记录设备或人眼难以捕捉其低位亮度的低频效果，根据上述计算所得频率可知，频率可 上升至超过37000Hz。具体地说，一种动态自适应算法，或称为动态数据链长度显示算法。即仅仅保留从 最高有效位开始的数位数据，用于显示，在缩短整个显示周期时间的基础上，提升显示刷新 频率。例如，数据最高有效位永远为128，其它低位依次往下自动顺次延长显示分辨精度。 其中，数据最高有效位为自最高位依次往下，首位非零的数位。或者，数据最高有效位永远 为256，其它低位依次往下自动顺次延长显示分辨精度。以此类推。上述各例中，动态自适 应算法增加了显示串移次数，必然增加响应的显示时间，需要在每一显示时间段内，相应地予以减除，从而确保显示周期内的有效积分时间相同。例如，具体实现方法为增加N倍至 128倍的显示串移次数，就在有效显示时间中以OE的方式扣除，即OE时间为原先的N分之
ο又如，应用于上述各例，对于高至低位数据，仅从最高非零位M开始，保留P位数 据。例如，仅选取缩减灰阶数量大于等于1的数值，得到所述P位数据。具体地说，一种有效灰阶分辨率算法数据最高有效位往下自动顺次延长显示分 辨精度至8位或10位止。或，也可称为固定数据链长度显示算法即仅仅保留高M位，或者 仅仅保留从最高有效位开始的高M位，用于显示，从而在缩短整个显示周期时间的基础上， 提升显示刷新频率。例如，采用256倍缩减时间方式，最高有效位为假设16，采用动态自适应算法， 高至低16位数串移次数依次为128、64、32、16、8、4、2、1、1、1、1、1、1、1、1、1，总串移次数 为263。则高有效位显示时间为，12. 8μ SX263/128 = 26. 33 μ s，高有效位显示频率为 37979. 5Hz。同上所述，低八位损失依次为1/2、3/4、7/8、15/16、31/32、63/64、127/128、 255/256，其和约为7，因此，最高亮度损失率为7/263 = 2. 66%。或者，采用有效灰阶分辨率算法，以高八位有效为例。高至低位数共8位的串移次 数依次为128、64、32、16、8、4、2、1，总串移次数缩减到255。此时，高有效位显示时间缩减 到12. 8 μ s X 255/128 = 25. 5 μ s，高有效位显示频率39215. 7Hz。计算其损失率，低位为0， 因此，最高亮度损失率为0。又一个例子，采用256倍缩减时间方式，最高有效位假设为13，采用动态自适应算 法，16-13 = 3，因此总串移次数从263缩减少3位至260，高至低位数串移次数依次为128、 64、32、16、8、4、2、1、1、1、1、1、1。高有效位显示时间缩减到，12. 8 μ sX 260/128 = 26. μ s， 高有效位显示频率为38461. 5Hz。此时，最高亮度损失率为，4/260 = 1. 54%。或者，采用有效灰阶分辨率算法，高至低位数串移次数依次为128、64、32、16、8、 4、2、1，总串移次数缩减到255。高有效位显示时间缩减到，12. 8μ SX255/128 = 25. 5μ s, 高有效位显示频率39215. 7Hz。计算其损失率，低位为0，因此，最高亮度损失率为0。又一个例子，采用256倍缩减时间方式，最高有效位假设为8，采用动态自适应算 法，总串移次数缩减少3位至260，高至低位数串移次数依次为128、64、32、16、8、4、2、1。高 有效位显示时间缩减到，12. 8μ SX255/128 = 25. 5 μ s，高有效位显示频率39215. 7Hz。此 时，最高亮度损失率为0。或者，采用有效灰阶分辨率算法，总串移次数缩减到255，高至低位数串移次数依 次为128、64、32、16、8、4、2、1。高有效位显示时间缩减到，12. 8 μ sX 255/128 = 25. 5μ s, 高有效位显示频率39215. 7Hz。计算其损失率，低位为0，因此，最高亮度损失率为0。与上述各例相结合，还可以结合上述固定链长方法，进一步提升刷新频率，获得更 优显示效果，具体说明如下。本发明的一个实施例是，一种固定链长提高显示频率的方法， 是一种固定显示数据精度的显示方式，其包括以下预设置步骤与截取送显步骤。其中，预设置步骤包括A1、设置有效位数L ；例如，有效位数L为4、5、6……255范
围内的一个自然数。又如，有效位数L为4、5、6......128、129......255、256......510、511......
65535范围内的一个自然数。优选的，根据所述显示数据的位数设置所述有效位数L ；例如， 所述显示数据的位数为16，则L可以设置为12、10、8或7等等，又如，所述显示数据的位数为256，则L可以设置为200、180、150或100等等。在此基础上，一个优选的例子是，所述步 骤Al之前，还执行步骤AO 获取所述显示数据的位数N ；并且，所述步骤Al中，根据N值设 置所述有效位数L ；此时，通常所述有效位数L小于N。或者，根据一定的最高亮度损失率，设 置所述有效位数L ；例如，假设最高亮度损失率不得高于10%，则据此设置所述有效位数L。 上述各例中，还可以建立一张N值与L值的关系表，根据N值选择所述有效位数L。或者，还 可以建立一张最高亮度损失率与L值的关系表，根据最高亮度损失率选择所述有效位数L。截取送显步骤包括B1、对于显示数据，将其数据链长度缩短为L，作为修改后的 显示数据进行显示。需要指出的是，限于篇幅，下面的示例通常选用24位以下的数据进行 说明，但是，本发明及其各个实施例对显示数据的位数不做额外限制，只需能够缩短其数据 链长度即可。—个例子是，所述步骤Bl中，对于显示数据，从高位截取L位数据输出，作为修改 后的显示数据进行显示。例如，对于显示数据，从最高位截取L位数据输出，作为修改后的 显示数据进行显示。假设某一显示数据为16位，如下表所示
位数16151413121110987654321数据1001001101110001 L为13时，则原显示数据的最低3位被弃置，修改后的显示数据为13位，如下表所
不
位数13121110987654321数据1001001101110L为其它数值时，以此类推，不做赘述。又如，对于显示数据，从次高位截取L位数 据输出，作为修改后的显示数据进行显示。假设某一显示数据为12位，如下表所示
位数121110987654321数据101101100101L为10时，则原显示数据的最低3位被弃置，修改后的显示数据为13位，如下表所 示
位数10987654321数据0110110010 L为其它数值时，以此类推，不做赘述。又一个例子是，所述步骤Bl中，根据所述有 效位数L，对于N位长度的所述显示数据，从第一个高位为1开始，顺次截取L位数据输出。
13例如，某一显示数据为16位，即N = 16，如下表所示
权利要求
一种均匀分配提高显示频率的方法，其特征在于，包括以下步骤对于待显示数据，将完整的、大于一个串移周期的有效输出使能时间，分成若干单位串移周期，均匀分配有效输出使能时间进行显示。
2.根据权利要求1所述的方法，其特征在于，采用脉宽调控方式，以串移链长为单位， 均勻分配有效输出使能时间进行显示。
3.根据权利要求1所述的方法，其特征在于，包括以下步骤取待显示串行数据链上的 K个待显示数据，各待显示数据位数为N ；将所述K个待显示数据，按对应位数自高至低排列 为N个K位数的待串移数据链；对于某一具有Z个串移周期的显示灰阶，按照每一待传送次 数，以串移时间为单位，将其分割为Z个独立的待传送动作；按预设置顺序进行排序，使得 同一灰阶内的待传送动作被其它灰阶内的待传送动作所间隔。
4.根据权利要求1所述的方法，其特征在于，包括以下步骤A1、根据总串移位数和最短开关响应时间，确定每一串移周期的时间；A2、根据二进制的显示数据位数，确定灰阶数量以及高至低位的数据串移次数；A3、根据灰阶数量和最短开关响应时间，确定显示频率，得到同等灰阶条件下的计划串 移次数总额，按二进制取整数位得到一调整值；A4、根据所述调整值缩减灰阶数量，凡不足1的数值均设置为1，得到缩减后的高至低 位数据串移次数，并将各不足1的数值，其输出使能信号的有效时间对应降为其数值乘以 输出使能信号的完整时间；计算缩减后的总串移次数；A5、采用缩减后的总串移次数分别除以缩减后的各高至低位数据串移次数，取整并减 1，依序排列，得到各高至低位数据在缩减后的总串移次数中的串移显示方式；例如，所述步骤A1之前，还执行步骤AO 根据芯片串移位数以及芯片串移个数确定所 述总串移位数。
5.根据权利要求1至4任一所述的方法，其特征在于，设置最高有效数据位的串移次数 为Q，其后数据位的串移次数依次减半，至1之后，凡不足1的均设置为1，以至完成所述数 据位数为止，并将各不足1的部分，其输出使能信号的有效时间对应降为其数值乘以输出 使能信号的完整时间，以使所述显示周期内输出使能的有效时间总和相同。
6.根据权利要求1至4任一所述的方法，其特征在于，获取待显示数据，将最高位不 为一的待显示数据左移C位作为修改后显示数据进行显示，使修改后显示数据的最高位为 一，并设置其输出使能信号时间为原显示数据对应输出使能信号完整时间的2的C次幂分 之一；例如，获取待显示数据，判断其最高非零位M,将待显示数据左移C位，所述C位为所 述显示数据位数与所述最高非零位M的差值，并设置输出使能信号的有效时间为输出使能 信号完整时间的2的C次方分之一。
7.根据权利要求6所述的方法，其特征在于，将所述待显示数据的位数N设为N-C，作 为修改后显示数据的位数；或者，保持所述待显示数据的位数N，作为修改后显示数据的位 数；其中，所述保持所述待显示数据的位数N，包括在所述待显示数据左移C位后，在所述 待显示数据右侧空出的C位，随机填充、全部填充为1或者全部填充为0 ；例如，包括如下步 骤B1、获取待显示数据，判断其最高非零位M ;B2、采用待显示数据的位数N，减去所述最高 非零位M，得到差值C ;B3、将待显示数据左移C位，作为修改后显示数据进行显示，并设置其 输出使能信号的有效时间为输出使能信号完整时间的2的C次方分之一。
8.根据权利要求7所述的方法，其特征在于，步骤B3之前，还执行步骤B30根据所述 待显示数据的位数N设置或选择有效位数L ；并且，步骤B3中，将待显示数据左移C位，从最高位截取L位数据，作为修改后显示数据进行显示。
9.根据权利要求1至4任一所述的方法，其特征在于，还包括以下步骤，预设置步骤 根据所述待显示数据的位数N设置有效位数L ；以及截取送显步骤对于显示数据，将其数 据链长度缩短为L，作为修改后的显示数据进行显示，并设置其输出使能信号时间为原待显 示数据对应输出使能信号完整时间的2的C次幂分之一。
10.根据权利要求1至4任一所述的方法，其特征在于，将低灰阶数据输出使能信号的 有效时间缩短为小于一个显示输出时间，将各级数据均为均勻分布于整个显示周期内；或 者，对于高至低位数据，仅从最高非零位M开始，保留P位数据，例如，仅选取缩减灰阶数量 大于等于1的数值，得到所述P位数据。全文摘要
本发明公开了一种均匀分配提高显示频率的方法，其特征在于，包括以下步骤对于待显示数据，将完整的、大于一个串移周期的有效输出使能时间，分成若干单位串移周期，均匀分配有效输出使能时间进行显示。通过利用OE(Output Enable，输出使能)信号，实现在总体显示时间不变的条件下，最大限度均匀分配显示时间，以提升均匀分配的有效输出次数，达到了均匀化保持显示效果、稳定提升刷新频率的效果，从而有效地提升了显示质量，避免了亮度的过大损失。
文档编号G09G3/32GK101937643SQ201010289160
公开日2011年1月5日 申请日期2010年9月21日 优先权日2010年9月21日
发明者商松 申请人:深圳市中庆微科技开发有限公司