具有时脉相位/数据相位自动调整机制的显示器及其驱动方法

专利名称：具有时脉相位/数据相位自动调整机制的显示器及其驱动方法
技术领域：
本发明是有关于一种显示器，且特别是有关于一种利用源极驱动器中的时脉相位 /数据相位自动调整机制来增大其操作频率的显示器及其驱动方法。
背景技术：
一平面显示器的典型驱动系统包括一时序控制器、源极驱动器和栅极驱动器。时序控制器产生数据信号、时脉信号和同步信号，这些信号以汇流排方式传送至源极驱动器。 源极驱动器依据时脉信号的上升边缘和下降边缘，从时序控制器接收数据。在时序控制器和源极驱动器的间，通常用于信号传递的传输介面是具有两种信号电位的介面，诸如低摆幅差分信号介面(Reduced SwingDifferential Signaling ；RSDS)和微型低压差分信号介面(mini Low VoltageDifferential Signaling ；mini-LVDS)。由于平面显示器走向更大的面板尺寸、更高的解析度和更高的帧速率，驱动系统中的数据传输速率基本上得以提升。而且，在平面显示器中，数据信号和时脉信号的传送采用汇流排传输介面。对于较大面板尺寸的平面显示器而言，耦接至时序控制器和不同的源极驱动器的信号线具有显著的长度差异。因此，对应于不同源极驱动器的信号线可能会工作在不同的负载下，以产生传输信号的上升和下降速率。此外，由于源极驱动器透过一汇流排来共同地接收数据信号，藉由不同的源极驱动器所接收的数据信号可能具有不同的相位延迟，这是由传输线长度不同而引起的。因此，数据偏斜(Data Skew)和时脉偏斜(Clock Skew)可能存在于传输信号中，从而导致源极驱动器中错误的数据接收，并进而劣化平面显示器的性能。因此，一迄今为止仍未解决的需求存在于习知技术中，以克服上述提及的缺陷和不足。

发明内容
本发明在一个方面是有关于一种用来显示数据的显示器。在一实施例中，显示器包括一时序控制器(Timing controller, TCON)、多个源极驱动器和一显示面板，时序控制器被设置用来提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码，该时脉训练码对应于数据信号；多个源极驱动器与该时序控制器耦接，每一源极驱动器(Source Driver, SD)被设置用来从该时序控制器接收一个或多个对应的数据信号、该至少一时脉信号CLK和该时脉训练码，根据该至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j = 1,2,3,…，N，N为正整数，根据该时脉训练码从多个时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号，以及根据该最佳时脉信号锁存一个或多个对应的数据信号；显示面板与多个源极驱动器耦接，且被设置用来显示多个锁存数据，这些锁存数据接收自多个源极驱动器。在一实施例中，每一源极驱动器包括一多相时脉产生器和一时脉选择器，其中多相时脉产生器用以生成多个时脉信号(CLKj)，时脉选择器用以根据该时脉训练码从多个时脉信号(CLKj)中获得最佳时脉信号。多相时脉产生器包括延迟缓冲器、延迟锁相回路 (Delay Locked Loop, DLL)或锁相回路(PhaseLocked Loop, PLL)。多个时脉信号(CLKj) 中的每一时脉信号具有一频率和一相位，它们的频率与该至少一时脉信号CLK的频率相等，它们的相位彼此不同且与该至少一时脉信号CLK的相位不同，在一空白信号期间，时脉训练码从时序控制器传送至多个源极驱动器。在一实施例中，时序控制器更被设置用来提供一同步信号SYNC至多个源极驱动器，其中该同步信号SYNC具有一高电位期间，该高电位期间定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。在另一实施例中，时序控制器更被设置用来提供一接收建立信号DIO和/或一输出建立信号STB，用以定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。在一实施例中，时脉信号以汇流排方式从时序控制器传送至多个源极驱动器，且其中多个数据信号以汇流排方式、点对点方式和串联方式中的一者从时序控制器传送至多个源极驱动器。在一实施例中，显示器可以具有一加扰器(Scrambler)和多个解扰器 (Descrambler)，其中，加扰器与该时序控制器耦接，用以在将多个数据信号提供给多个源极驱动器的前对这些数据信号进行加扰；每一解扰器与一对应的源极驱动器耦接，用以解扰从该加扰器接收的加扰数据信号。本发明在另一方面是有关于一种用来驱动显示器进行数据显示的方法。在一实施例中，该方法包括步骤(a)提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码，该时脉训练码对应于数据信号；(b)根据该至少一时脉信号CLK来生成多个时脉信号 (CLKj)，其中j = 1,2,3,…，N，N为正整数；(c)根据该时脉训练码从多个时脉信号(CLKj) 中选择一时脉信号作为最佳时脉信号；以及(d)根据该最佳时脉信号锁存多个数据信号。 多个时脉信号(CLKj)中的每一时脉信号具有一频率和一相位，该频率与该至少一时脉信号CLK的频率相等，该相位彼此不同且与该至少一时脉信号CLK的相位不同。在一实施例中，步骤(a)由一时序控制器来执行，且步骤(b)-(d)由多个源极驱动器来执行。在一实施例中，生成步骤由一多相时脉产生器来执行，其中多相时脉产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。选择步骤由一时脉选择器来执行。在一实施例中，选择步骤包括将多个时脉信号(CLKj)中的每一时脉信号与时脉训练码进行比较；判断多个时脉信号(CLKj)中的每一时脉信号的上升或下降边缘是否落入时脉训练码内；以及选择一时脉信号作为最佳时脉信号，所选择的时脉信号的上升边缘或下降边缘落入时脉训练码的最中间。在一实施例中，时脉信号以汇流排方式从时序控制器传送至多个源极驱动器，且其中多个数据信号以汇流排方式、点对点方式和串联方式中的一者从时序控制器传送至多个源极驱动器。在一空白信号期间，时脉训练码从时序控制器传送至多个源极驱动器。在一实施例中，该方法可以具有提供一同步信号SYNC的步骤，该同步信号SYNC具有一高电位期间，该高电位期间定义一时脉训练期间，时脉训练码存在于该时脉训练期间。在另一实施例中，该方法可以具有提供一接收建立信号DIO和/或一输出建立信号STB的步骤，用以定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。此外，本方法也包括显示锁存的数据信号的步骤。而且，本方法可以包括加扰步骤和解扰步骤，其中加扰步骤用以在执行提供步骤的前对多个数据信号进行加扰，解扰步骤用以在执行锁存步骤的前对加扰的数据信号进行解扰。本发明在又一个方面是有关于一种用来显示数据的显示器。在一实施例中，该显示器具有提供装置、生成装置、选择装置、锁存装置和显示装置，其中提供装置用以提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码，该时脉训练码对应于多个数据信号；生成装置用以依据该至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j = 1,2,3,…，N，N是正整数；选择装置用以依据该时脉训练码从多个时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号；锁存装置用以依据该最佳时脉信号来锁存多个数据信号； 以及显示装置用以显示锁存的数据信号。在一实施例中，该提供装置包括一时序控制器。该生成装置包括一多相时脉产生器，并且其中该选择装置包括一时脉选择器。该多相时脉产生器和该时脉选择器构成一源极驱动器。本发明在一个方面是有关于一种用来显示数据的显示器。在一实施例中，显示器包括一时序控制器(Timing controller, TCON)、多个源极驱动器和一显示面板，时序控制器被设置用来提供待显示的多个数据信号、至少一时脉信号CLK和一数据训练码，该数据训练码对应于该至少一时脉信号CLK ；多个源极驱动器与该时序控制器耦接，每一源极驱动器(Source Driver, SD)被设置用来从该时序控制器接收一个或多个对应的数据信号、该至少一时脉信号CLK和该数据训练码，根据该一个或多个对应的数据信号来生成多个数据相位信号(Dj)，其中j = 1，2，3，…，N，N为正整数，根据该数据训练码从多个数据相位信号 (Dj)中选择一数据相位信号作为最佳数据相位信号，以及根据该最佳数据相位信号锁存一个或多个对应的数据信号；显示面板与多个源极驱动器耦接，且被设置用来显示多个锁存数据，这些锁存数据接收自多个源极驱动器。在一实施例中，每一源极驱动器包括一多相数据产生器和一数据选择器，其中多相数据产生器用以生成多个数据相位信号(Dj)，数据相位选择器用以根据该数据训练码从多个数据信号(Dj)中获得最佳数据信号。多相数据产生器包括延迟缓冲器、延迟锁相回路 (Delay Locked Loop,DLL)或锁相回路(Phase Locked Loop，PLL)。其中，在一空白信号期间，数据训练码从时序控制器传送至多个源极驱动器。在一实施例中，时序控制器更被设置用来提供一同步信号SYNC至多个源极驱动器，其中该同步信号SYNC具有一高电位期间，该高电位期间定义一数据训练期间，该数据训练码存在于该数据训练期间。在另一实施例中，时序控制器更被设置用来提供一接收建立信号DIO和/或一输出建立信号STB，用以定义一数据训练期间，该数据训练码存在于该数据训练期间。在一实施例中，时脉信号以汇流排方式从时序控制器传送至多个源极驱动器，且其中多个数据信号以汇流排方式、点对点方式和串联方式中的一者从时序控制器传送至多个源极驱动器。本发明在另一方面是有关于一种用来驱动显示器进行数据显示的方法。在一实施例中，该方法包括步骤提供待显示的多个数据信号、至少一时脉信号CLK和一数据训练码，该数据训练码对应于该至少一时脉信号CLK ；根据该一个或多个对应的数据信号来生成多个数据相位信号(Dj)，其中j = 1,2,3,…，N，N为正整数；根据该数据训练码从多个数据相位信号(Dj)中选择一数据相位信号作为最佳数据信号；以及根据该最佳数据相位信号锁存该一个或多个对应的数据信号。在一实施例中，提供步骤由一时序控制器来执行。在一实施例中，时脉信号以汇流排方式从时序控制器传送至多个源极驱动器，且其中多个数据信号以汇流排方式、点对点方式和串联方式中的一者从时序控制器传送至多个源极驱动器。在一实施例中，在一空白信号期间，数据训练码从时序控制器传送至多个源极驱动器。生成步骤由一多相数据产生器来执行，其中多相时脉产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。在一实施例中，选择步骤包括将多个数据相位信号(Dj)中的每一数据相位信号与数据训练码进行比较；判断该至少一时脉信号的上升或下降边缘是否落入该多个数据相位信号(Dj)中的一数据相位信号的两个相邻的抖动部分的间；以及选择一数据相位信号作为最佳数据信号，此时，时脉信号的上升或下降边缘落入此数据相位信号的两个相邻的抖动部分的最中间。在另一实施例中，选择步骤包括从多个数据相位信号(Dj)中选择一数据相位信号，该些数据相位信号(Dj)对应于与至少一时脉信号CLK相关的数据训练码；重新获得数据训练码；判断重新获得的数据训练码是否与一内部训练码相匹配；如果相匹配，则指定从多个数据相位信号(Dj)中选择的该数据相位信号为最佳数据信号，否则重复以上步骤。其中，选择步骤由一数据选择器来执行。在一实施例中，该方法可以具有提供一同步信号SYNC的步骤，该同步信号SYNC具有一高电位期间，该高电位期间定义一数据训练期间，数据训练码存在于该数据训练期间。 在另一实施例中，该方法可以具有提供一接收建立信号DIO和/或一输出建立信号STB的步骤，用以定义一时脉训练期间，该数据训练码存在于该时脉训练期间。在结合下列附图来描述较佳实施例时，本发明的这些和其他方面将会变得显而易见，但是在不偏离本技术揭露的新颖性理念的精神和范围的前提下，可以在此处作出各种变更和修改。


下列

本发明的一个或多个实施例，且与文字说明一起用以解释本发明的原理。在任何情形下，附图中所使用的相同参考标记是指代实施例中相同或相似的组件，其中图1绘示依据本发明一实施例的显示器的部分方框图；图2绘示依据本发明一实施例的显示器的部分方框图；图3绘示依据本发明一实施例的显示器的多相时脉产生器的方框图；图4绘示依据本发明另一实施例的显示器的多相时脉产生器的方框图；图5A绘示一流程图，用以说明依据本发明一实施例，用于时脉相位选择的流程；图5B绘示一流程图，用以说明依据本发明另一实施例，用于时脉相位选择的流程；
图5C绘示一流程图，用以说明依据图5B实施例，用于接收显示数据的流程；
图6绘示一时序图，用以说明依据本发明一实施例，用于驱动显示器的各信号的时序；
图7绘示一时序图，用以说明依据本发明一实施例，用于时脉相位选择的各信号的时序；
图8绘示如图7所示的时脉相位选择；
图9绘示出根据本发明的一实施例的显示器的部分方框 图lo绘示依据本发明一实施例的显示器的部分方框 图11绘示依据本发明一实施例的显示器的多相数据产生器的方框 图12绘示依据本发明另一实施例的显示器的多相数据产生器的方框 图13A绘示一流程图，用以说明依据本发明一实施例，用于数据相位选择的流程；
图13B绘示一流程图，用以说明依据本发明另一实施例，用于数据相位选择的流程；
图13C绘示一流程图，用以说明依据图13B实施例，用于接收显示数据的流程；
图14绘示一时序图，用以说明依据本发明一实施例，用于数据相位选择的各信号的时序；
图15绘示如图14所示的数据相位选择；
图16绘示依据本发明一实施例的显示器的方框 图17绘示依据本发明另一实施例的显示器的方框 图18绘示依据本发明又一实施例的显示器的方框 图19绘示依据本发明一实施例的显示器的部分方框 图20绘示一时序图，用以说明依据本发明一实施例，用于驱动显示器的各信号的时序；
图2l绘示依据本发明一实施例的显示器的部分方框 图22绘示一时序图，用以说明依据本发明一实施例，用于驱动显示器的各信号的时序；
图23绘示依据本发明另一实施例的显示器的部分方框 图24绘示依据本发明一实施例的(a)数据加扰和(b)数据解扰；
图25绘示依据本发明一实施例的加扰的时脉相位信号；
图26绘示依据本发明一实施例的显示器的方框 图27绘示依据本发明另一实施例的显示器的方框 图28绘示依据本发明一实施例的显示器的方框 图29绘示依据本发明另一实施例的显示器的方框 图30绘示依据本发明又一实施例的显示器的方框图。
[主要元件符号说明]
lOO显示器110时序控制器
120源极驱动器12l多相时脉产生器
122多工器123数据锁存单元
200 显不器210 时序控制器220 源极驱动器221 多相时脉产生器222 时脉相位比较器221A多相时脉产生器221B多相时脉产生器500A显不器510 时序控制器520 源极驱动器521 多相时脉产生器522 时脉选择器523 步骤524 步骤525 步骤500B显不器523 步骤524 步骤525 步骤526 步骤527 步骤910 时序控制器900 显不器921 多相数据产生器920 源极驱动器923 数据锁存单元922 多工器1010时序控制器1000显不器1021多相数据产生器1020源极驱动器1120源极驱动器1022数据相位比较器1121B:多相数据产生器
1121A:多相数据产生器1310时序控制器1300A 显示器1300B 显示器
1320源极驱动器1321多相数据产生器1322数据选择器1323步骤1324步骤1325步骤1326步骤1327步骤1328步骤1600显示器1700显不器1800显示器1900显不器2100显示器2300显不器2310时序控制器2311数据存储器2312加扰器2320源极驱动器2323数据锁存单元2324解扰器2600显不器2700显不器2800显不器2900显不器3000显不器CLKop 时脉信号CLKl 8 时脉信号DATA数据信号SYNC同步信号CLK 最佳时脉信号Dop 最佳数据信号Dl 4 数据信号STB输出建立信号RST 信号具体实施方式
本技术揭露特别使用下列示例来加以描述，这些示例仅仅是说明性的，其中的很多修改和变更对于本领域的技术人员来说是显而易见的。现在将详细地描述本技术揭露的各种实施例。本说明书所使用的术语一般具有在本领域、本技术揭露的内容中以及每一术语所使用的特定语境中它们的通用含义。用来描述本技术揭露的某些术语将在下面或本说明书的其他地方予以讨论，以便为从业人员提供对于本技术揭露说明的额外引导。在说明书中任何地方所使用的示例，包括此处所讨论的任何术语的示例，仅仅只是说明性的，且并不限定本技术揭露或任何示例性术语的范围和含义。而且，本技术揭露并不局限于本说明书所给出的各种实施例。本发明的多个实施例将结合第1-20图进行描述。依照本发明的目的，如此处所具体表现和广泛描述的，本发明在一个方面是有关于一种显示器及其驱动方法，该显示器利用源极驱动器中的时脉相位自动调整机制或数据相位自动调整机制，以增大显示器的操作频率和提高显示器的性能。参照图1，绘示出依据本发明一实施例的显示器100的部分方框图。在此示意性实施例中，显示器100包括一时序控制器(TCON) 110和多个源极驱动器120，源极驱动器120 耦接至时序控制器110。时序控制器110接收来自一个或多个上游设备的低压差分信号 (LVDS)，并回应地产生时脉信号、控制信号和待显示的数据信号。所产生的时脉信号、控制信号和数据信号经一个或多个传送介面，被传送至源极驱动器120。源极驱动器120依据时脉信号和控制信号，将所接收的数据信号转换成类比电压驱动信号。所转换的类比电压驱动信号用来驱动显示面板(未绘出)，以显示数据信号。具体地，在该实施例中，时序控制器110被设置用来提供待显示的多个数据信号 DATA、至少一时脉信号CLK、一时脉训练码和一同步信号SYNC，其中时脉训练码对应于多个数据信号DATA。同步信号SYNC适用于控制电压驱动信号的输出时刻，亦即，同步信号SYNC 用于向每一源极驱动器120通知时序控制器110传送数据信号的时刻。在该实施例中，同步信号SYNC也适用于初始化时脉相位选择的流程，此流程的高电位期间用来定义一时脉训练期间，且时脉训练码存在于此时脉训练期间。在空白信号期间，时脉训练码从时序控制器110传送至多个源极驱动器120。每一源极驱动器(SDl SD!3) 120具有一多相时脉产生器121、一多工器(时脉选择器)122和一数据锁存单元123。多相时脉产生器121包括延迟缓冲器、延迟锁相回路 (DLL)或锁相回路(PLL)。源极驱动器120被设置用以接收来自时序控制器110的一个或多个对应的数据信号DATA、至少一时脉信号CLK以及时脉训练码。作为响应，源极驱动器120的多相时脉产生器121根据至少一时脉信号CLK来产生多个时脉信号(CLKj)，其中j = 1，2，3，…，N。 在该实施例中，N = 4。本领域的技术人员应当理解，也可以采用其他数值的N来实施本发明。多个时脉信号(CLKj)中的每一时脉信号具有一频率和一相位，其频率与至少一时脉信号CLK的频率相等，其相位彼此不同且与时脉信号CLK的相位不同。源极驱动器120的多工器122依据时脉训练码，从多个时脉信号(CLKj)中选取一时脉信号作为最佳时脉信号。 所选择的最佳时脉信号用来锁存数据锁存单元123中的一个或多个对应的数据信号。锁存的数据信号适用于驱动显示面板，以显示数据信号。
在该实施例中，于汇流排型方式下，同步信号SYNC、至少一时脉信号CLK和数据信号DATA从时序控制器110传送至源极驱动器120。如下文所示，它们可以采用其他方式从时序控制器110传送至源极驱动器120，诸如串联方式和点对点方式。图2绘示依据本发明一实施例的显示器200的部分方框图。显示器200包括一时序控制器210和一源极驱动器220，它们与图1所示的显示器100中的时序控制器和源极驱动器基本上都是相同的。源极驱动器220具有一多相时脉产生器221和一时脉相位比较器 (时脉相位选择器)222，多相时脉产生器221用以产生多相时脉信号CLK1、CLK2、CLK3···，时脉相位比较器222用以接收来自多相时脉产生器221的多相时脉信号CLK1、CLK2、CLK3···， 并将多相时脉信号中的每一个与时脉训练码(或时脉验证码)进行比较，以及选择一时脉信号作为最佳时脉信号CLK0P，其中时脉训练码接收自时序控制器210，所选择的时脉信号的上升边缘或下降边缘落在时脉验证码的最中间。最佳时脉信号CLKOP将用来锁存数据信号DATA，此数据信号DATA (在下文中另标示为LVO LV3)接收自时序控制器210。图3和图4是源极驱动器220的两个实施例。在图3所示的一实施例中，源极驱动器220的多相时脉产生器221A包括延迟缓冲器。在图4所示的另一实施例中，源极驱动器220的多相时脉产生器221B包括DLL或PLL。参照第5A-5C及6-8图，特别是图5A，绘示出依据本发明一实施例的显示器500A 的方框图以及用于时脉相位选择的流程图。首先，时序控制器510产生数据信号DATA、一时脉信号CLK、一时脉训练码和一同步信号SYNC，其中时脉训练码对应于数据信号DATA，并且时序控制器510藉由一个或多个传送介面将它们传送至源极驱动器520。当通过多相时脉产生器521接收至少一时脉信号CLK时，它产生多相时脉信号CLKl、CLK2、CLK3…作为回应。多相时脉信号CLKl、CLK2、 CLK3…具有与至少一时脉信号CLK相等的频率，但是它们的相位不同，如图7和图8所示。 所产生的多相时脉信号CLKl、CLK2、CLK3…与数据信号DATA、时脉训练码和同步信号SYNC 一起，被传送至源极驱动器520的时脉选择器522。同步信号SYNC具有一高电位期间，它用来定义一时脉训练期间，如图6所示。在时脉训练期间，于步骤523处，时脉选择器522将所产生的多相时脉信号CLK1、CLK2、CLK3…中的每一时脉信号与时脉训练码进行比较。如果发现所产生的多相时脉信号中的一个或多个时脉信号的上升边缘或下降边缘落入时脉训练码，则选择其中的一时脉信号作为最佳时脉信号CLK0P，此选中的时脉信号的上升边缘或下降边缘落入时脉训练码的最中间(步骤5M处)。举例来说，如图7和图8所示，这里生成了 8个时脉信号CLK1-CLK8，它们具有不同的相位。其中，CLKl、CLK2、CLK3、CLK7和CLK8的上升边缘对应于DATA的抖动部分，CLK4、 CLK5和CLK6的上升边缘落入时脉训练码，此时脉训练码定义在两个相邻的数据抖动的间。 而且，CLK5的上升边缘位于时脉训练码的最中间。因此，将CLK5选择作为最佳时脉信号 CLKOP。再次参照图5A，在时脉训练期间结束且RST信号开启的后，于步骤525处接收显示数据。但是，若产生的多相时脉信号CLK1、CLK2、CLK3…的上升或下降边缘都没有落入时脉训练码，则请求多相时脉产生器521根据至少一时脉信号CLK重新生成第二多相时脉信号， 该第二多相时脉信号将会发送到时脉选择器522，以进行时脉相位选择。参照图5B及图5C，绘示出依据本发明另一实施例的显示器500B的方框图以及用于时脉相位选择(在一时脉训练期间)及接收显示数据的流程图。如图5B所示，在时脉训练期间，此期间可以被定义为，比如同步信号SYNC的一高电位期间，时序控制器510传送一训练码至时脉相位选择器522。作为回应，时脉相位选择器522根据时脉训练码选择多相时脉产生器521所产生的多相时脉信号CLK1、CLK2、CLK3… 中的一时脉信号。的后，于步骤5 处重新获得训练码，然后，于步骤523处，比较重新获得的训练码与内部训练码，如果重新获得的训练码与一内部训练码相彼此间相匹配，训练期间结束(步骤527)，则源极驱动器520开始接收显示数据(步骤528，如图5C所示)。否则，时脉相位选择器522选择另一时脉信号。重复以上步骤，直到所获得的训练码与内部训练码相匹配为止。参照图9，绘示出根据本发明的一实施例的显示器900的部分方框图。显示器900 具有与图ι所示的显示器100基本相同的结构，显示器900包括一时序控制器(TCON) 910和多个源极驱动器920，源极驱动器920耦接至时序控制器910。时序控制器910接收来自一个或多个上游设备的低压差分信号(LVDQ，并回应地产生时脉信号、控制信号和待显示的数据信号。所产生的时脉信号、控制信号和数据信号经一个或多个传送介面，被传送至源极驱动器920。源极驱动器920依据时脉信号和控制信号，将所接收的数据信号转换成类比电压驱动信号。所转换的类比电压驱动信号用来驱动显示面板(未绘出)，以显示数据信号。具体地，在该实施例中，时序控制器910被设置用来提供待显示的多个数据信号 DATA、至少一时脉信号CLK、一数据训练码和一同步信号SYNC，其中时脉训练码对应于多个数据信号DATA。同步信号SYNC适用于控制电压驱动信号的输出时刻，亦即，同步信号SYNC 用于向每一源极驱动器920通知时序控制器910传送数据信号的时刻。在该实施例中，同步信号SYNC也适用于初始化数据相位选择的流程，此流程的高电位期间用来定义一数据训练期间，且数据训练码存在于此数据训练期间。在空白信号期间，数据训练码从时序控制器910传送至多个源极驱动器920。每一源极驱动器(SD)920具有一多相数据产生器921、一多工器(数据选择器)922和一数据锁存单元923。多相时脉产生器921包括延迟缓冲器、延迟锁相回路(DLL) 或锁相回路(PLL)。源极驱动器920被设置用以接收来自时序控制器110的一个或多个对应的数据信号DATA、至少一时脉信号CLK以及数据训练码。作为响应，源极驱动器920的多相时脉产生器921根据接收到的一个或多个对应的数据信号来产生多个数据信号(Dj)，其中j = 1， 2,3,…，N。在该实施例中，N = 4。本领域的技术人员应当理解，也可以采用其他数值的N 来实施本发明。源极驱动器920的多工器922依据数据训练码，从多个数据相位信号(Dj) 中选取一数据相位信号作为最佳数据信号Dop。所选择的最佳数据信号用来锁存数据锁存单元923中的一个或多个对应的数据信号。锁存的数据信号适用于驱动显示面板，以显示数据信号。在该实施例中，于汇流排型方式下，同步信号SYNC、至少一时脉信号CLK和数据信号DATA从时序控制器910传送至源极驱动器920。如下文所示，它们可以采用其他方式从时序控制器910传送至源极驱动器920，诸如串联方式和点对点方式。图10绘示依据本发明一实施例的显示器1000的部分方框图。显示器1000包括一时序控制器1010和一源极驱动器1020，它们与图9所示的显示器900中的时序控制器和源极驱动器基本上都是相同的。源极驱动器1020具有一多相数据产生器1021和一数据相位比较器(数据相位选择器)1022，多相产生器1021用以产生多相数据信号D1、D2、D3···， 数据相位比较器1022用以接收来自多相数据产生器1021的多相数据信号Dl、D2、D3···， 并将多相数据信号中的每一个与数据训练码(或数据验证码)进行比较，以及选择一数据信号作为最佳时脉信号Dop，其中数据训练码接收自时序控制器1010，所选择的数据信号的上升边缘或下降边缘落在数据验证码的最中间。最佳时脉信号Dop将用来锁存数据信号 DATA，此数据信号DATA接收自时序控制器1010。图11和图12是源极驱动器1120的两个实施例。在图11所示的一实施例中，源极驱动器1120的多相数据产生器1121A包括延迟缓冲器。在图12所示的另一实施例中， 源极驱动器1120的多相时脉产生器1121B包括DLL或PLL。参照第13A-13C图，特别是图13A，绘示出依据本发明一实施例的显示器1300A的方框图以及用于数据相位选择的流程图。首先，时序控制器1310产生数据信号DATA、一时脉信号CLK、一数据训练码和一同步信号SYNC，其中数据训练码对应于时脉信号CLK，并且时序控制器1310藉由一个或多个传送介面将它们传送至源极驱动器1320。当通过多相数据产生器1321接收数据信号DATA 时，它产生多个数据相位信号Dl、D2、D3…作为回应。数据相位信号Dl、D2、D3…具有与数据信号DATA相等的频率，但是它们的相位不同，如图14和图15所示。所产生的数据相位信号D1、D2、D3…与数据信号DATA、数据训练码和同步信号SYNC—起，被传送至源极驱动器 1320的数据选择器1322。同步信号SYNC具有一高电位期间，它用来定义一数据训练期间， 在数据训练期间，于步骤1323处，数据选择器1322将所产生的数据相位信号Dl、D2、D3… 中的每一数据信号与数据训练码进行比较。如果发现所产生的数据相位信号中的一个数据相位信号与数据训练码相匹配，则选择此数据相位信号作为最佳数据信号Dop (步骤13M 处)，换言的，当数据训练码相关联的时脉信号CLK的上升或下降边缘落入所产生的数据相位信号中的一数据相位信号的最中间时，则选择此数据相位信号作为最佳数据信号Dop。举例来说，如图14和图15所示，这里生成了 8个数据信号D1-D8，它们具有不同的相位。其中，时脉信号CLK的上升或下降边缘落入数据相位信号D5的两个相邻的抖动部份的中间，因此，D5被选择为最佳数据信号Dop。再次参照图13A，在数据训练期间结束且RST信号开启的后，于步骤1325处接收显示数据。但是，若时脉信号CLK的上升或下降边缘都没有落入所产生的数据相位信号D1、 D2、D3…的任何一个数据相位信号的两个相邻抖动部分的间，则请求多相数据产生器1321 根据数据信号DATA重新生成第二多相数据信号，该第二多相数据信号将会发送到数据选择器1322，以进行数据相位选择。参照图1 及图13C，绘示出依据本发明另一实施例的显示器1300B的方框图以及用于数据相位选择(在一数据训练期间)及接收显示数据的流程图。如图1 所示，在数据训练期间，此期间可以被定义为，比如同步信号SYNC的一高电位期间，时序控制器1310传送一数据训练码至多相数据产生器1321。数据相位选择器 1322根据数据训练码选择多相数据产生器1321所产生的多相数据信号Dl、D2、D3…中的一数据信号。的后，于步骤13 处重新获得训练码，然后，于步骤1323处，比较重新获得的训练码与内部训练码，如果重新获得的训练码与一内部训练码相彼此间相匹配，则训练期间结束(步骤1327)以及源极驱动器1320开始接收显示数据(如步骤13 )，如图13C所示。否则，时脉相位选择器1322选择所产生的多相数据信号的另一数据信号。重复以上步骤，直到所获得的训练码与内部训练码相匹配为止。参照第16-18图，绘示出根据本发明的三个不同实施例1600、1700和1800的显示器，这里分别使用不同的数据传送介面。在显示器1600中，同步信号SYNC和至少一时脉信号CLK均以汇流排型方式从时序控制器TCON传送至源极驱动器SD。数据信号DATA以点对点方式进行传送。在显示器1700中，同步信号SYNC、至少一时脉信号CLK和数据信号DATA都以汇流排型方式从时序控制器TCON传送至源极驱动器SD。在显示器1800中，同步信号SYNC以汇流排型方式从时序控制器TCON传送至源极驱动器SD，而至少一时脉信号CLK和数据信号DATA均以串联方式进行传送。图19绘示出根据本发明一实施例的显示器1900的部分方框图。显示器1900具有与图ι所示的显示器100基本相同的结构，但是多相时脉信号的训练和选择是由如图20 所示的一接收建立信号DIO或一输出建立信号STB进行控制，而不是由一时脉信号SYNC进行控制，这里的多相时脉信号由源极驱动器的多相时脉产生器来生成。接收建立信号DIO 和输出建立信号STB均由时序控制器来生成。接收建立信号DIO指示源极驱动器作好接收数据的准备，而输出建立信号STB控制源极驱动器输出信号的时刻。图21绘示出根据本发明一实施例的显示器2100的部分方框图。显示器2100具有与图9所示的显示器900基本相同的结构，但是多相数据信号的训练和选择是由如图22 所示的一接收建立信号DIO或一输出建立信号STB进行控制，而不是由一时脉信号SYNC进行控制，这里的多相数据信号由源极驱动器的多相数据产生器来生成。接收建立信号DIO 和输出建立信号STB均由时序控制器来生成。接收建立信号DIO指示源极驱动器作好接收数据的准备，而输出建立信号STB控制源极驱动器输出信号的时刻。通常，时脉训练码是一组非常规则的数据，因而剧烈的电磁干扰(EMI)可能会载入于其中。克服此缺陷的一种方法是采用加扰-解扰原理，以加扰时脉训练码从而减小 EMI。图23示意性地绘示依据本发明另一实施例的显示器2300的部分方框图。显示器2300 具有与图1所示的显示器100基本相同的结构，但显示器2300利用加扰器和解扰器来减小时脉训练码中的EMI。如图23所示，显示器2300具有一加扰器2312，此加扰器2312耦接至时序控制器2310的数据存储器2311。加扰器2312适用于在多个数据信号和随后的时脉训练码传送至源极驱动器2320的前，对它们进行加扰。使用加扰的时脉训练码来选择最佳时脉信号。但是，在加扰的数据信号送至显示面板的前，有必要对其进行恢复/解扰。这可以藉由多个解扰器23M来完成，每一解扰器耦接至对应的源极驱动器2320的数据锁存单元2323，用以解扰从加扰器2312接收到的加扰数据信号。图M示意性地绘示依据本发明一实施例的(a)数据加扰和(b)数据解扰。因为密钥产生器可以更换加扰密钥，所以时序控制器TCON和源极驱动器被设置成同步地更换密钥。对于时序控制器TC0N，真实数据和编码/加扰数据满足下列关系
(真实数据) (密钥)二(编码数据)对于源极驱动器来说，从时序控制器TCON接收到的编码/加扰数据按如下关系进行解扰
(编码数据) (密钥)=(真实数据)图25绘示依据本发明的一实施例，250个相位数据加扰后的时脉相位信号。在加扰后，真实数据10101010 (灰阶170)不再是规则数据10101010，而是无规则数据，从而减小
EMI。参照图沈和图27，根据两个不同的实施例沈00和2700，绘示出具有加扰器和解扰器的显示器，这里分别使用不同的数据传送介面。在显示器沈00中，数据信号DATA和至少一时脉信号CLK均以汇流排型方式从时序控制器TCON传送至源极驱动器SD。在显示器 2700中，至少一时脉信号CLK以汇流排型方式从时序控制器TCON传送至源极驱动器SD，而数据信号DATA以点对点方式进行传送。参照第观-30图，绘示出根据本发明的三个不同实施例观00、2900和3000的显示器，这里分别使用不同的数据传送介面。在显示器观00中，同步信号SYNC和至少一时脉信号CLK均以汇流排型方式从时序控制器TCON传送至源极驱动器SD。数据信号DATA以点对点方式进行传送。在显示器四00中，同步信号SYNC、至少一时脉信号CLK和数据信号DATA都以汇流排型方式从时序控制器TCON传送至源极驱动器SD。在显示器3000中，同步信号SYNC以汇流排型方式从时序控制器TCON传送至源极驱动器SD，而至少一时脉信号CLK和数据信号DATA均以串联方式进行传送。本发明的一方面是有关于一种用来驱动显示器进行数据显示的方法。在一实施例中，此方法包括以下步骤提供待显示的多个数据信号、至少一时脉信号CLK和一数据训练码给多个多个源极驱动器，此数据训练码对应于至少一时脉信号CLK ；每一源极驱动器依据一个或多个对应数据来生成多个数据信号(Dj)，其中j = 1,2,3,…，N，N是正整数；每一源极驱动器依据数据训练码，从多个数据相位信号(Dj)中选择一数据相位信号作为最佳数据信号；以及每一源极驱动器依据最佳数据信号来锁存一个或多个数据信号。提供步骤由时序控制器执行。在一实施例中，同步信号SYNC和时脉信号CLK均以汇流排型方式从时序控制器TCON传送至源极驱动器SD。多个数据信号DATA以汇流排方式、点对点方式和串联方式中的一者从该时序控制器传送至该些源极驱动器。在一实施例中，在空白信号期间，数据训练码从时序控制器传送至多个源极驱动器。生成步骤由一多相数据产生器来执行，多相数据产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。选择步骤由一数据选择器来执行。在一实施例中，选择步骤包括将所产生的数据相位信号(Dj)中的每一数据信号与数据训练码进行比较；判断至少一时脉信号CLK的上升或下降边缘是否落入所产生的数据相位信号中的一数据相位信号的两个相邻的抖动部份的间；选择一数据相位信号作为最佳数据信号。在另一实施例中，选择步骤包括选择多相数据产生器所产生的多个数据相位信号(Dj)中的一数据相位信号，数据相位信号(Dj)对应于与至少一时脉信号CLK相关联的数据训练码；重新获得数据训练码；判断重新获得的数据训练码与一内部训练码彼此间是否相匹配；以及，如果相匹配，则指定选择此数据相位信号为最佳数据信号，否则，重复以上步骤。
在一实施例中，此方法也包括提供一同步信号SYNC的步骤，此同步信号SYNC具有一高电位期间，该高电位期间定义一数据训练期间，数据训练码存在于此数据训练期间。在另一实施例，此方法可以具有提供一接收建立信号DIO和/或一输出建立信号STB的步骤， 以定义一数据训练期间，数据训练码存在于此数据训练期间。本发明的另一方面是有关于一种用于显示数据的显示器。在一实施例中，显示器具有提供装置，用以提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码， 此时脉训练码对应于数据信号；生成装置，用以依据至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j = 1,2,3,…，N，N是正整数；选择装置，用以依据时脉训练码从多个时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号；锁存装置，用以依据最佳时脉信号来锁存多个数据信号；以及显示装置，用以显示锁存的数据信号。在一实施例中，提供装置包括一时序控制器。生成装置包括一多相时脉产生器，以及选择装置包括一时脉选择器。多相时脉产生器和时脉选择器构成一源极驱动器。简而言的，本发明描述了一种显示器及其驱动方法，此显示器利用源极驱动器中的数据相位自动调整机制，以增大显示器的操作频率和提高显示器的性能。因此，无需增加至少一时脉信号CLK的频率，从而在操作期间保留了至少一时脉信号CLK的一致性。此外， 使用时脉信号的上升边缘来锁存数据信号，并不会造成内部控制问题。而且，本发明也没有发生数据偏斜现象。在上文的描述中已经展现了本发明的示意性实施例，但它们仅仅只是出于解释和说明的目的，并不是为了穷举或限定本发明于所揭露的确定形式。利用以上的教导，可能作出各种修改和变更。选择和描述实施例及其相应的配置，从而解释本发明的原理和它们的实践应用， 以便本领域的其他技术人员利用本发明和各种实施例及其修改方式适用于特定的使用。在不偏离本发明所属的精神和范围的情形下，可替代的实施例对于本领域的技术人员来说将会显而易见。因此，本发明的范围由后附的申请专利范围来限定，而不是由这里所描述的上述说明与示意性实施例来限定。
权利要求
1.一种具有数据相位自动调整机制的显示器，包括一时序控制器(TCON)，被设置用来提供待显示的多个数据信号、至少一时脉信号CLK 和一数据训练码，该数据训练码对应于该至少一时脉信号CLK ；多个源极驱动器，该些源极驱动器与该时序控制器耦接，每一源极驱动器(SD)被设置用来从该时序控制器接收一个或多个对应的数据信号、该至少一时脉信号CLK和该数据训练码，根据该一个或多个对应的数据信号来生成多个数据相位信号(Dj)，其中j = 1,2, 3，…，N，N为正整数，根据该数据训练码从该些数据相位信号(Dj)中选择一数据相位信号作为最佳数据信号，以及根据该最佳数据信号来锁存一个或多个对应的数据信号；以及一显示面板，与该些源极驱动器耦接，且被设置用来显示多个锁存数据，该些锁存数据接收自该些源极驱动器。
2.如权利要求1所述的显示器，其特征在于，每一源极驱动器包括一多相数据产生器，用以生成多个数据相位信号(Dj)；以及一数据选择器，用以根据该数据训练码从该些数据相位信号(Dj)中获取该最佳数据信号。
3.如权利要求2所述的显示器，其特征在于，该多相数据产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。
4.如权利要求1所述的显示器，其特征在于，在一空白信号期间，该数据训练码从该时序控制器传送至该些源极驱动器。
5.如权利要求4所述的显示器，其特征在于，该时序控制器还被设置用来提供一同步信号SYNC至该些源极驱动器，其中该同步信号SYNC具有一期间，该期间定义一数据训练期间，该数据训练码存在于该数据训练期间。
6.如权利要求4所述的显示器，其特征在于，该时序控制器还被设置用来提供一接收建立信号DIO和/或一输出建立信号STB，以定义一数据相位训练期间，该数据训练码存在于该数据训练期间。
7.如权利要求1所述的显示器，其特征在于，该时脉信号以汇流排方式从该时序控制器传送至该些源极驱动器，且其中该些数据信号以汇流排方式、点对点方式和串联方式中的一者从该时序控制器传送至该些源极驱动器。
8.一种具有数据相位自动调整机制的显示器的驱动方法，包括以下步骤提供待显示的多个数据信号、至少一时脉信号CLK和一数据训练码给多个源极驱动器，该数据训练码对应于该至少一时脉信号CLK ；每一源极驱动器(SD)根据所接收到的一个或多个数据信号来生成多个数据相位信号 (Dj)，其中j = 1，2，3，…，N，N为正整数；每一源极驱动器(SD)根据该数据训练码从多个数据相位信号(Dj)中选择一数据相位信号作为最佳数据信号；以及每一源极驱动器(SD)根据该最佳数据信号来锁存该一个或多个数据信号。
9.如权利要求8所述的方法，其特征在于，该时脉信号以汇流排方式从该时序控制器传送至该些源极驱动器，且其中该些数据信号以汇流排方式、点对点方式和串联方式中的一者从该时序控制器传送至该些源极驱动器。
10.如权利要求9所述的方法，其特征在于，在一空白信号期间，该数据训练码从该时序控制器传送至该些源极驱动器。
11.如权利要求8所述的方法，其特征在于，该选择步骤包括将多个数据相位信号(Dj)中的每一数据相位信号与数据相位训练码进行比较； 判断该至少一时脉信号的上升或下降边缘是否落入该多个数据相位信号(Dj)中的一数据相位信号的两个相邻的抖动部分的间；以及选择该多个数据相位信号(Dj)中的该一数据相位信号作为最佳数据信号。
12.如权利要求8所述的方法，其特征在于，该选择步骤包括从多个数据相位信号(Dj)中选择一数据相位信号，该些数据相位信号(Dj)对应于与至少一时脉信号CLK相关联的数据训练码； 重新获得该数据训练码；判断该重新获得的数据训练码是否与一内部训练码相匹配；以及如果相匹配，则指定从多个数据相位信号(Dj)中选择的该数据相位信号为最佳数据信号，否则重复选择、重新获得及判断步骤。
13.如权利要求8所述的方法，其特征在于进一步包括提供一同步信号SYNC的步骤，该同步信号SYNC具有一高电位期间，该高电位期间定义一数据训练期间，该数据训练码存在于该数据训练期间。
14.如权利要求8所述的方法，其特征在于进一步包括提供一接收建立信号DIO和/或一输出建立信号STB的步骤，以定义一数据训练期间，该数据训练码存在于该数据训练期间。
15.如权利要求8-14所述的方法，其特征在于，该提供步骤由一时序控制器来执行，该生成步骤由一多相数据产生器来执行，该选择步骤由一数据选择器来执行。
16.如权利要求8所述的方法，其特征在于进一步包括显示锁存的数据信号的步骤。
17.一种具有时脉相位自动调整机制的显示器，包括一时序控制器(TCON)，被设置用来提供待显示的多个数据信号、至少一时脉信号CLK 和一时脉训练码，该时脉训练码对应于该些数据信号；多个源极驱动器，该些源极驱动器与该时序控制器耦接，每一源极驱动器(SD)被设置用来从该时序控制器接收一个或多个对应的数据信号、该至少一时脉信号CLK和该时脉训练码，根据该至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j = 1，2，3，…，N，N为正整数，根据该时脉训练码从该些时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号， 以及根据该最佳时脉信号来锁存一个或多个对应的数据信号；以及一显示面板，与该些源极驱动器耦接，且被设置用来显示多个锁存数据，该些锁存数据接收自该些源极驱动器。
18.如权利要求17所述的显示器，其特征在于，每一源极驱动器包括 一多相时脉产生器，用以生成多个时脉信号(CLKj)；以及一时脉选择器，用以根据该时脉训练码从该些时脉信号(CLKj)中获取该最佳时脉信号。
19.如权利要求18所述的显示器，其特征在于，该多相时脉产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。
20.如权利要求19所述的显示器，其特征在于，该些时脉信号(CLKj)中的每一时脉信号具有一频率和一相位，其频率与该至少一时脉信号CLK的频率相等，其相位彼此不同且与该至少一时脉信号CLK的相位不同。
21.如权利要求17所述的显示器，其特征在于，在一空白信号期间，该时脉训练码从该时序控制器传送至该些源极驱动器。
22.如权利要求21所述的显示器，其特征在于，该时序控制器还被设置用来提供一同步信号SYNC至该些源极驱动器，其中该同步信号SYNC具有一期间，该期间定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。
23.如权利要求21所述的显示器，其特征在于，该时序控制器还被设置用来提供一接收建立信号DIO和/或一输出建立信号STB，以定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。
24.如权利要求17所述的显示器，其特征在于，该时脉信号以汇流排方式从该时序控制器传送至该些源极驱动器，且其中该些数据信号以汇流排方式、点对点方式和串联方式中的一者从该时序控制器传送至该些源极驱动器。
25.如权利要求17所述的显示器，更包括一加扰器，与该时序控制器耦接，用以在该些数据信号提供至该些源极驱动器的前对该些数据信号进行加扰；以及多个解扰器，每一解扰器与一对应的源极驱动器耦接，用以解扰从该加扰器接收的加扰数据信号。
26.一种具有时脉相位自动调整机制的显示器的驱动方法，包括以下步骤(a)提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码，该时脉训练码对应于该些数据信号；(b)根据该至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j= 1,2,3,…，N， N为正整数；(c)根据该时脉训练码从该些时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号；以及(d)根据该最佳时脉信号来锁存该些数据信号。
27.如权利要求沈所述的方法，其特征在于，步骤(a)由一时序控制器来执行，且步骤 (b)-(d)由多个源极驱动器来执行。
28.如权利要求27所述的方法，其特征在于，该生成步骤由一多相时脉产生器来执行。
29.如权利要求观所述的方法，其特征在于，该多相时脉产生器包括延迟缓冲器、延迟锁相回路(DLL)或锁相回路(PLL)。
30.如权利要求四所述的方法，其特征在于，该些时脉信号(CLKj)中的每一时脉信号具有一频率和一相位，其频率与该至少一时脉信号CLK的频率相等，其相位彼此不同且与该至少一时脉信号CLK的相位不同。
31.如权利要求30所述的方法，其特征在于，该选择步骤包括以下步骤将该些时脉信号(CLKj)中的每一时脉信号与该时脉训练码进行比较；判断该些时脉信号(CLKj)中的每一时脉信号的上升或下降边缘是否落入该时脉训练码；以及选择一时脉信号作为该最佳时脉信号，该时脉信号的上升边缘或下降边缘落入该时脉训练码的最中间。
32.如权利要求31所述的方法，其特征在于，该选择步骤由一时脉选择器来执行。
33.如权利要求27所述的方法，其特征在于，该时脉信号以汇流排方式从该时序控制器传送至该些源极驱动器，且其中该些数据信号以汇流排方式、点对点方式和串联方式中的一者从该时序控制器传送至该些源极驱动器。
34.如权利要求27所述的方法，其特征在于，在一空白信号期间，该时脉训练码从该时序控制器传送至该些源极驱动器。
35.如权利要求沈所述的方法，其特征在于进一步包括提供一同步信号SYNC的步骤， 该同步信号SYNC具有一高电位期间，该高电位期间定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。
36.如权利要求沈所述的方法，其特征在于进一步包括提供一接收建立信号DIO和/ 或一输出建立信号STB的步骤，以定义一时脉训练期间，该时脉训练码存在于该时脉训练期间。
37.如权利要求沈所述的方法，其特征在于进一步包括显示锁存的数据信号的步骤。
38.一种用来显示数据的显示器，包括提供装置，用以提供待显示的多个数据信号、至少一时脉信号CLK和一时脉训练码，该时脉训练码对应于该些数据信号；生成装置，用以依据该至少一时脉信号CLK来生成多个时脉信号(CLKj)，其中j = 1， 2,3,…，N，N为正整数；选择装置，用以依据该时脉训练码从该些时脉信号(CLKj)中选择一时脉信号作为最佳时脉信号；锁存装置，用以依据该最佳时脉信号来锁存该些数据信号；以及显示装置，用以显示锁存的数据信号。
39.如权利要求38所述的显示器，其特征在于，该提供装置包括一时序控制器。
40.如权利要求38所述的显示器，其特征在于，该生成装置包括一多相时脉产生器，并且其中该选择装置包括一时脉选择器。
41.如权利要求40所述的显示器，其特征在于，该多相时脉产生器和该时脉选择器构成一源极驱动器。
全文摘要
本发明提供具有时脉相位/数据相位自动调整机制的显示器及其驱动方法。本发明的一方面是有关于一种用来显示数据的显示器。此显示器包括时序控制器、源极驱动器及显示面板，其中时序控制器被设置来提供待显示的多个数据信号、至少一时脉信号和时脉训练码，时脉训练码对应于多个数据信号；每一源极驱动器被设置用来从TCON接收一个或多个对应的数据信号、至少一时脉信号和时脉训练码，然后根据至少一时脉信号来生成时脉信号，接着根据时脉训练码从时脉信号中选择一时脉信号作为最佳时脉信号，以及根据最佳时脉信号来锁存一个或多个对应的数据信号；显示面板被设置来显示锁存数据，此锁存数据接收自源极驱动器。
文档编号G09G3/20GK102184696SQ201110037659
公开日2011年9月14日 申请日期2011年2月11日 优先权日2010年2月12日
发明者钟竣帆, 黄建富 申请人:友达光电股份有限公司