一种数据驱动电路及其显示装置的制作方法

专利名称：一种数据驱动电路及其显示装置的制作方法
技术领域：
本发明涉及一种显示装置，特别涉及一种数据驱动电路及采用该电路的显示装置。
背景技术：
TFT (Thin Film Transistor，薄膜晶体管)技术是现在平板显示技术的主流。平板显示技术的主要市场包括可移动显示(如手机、移动DVD、PSP等)、笔记本/监视器显示、电视显示等。在这些显示器件的设计中，优化显示效果、减少显示设备的成本、降低显示设备功耗是最主要的目标。全集成TFT面板设计是一种控制成本和降低功耗的重要技术， 近年来受到密切地关注。所谓全集成TFT面板设计，主要是在显示面板的基底材料上集成栅极驱动电路、数据驱动电路以及其他外围电路的设计。采用全集成TFT面板设计后，外围驱动芯片的数量及其压封工序得以减少，从而TFT面板的成本得以降低。此外，质量轻、厚度薄且外观对称的窄边框面板得以实现，液晶模组更为紧凑，且显示器的机械和电学可靠性增强。平板显示中应用较多的TFT技术包括有非晶硅(a-Si)、多晶硅(p_Si)以及氧化物TFT技术。非晶硅TFT的优势是均勻性好、成本低廉、工艺成熟；但是非晶硅TFT的迁移率较低，不适用于对速度要求较高的电路设计(例如数据驱动电路)。多晶硅TFT的迁移率能够满足电路设计的要求，但是其均勻性较差、工艺复杂、成本高昂。而氧化物TFT技术不仅迁移率高、性能稳定、均勻性好，而且工艺简单、成本低廉。氧化物TFT技术有望用于超高分辨率、3D显示、大屏幕显示以及以OLED为代表的新型显示等场合，从而突破传统硅基TFT 技术的发展限制。因此，氧化物TFT技术成为研究的热点，其被认为是下一代的TFT技术。氧化物TFT技术使得高性能的全集成TFT面板的实现成为可能。数据驱动电路是全集成TFT面板设计技术中较困难的部分。集成氧化物TFT数据驱动电路设计的挑战来自于(1)现行的氧化物TFT —般为N型器件，难于实现P型TFT ； (2)氧化物TFT的迁移率较之单晶硅的迁移率小2个甚至以上数量级；(3)氧化物TFT在长时间工作后可能发生器件性能的退化。因此，基于单晶硅CMOS技术发展起来的数据驱动电路设计方案并不能直接地用于氧化物TFT的数据驱动电路设计中。综上所述，集成氧化物TFT数据驱动电路的设计是一个具备较高应用价值、亟待解决的难题。

发明内容
本发明要解决的主要技术问题是，提供一种采用氧化物薄膜晶体管实现的数据驱动电路及显示装置。根据本发明的一个方面，提供一种数据驱动电路，包括移位寄存器，用于接收移位同步信号，并产生数据采样信号；采样锁存器，用于在移位寄存器产生的数据采样信号的控制下，接收串行输入的数字信号，将所述串行输入的数字信号转换成并行数字信号并进行存储；自举锁存器用于在锁存使能信号的控制下，根据自举效应将所述采样锁存器中存储的并行数字信号调整为与所述串行输入的数字信号振幅相同的数字信号；数字-模拟信号转换器，用于接收所述自举锁存器输出的数字信号并将其转换为模拟信号。进一步地，所述自举锁存器包括控制模块和自举锁存模块，所述控制模块的第一输入端耦合到所述采样锁存器的输出端，所述控制模块的第二输入端耦合到所述锁存使能信号，所述控制模块的输出端耦合到所述锁存模块的输入端，所述自举锁存模块根据所述控制模块输出的控制信号，当所述串行输入的数字信号为第一电平时，所述自举锁存模块输出与所述串行输入的数字信号振幅相同的第一电平信号；当所述串行输入的数字信号为第二电平时，所述自举锁存模块根据自举效应输出与所述串行输入的数字信号振幅相同的第二电平信号。进一步地，所述锁存使能信号包括同步使能信号、第一使能信号和第二使能信号， 所述同步使能信号比所述第一使能信号超前一个相位，所述第一使能信号和所述第二使能信号存在部分交叠；所述自举锁存模块包括第三晶体管和第四晶体管；所述第三晶体管的控制极耦合到所述控制模块的输出端，第一电流导通极耦合到所述第一使能信号，第二电流导通极耦合到所述自举锁存器的输出端；所述第四晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述自举锁存器的输出端以及所述第三晶体管的第二电流导通极，第二电流导通极耦合到第一电压源。一种实施例中，所述控制模块包括第二晶体管和第五晶体管；所述第二晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述第五晶体管的第二电流导通极以及所述第三晶体管的控制极，第二电流导通极耦合到所述采样锁存器的输出端；所述第五晶体管的控制极耦合到所述第二使能信号，第一电流导通极耦合到第一电压源。另一种实施例中，所述控制模块包括第二晶体管、第五晶体管、耦合电容、第六晶体管、第七晶体管；所述第二晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述第五晶体管的第二电流导通极以及所述第三晶体管的控制极，第二电流导通极耦合到所述采样锁存器的输出端；所述第五晶体管的控制极耦合到所述第二使能信号，第一电流导通极耦合到第一电压源；所述耦合电容的一端连接所述第一使能信号，另一端耦合到所述第六晶体管的控制极以及所述第七晶体管的第一电流导通极；所述第六晶体管的第一电流导通极耦合到第一电压源，第二电流导通极耦合到所述第五晶体管的第二电流导通极；所述第七晶体管的控制极耦合到所述第五晶体管的第二电流导通极，第二电流导通极耦合到第一电压源。进一步地，所述采样锁存器包括第一晶体管和存储电容，所述第一晶体管的控制极耦合到所述移位寄存器输出的数据采样信号，第一电流导通极耦合到串行输入的数字信号，第二电流导通极耦合到所述存储电容的一端，所述存储电容的另一端耦合到第一电压源。进一步地，所述移位寄存器包括至少一个移位寄存器单元电路，第一个移位寄存器单元电路的输入端耦合到所述移位同步信号，其余的每个移位寄存器单元电路的输入端耦合到其对应的上一级移位寄存器单元电路的输出端。进一步地，所述移位寄存器单元电路包括正反馈模块和负反馈模块，所述正反馈模块用于接收输入信号，并通过控制端驱动移位寄存器的负载；所述负反馈用于下拉所述正反馈的控制端以及所述移位寄存器单元电路的输出端至第一电压源。
优选地，所述正反馈模块包括移位寄存单元第一晶体管、移位寄存单元第二晶体管、自举电容；所述移位寄存单元第一晶体管的控制极与其第二电流导通极均耦合到移位寄存器单元电路的输入端，其第一电流导通极耦合到所述移位寄存单元第二晶体管的控制极；所述移位寄存单元第二晶体管的第一电流导通极耦合到第一时钟信号，第二电流导通极耦合到移位寄存器单元电路的输出端；所述自举电容的一端连接到所述移位寄存单元第二晶体管的控制极，另一端连接到移位寄存器单元电路的输出端；所述负反馈模块包括移位寄存单元第三晶体管、移位寄存单元第四晶体管和移位寄存单元第五晶体管；所述移位寄存单元第三晶体管的控制极耦合到第二时钟信号，第一电流导通极耦合到所述移位寄存单元第二晶体管的控制极，第二电流导通极耦合到第一电压源；所述移位寄存单元第四晶体管的控制极耦合到第三时钟信号，第一电流导通极耦合到所述移位寄存单元第二晶体管的第二电流导通极，第二电流导通极耦合到第一电压源；所述移位寄存单元第五晶体管的控制极耦合到所述第一时钟信号，第一电流导通极耦合到移位寄存器单元电路的输出端， 第二电流导通极耦合到所述移位寄存单元第一晶体管的第一电流导通极。根据本发明的另一个方面，提供了一种显示装置，包括面板，所述面板包括由多个像素构成的二维像素阵列，以及与每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；栅极驱动电路，用于给所述栅极扫描线提供扫描信号；以及上述的数据驱动电路，用于给所述数据线提供图像信号。本发明的有益效果在于通过移位寄存器、采样锁存器及自举锁存器将输入的串行数据传输到数字-模拟信号转换器上，其中自举锁存器将采样锁存器的信号转换为与输入的数字信号振幅相同的数字信号，使得输出信号的振幅相对于输入信号无幅度损失，输出信号的高电平即低电平均能够达到满幅度，得以实现数据驱动电路。一种实施例中采用自举原理来设计和实现了该数据驱动电路，电路中仅采用N型TFT器件以及电容构成，不需要P型TFT，故其适用于采用氧化物薄膜晶体管来实现。并且，由于得益于自举原理，这种数据驱动电路中的锁存器电路不仅结构简单，占用版图面积小；而且相比于传统的基于反相器的锁存器电路，这种锁存器没有静态功耗、电路速度快，在实现全集成TFT面板设计上具有显著优势。这种锁存器电路的设计，避免了 TFT的长时间直流偏置，电路的稳定性较高、 寿命较长。


图1为本发明实施例的显示装置的结构；图2为本发明实施例的TFT IXD面板的时序图；图3为本发明实施例的数据驱动电路的原理性框图；图4为本发明实施例的移位寄存器的原理性框图；图5(a)为图4所示移位寄存器中某一移位寄存器单元电路的原理图；图5(b)为图5(a)所示移位寄存器单元电路的实际电路图；图6为本发明实施例的两级锁存器的原理图，其中图6(a)为该两级锁存器的原理框图，图6(b)为一种实施例中图6(a)所示两级锁存器中某一个锁存器单元的电路图，图 6(c)为另一种实施例中图6(a)所示锁存器中某一个锁存器单元的电路图；图7为图6(b)所示锁存器单元的工作时序图8为现有技术中一种TFT锁存器的原理图，其中图8(a)为该锁存器的电路图， 图8(b)为该锁存器中反相器的一种电路图，图8(c)为该锁存器中反相器的另一种电路图。
具体实施例方式下面通过具体实施方式
结合附图对本发明作进一步详细说明。如图1所示，显示装置10包括面板11、栅极驱动电路12、数据驱动电路13。面板 11包括由多个二维像素单元14构成的二维像素阵列、以及与每个像素单元相连的第一方向(例如横向)的多条栅极扫描线和第二方向(例如纵向)的多条数据线。像素单元14 包括像素TFT、液晶电容Q。和存储电容Cs。栅极驱动电路12输出栅极扫描信号，通过栅极扫描线完成对像素阵列的逐行扫描；数据驱动电路13输出数据信号，通过数据线传输到对应的像素单元内以实现图像灰度。一些实施例中，显示装置10可以是液晶显示器、有机发光显示器、电子纸显示器等，而对应的面板11可以是液晶显示面板(TFT IXD)、有机发光显示面板(TFT 0LED)、电子纸显示面板(E-paper)等。这里以TFT IXD面板为例做说明，其他类型的面板依此类推。图2所描述的是TFT IXD面板的工作时序图。如图2所示，在一帧时间内，栅极驱
动电路产生栅极扫描信号VeW2........Vgn-\Vgn……等；在栅极扫描信号作用下，与该
信号对应的栅极线上的像素TFT被开启，因此像素的电容被充电到对应于一定灰度等级的电压。例如，当V/的脉冲电压来临时，第N条栅极线上的第J条数据线上的像素被充电到电压VD_/ ；其中，J对应于数据线中的某一条。根据相邻的行、列之间像素电压极性的不同， 显示面板的驱动方式可以有帧翻转、行翻转、列翻转和点翻转等。图2所示意是点翻转的情形，即相邻行列像素的电压极性相反、同一像素在前后两帧的极性相反。本发明所揭示的数据驱动方案能够用于各种翻转方式，这里只是以点翻转为例以方便说明。本发明数据驱动电路各实施例的设计思想是首先在移位寄存器产生的数据采样信号的控制下，通过采样锁存器将串行输入的数字信号转换为并行的信号，然后自举锁存器在数据同步使能信号控制下，将并行的信号同步地输出到DAC，由DAC将数字信号转换为模拟信号以供像素阵列实现图像灰度；其中，在实现锁存器时，利用自举原理来设计，而不是采用传统的基于反相器的设计方法，从而显著地降低功耗、提高速度。本发明实施例的数据驱动电路由N型TFT器件以及电容构成。首先对一些术语进行说明。晶体管可以是场效应晶体管(FET)或者双极型晶体管(BJT)，且晶体管具有控制极、第一电流导通极和第二电流导通极。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一、二电流导通极分别指双极型晶体管的集电极和发射极。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一、二电流导通极分别指场效应晶体管的漏极和源极。显示装置中的晶体管通常为薄膜晶体管 (TFT)，此时，晶体管的控制极指的是薄膜晶体管的栅极，第一电流导通极指的是薄膜晶体管的漏极，第二电流导通极指的是薄膜晶体管的源极。所述第一电压源为地电压。所述第一电平为低电平(例如地电平)，第二电平为高电平。图3所示为本发明数据驱动电路的原理性框图，包括移位寄存器(SR)、两级锁存器和数字-模拟信号转换器(DAC)，其中两级锁存器包括采样锁存器(1st latch)和自举锁存器Qnd latch)。移位寄存器接收列同步信号Hsy，产生数据采样信号；在数据采样信号的控制下，串行的数据信号转换成并行信号，存储在采样锁存器中；在数据同步使能信号控制下，采样锁存器中存储的数字信号并行且同步地转存到自举锁存器；在DAC的作用下，数字信号转换为模拟信号，例如，以6bit的DAC为例，每六列数字信号转化为一个模拟信号输出；从DAC转换得到的模拟信号被输送到面板上，成为面板像素的编程信号。以下结合图4-图8给出更为具体的实施例以对本发明实施例的移位寄存器、锁存器以及DAC进行详细说明。图4示例性地描述了本发明一种实施例中移位寄存器的框图；该移位寄存器是由结构相同的移位寄存器单元电路串联构成，每一个移位寄存器单元电路具有一个输入端子 V1、一个输出端子I、一个地电平端子\和三个时钟控制信号端子νΑ、V。、VD。整个移位寄存器由四相时钟CLKl、CLK2、CLK3、CLK4控制，共用一个地电平(即Vj，具有一个移位寄存脉冲起始信号STV (该起始信号STV对应图3所示的列同步信号Hsy，耦合到第一个移位寄存器单元电路的输入)，N路移位寄存输出信号VQ(SK[1])、V0(SE[2]), V0(SE[3])> V0(SE[4]),……、 V0(SE[n])>……，其中，N由数据线的路数以及数据驱动电路的结构决定。可以理解，图4所示控制移位寄存器的四相时钟还可以改为其它类型时钟控制，只要可以实现提供时钟控制移位寄存功能。图5是图4所示移位寄存器中第η个移位寄存器单元电路的原理及电路图。对于第η个移位寄存器单元电路，其输出为Vckskw),其输入VI(SK[n])即是第n-1个移位寄存器单元电路的输出％(_ <)。如图5(a)所示，该移位寄存器单元电路包括自举正反馈模块51和负反馈模块52。如图5(b)所示，为本发明实施例的移位寄存器单元电路的实际电路，其中， 自举正反馈模块51包括移位寄存单元第一晶体管Tski、移位寄存单元第二晶体管TSK2和自举电容Csks，负反馈模块52包括移位寄存第三晶体管Tsk3、移位寄存第四晶体管Tsk4和移位寄存第五晶体管Tsr50该移位寄存器单元电路的工作过程包括移位寄存正反馈过程和移位寄存负反馈过程，具体如下。(1)移位寄存正反馈过程当Va为低电平，V1为高电平，Ve和Vd为低电平时，Q点电压Vq被预先充电到高电压，晶体管Tse2开启，V0为低电平；当V1变为低电平，Va变为高电平时，Vcj被拉到高电平，由于自举效应，Vq随着Vq的增加而增加，因此，晶体管Tsk2保持着较强的驱动能力。最终Vtj被拉到和Va电平相等的高电平状态；当Va变为低电平，V。和Vd仍然保持为低电平时，Vtj由于Va变为低电平而通过晶体管Tsk2也被拉低到低电平。虽然Vq随着\、V0的变低而降低，但是Vq仍然保持为较高电位状态。最终，V0通过晶体管Tsk2被拉低到同Va的低电平相等的低电平状态。(2)移位寄存负反馈过程在晶体管Tsk3的作用下，Vq被拉到低电平，因此正反馈的条件不再满足，V0不再因为\成为高电平而上升、且不再因为\成为低电平而下降；在晶体管Tsk4的作用下，V0被拉到低电平，因此在整帧的时间内，Vtj上不会有噪声电压的累积；在晶体管Tsk5的作用下，Q点和由Vtj与电容Clatch交接的点被连接到一起，因此晶体管Tsk2的栅极-源极被短接，Va的电压跳变不会带来晶体管Tsk2的栅极-源极电压的上升，从而正反馈的条件被破坏。数据驱动电路中，移位寄存器除了如本发明实施例提供的所示电路(即图4和图 5所描述的电路)外，还可以替换为现有能够实现移位寄存功能的电路，其具体电路为本领域技术人员所熟知，在此不作详细说明。关于锁存器，目前已有很多实现方案。图8所示为现有的一种锁存器方案，如图 8(a)所示，该锁存器分两级，即第一级锁存器81和第二级锁存器82。第一级锁存器81包括采样管Tl、存储电容Cl、两级反相器INVl及INV2。第一级锁存器在移位寄存器的输出信号SR的作用下，采样数字信号B0，并将电压存储在存储电容Cl上，然后通过两级反相器 INVl及INV2同相地输出。第二级锁存器82包括晶体管T2、存储电容C2、两级反相器INV3 及INV4。第二级锁存器82在栅极同步信号LE脉冲控制下，将第一级锁存器81获得的电压转存到存储电容C2上，然后通过两级反相器INV3及INV4，输出端口被驱动到与输入同相位的电压状态。图8(a)所示的反相器可以由图8(b)所示电路实现，或者可以由图8 (c)所示电路实现。图8(b)的反相器是由下拉TFT管Td和二极管连接形式的负载管Tui构成。图8(b) 的反相器的问题在于由于负载管Tui的连接形式，实际输出的高电平比输入信号的高电平值低一个阈值电压。图8(c)的反相器是在图8(b)的反相器的基础上，加上了一个用于产生自举效应的TFT管TU2。相比于图8(b)的反相器，图8(c)的反相器的输出高电平能够达到满幅度、无阈值电压损失。然而，不论采用哪种反相器，图8所示的锁存器存在如下一些问题(I)TFT数量太多，占用的版图面积较大。(2)这几种反相器的输出电平从原理上均无法达到满幅度(Vh或。虽然采用自举反相器以后，高电平从理论上能够达到满幅度Vh，但是低电平仍然不能够完全达到\ (通常指地电平)。(3)反相器中输出高电平的时候，无静态功耗；而输出为低电平的时候，仍然存在静态功耗。(4)两级级联的反相器结构中，至少有两个TFT处于较长时间的直流偏压。因此这些TFT器件在较长的工作时间后可能发生性能退化。(5)该电路在逻辑上有冗余的部分，例如，第一级锁存器中电平逻辑的恢复并非必要；又如，第一级和第二级锁存器所需要动作的时间从逻辑上而言并不需要长时间工作，只需要在脉冲时间内发生翻转即可。也就是说，用静态的电路来设计这个电路并不是最优设计。因此，图8所示现有技术的锁存器的设计，是基于反相器逻辑的，这种设计方法不适用于集成TFT电路的场合。图6示意性地描述了本发明一种实施例的两级锁存器的实现。如图6(a)所示为本发明实施例的两级锁存器，分为采样锁存器61和自举锁存器62。采样锁存器61接收串行输入的数字信号V1，在移位寄存器的输出信号ν_κ[1])、νΜΚ[2])、……、ν<^κ[η])等的作用下， 该串行输入的数字信号V1被并行地分时采样并锁存在采样锁存器61中；自举锁存器62接
收并行输入的采样信号VS1、VS2........Vsn，在锁存同步信号LE的控制下，该并行输入采样
信号被同步地传递到输出端Vu、Vl2.......Vta上。此外，采样锁存和自举锁存器公用地电平信号八，而各个自举锁存器公用两条信号线，这两条信号线相同且其中一条信号线比另一条信号线滞后。为使图6(a)结构清晰，公用的地电平信号八和这两条信号线均未在图 6(a)中示出。一种实施例中，公用的两条信号线分别由移位寄存器的第一列输出Vcks^和第二列输出提供，这是为了不增加信号线的数量以便于管理各信号线。可以理解， 此时采样锁存器61可以从移位寄存器第三列输出即VQ(SK[3])开始进行采样，而自举锁存器
62接收的采样信号为VS1、Vs2........Vsn_2，其输出端相应地为Vu、Vl2.......VLn_2 ；其他实
施例中，如不担心增加信号线带来的管理问题，也可以由外围提供两条信号线。图6(b)是一种实施例中图6(a)所示两级锁存器的某一个锁存器单元的电路图， 此处以第η个锁存器单元为例，第η个锁存器单元包括第η列上的采样锁存器以及与该采样锁存器相对应的自举锁存器，如图6(a)上由虚线椭圆框选中者63所示。如图6(b)所示，采样锁存器61包括锁存器第一晶体管Tu、锁存器电容Qs ；自举锁存器包括锁存器第二晶体管ιγ2、锁存器第三晶体管Tu、锁存器第四晶体管ιγ4和锁存器第五晶体管ιγ5。采样锁存器的输入耦合到串行输入信号V1、移位寄存器的输出信号Vckskm)和地电平八上。采样锁存器61的输出耦合到自举锁存器62的输入，并形成节点Α。自举锁存器的输入端还耦合到锁存同步信号LE、移位寄存器的第一个输出信号ν_κ[1])(以下称第一移位寄存器信号)、移位寄存器的第二个输出信号ν_κ[2])(以下称第二移位寄存器信号)和地电平信号\。如前述，采用第一移位寄存器信号Vcksrm和第二移位寄存器信号是为了不增加信号线的数量以便于管理各信号线，其他实施例中还可将二者替换为实现相同功能的信号线。图7是图6(b)所示锁存器单元的工作时序图，这里自举锁存器公用的两条信号线以第一移位寄存器信号和第二移位寄存器信号为例进行说明；如前述，这两条信号线还可以是由外围提供的具有与第一移位寄存器信号νΜΚ[1])和第二移位寄存器信号相同功能的信号线。其中，锁存同步信号LE的脉冲信号先于第一移位寄存器信号 V<KSK[1])，第一移位寄存器信号V<ksk[1])和第二移位寄存器信号Vcksi^)的脉冲信号存在交叠， 锁存器的输出信号在第一移位寄存器的信号跳变为高电平的时刻跳变为有效锁存电压。如图7所示，锁存器单元的工作分为以下4个阶段(1)第一阶段(tl)该阶段分时采样输入电压V1，并将信号电压存储在电容Qs上的过程，因此，可以认为是一个“预充电”阶段。在第一阶段，第η级移位寄存器输出信号Vckskw)为高电平时，锁存同步信号LE、第一移位寄存器信号、㈣⑴)、第二移位寄存器信号Vckskm)均为低电平。因此，锁存器第一晶体管Tu被打开，锁存器第二晶体管IY2、锁存器第三晶体管IY3、锁存器第四晶体管IY4和锁存器第五晶体管IY5为关闭状态。因此，根据V1的电压状态，电容Qs被充电或者放电。从而，数据线上的电压V1被采样锁存到电容Qs上。为保证数据线上的电压V1以较快速度、较高幅度地将Qs充电到高电位，移位寄存器输出信号VQ(SK[n])的高电平Vhs —般满足VHS > V1(1)在第一级锁存的结束时刻，存储电容Qs上的电压等于V1,因此存储电容Qs上存储的电荷量Ql为Q1 = CsX (VI-VL)(2)
(2)第二阶段(t2)该阶段又称为“电荷再分配”阶段，是根据分时采样所得的存储电容上电压，通过 “电荷再分配”的机制，对自举锁存器电路中的驱动晶体管的栅-源极实现电压编程的过程。在第二阶段，锁存同步信号LE为高电平，第η级移位寄存器输出信号VQ(SK[n])、第一移位寄存器信号和第二移位寄存器信号Vckskm)均为低电平。因此，锁存器第二晶体管IY2和锁存器第四晶体管IY4被打开，锁存器第一晶体管Tu和锁存器第五晶体管IY5为关闭状态。由于第四晶体管IY4被打开，锁存器第三晶体管IY3的源极电位被拉到地电平\。 锁存器第三晶体管IY3的栅极电位取决于“电荷再分配”的结果。因此，锁存器第三晶体管 IY3被开启或者被关闭取决于“电荷再分配”的结果。锁存器第三晶体管IY3的栅极电位可以根据电荷守恒原理计算。“电荷再分配”后， 存储电容Qs和第三晶体管IY3的栅极电容(Cm)上总存储电荷为Q2，其满足(式中Vb为B 点电压)Q2 = (CLS+CTL3) X (Vb-Vl)(3)根据电荷守恒定律，Ql = Q2，因此，可以计算出B点的电压Vb和Tu的栅极-源极上的电压V㈣

权利要求
1.一种数据驱动电路，其特征在于，包括移位寄存器，用于接收移位同步信号，并产生数据采样信号；采样锁存器，用于在移位寄存器产生的数据采样信号的控制下，接收串行输入的数字信号，将所述串行输入的数字信号转换成并行数字信号并进行存储；自举锁存器，用于在锁存使能信号的控制下，根据自举效应将所述采样锁存器中存储的并行数字信号转换为与所述串行输入的数字信号振幅相同的数字信号；数字-模拟信号转换器，用于接收所述自举锁存器输出的数字信号并将其转换为模拟信号。
2.如权利要求1所述的数据驱动电路，其特征在于，所述自举锁存器包括控制模块和自举锁存模块，所述控制模块的第一输入端耦合到所述采样锁存器的输出端，所述控制模块的第二输入端耦合到所述锁存使能信号，所述控制模块的输出端耦合到所述锁存模块的输入端，所述自举锁存模块根据所述控制模块输出的控制信号，当所述串行输入的数字信号为第一电平时，所述自举锁存模块输出与所述串行输入的数字信号振幅相同的第一电平信号；当所述串行输入的数字信号为第二电平时，所述自举锁存模块根据自举效应输出与所述串行输入的数字信号振幅相同的第二电平信号。
3.如权利要求2所述的数据驱动电路，其特征在于，所述锁存使能信号包括同步使能信号、第一使能信号和第二使能信号，所述同步使能信号超前于所述第一使能信号，所述第一使能信号和所述第二使能信号存在部分交叠；所述自举锁存模块包括第三晶体管和第四晶体管；所述第三晶体管的控制极耦合到所述控制模块的输出端，第一电流导通极耦合到所述第一使能信号，第二电流导通极耦合到所述自举锁存器的输出端；所述第四晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述自举锁存器的输出端以及所述第三晶体管的第二电流导通极，第二电流导通极耦合到第一电压源。
4.如权利要求3所述的数据驱动电路，其特征在于，所述控制模块包括第二晶体管和第五晶体管；所述第二晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述第五晶体管的第二电流导通极以及所述第三晶体管的控制极，第二电流导通极耦合到所述采样锁存器的输出端；所述第五晶体管的控制极耦合到所述第二使能信号，第一电流导通极耦合到第一电压源。
5.如权利要求3所述的数据驱动电路，其特征在于，所述控制模块包括第二晶体管、第五晶体管、耦合电容、第六晶体管、第七晶体管；所述第二晶体管的控制极耦合到所述同步使能信号，第一电流导通极耦合到所述第五晶体管的第二电流导通极以及所述第三晶体管的控制极，第二电流导通极耦合到所述采样锁存器的输出端；所述第五晶体管的控制极耦合到所述第二使能信号，第一电流导通极耦合到第一电压源；所述耦合电容的一端连接所述第一使能信号，另一端耦合到所述第六晶体管的控制极以及所述第七晶体管的第一电流导通极；所述第六晶体管的第一电流导通极耦合到第一电压源，第二电流导通极耦合到所述第五晶体管的第二电流导通极；所述第七晶体管的控制极耦合到所述第五晶体管的第二电流导通极，第二电流导通极耦合到第一电压源。
6.如权利要求1-5任一项所述的数据驱动电路，其特征在于，所述采样锁存器包括第一晶体管和存储电容，所述第一晶体管的控制极耦合到所述移位寄存器输出的数据采样信号，第一电流导通极耦合到串行输入的数字信号，第二电流导通极耦合到所述存储电容的一端，所述存储电容的另一端耦合到第一电压源。
7.如权利要求1-6任一项所述的数据驱动电路，其特征在于，所述移位寄存器包括至少一个移位寄存器单元电路，第一个移位寄存器单元电路的输入端耦合到所述移位同步信号，其余的每个移位寄存器单元电路的输入端耦合到其对应的上一级移位寄存器单元电路的输出端。
8.如权利要求7所述的数据驱动电路，其特征在于，所述移位寄存器单元电路包括正反馈模块和负反馈模块，所述正反馈模块用于接收输入信号，并通过控制端驱动移位寄存器的负载；所述负反馈用于下拉所述正反馈的控制端以及所述移位寄存器单元电路的输出端至第一电压源。
9.如权利要求8所述的数据驱动电路，其特征在于，所述正反馈模块包括移位寄存单元第一晶体管、移位寄存单元第二晶体管、自举电容；所述移位寄存单元第一晶体管的控制极与其第二电流导通极均耦合到移位寄存器单元电路的输入端，其第一电流导通极耦合到所述移位寄存单元第二晶体管的控制极；所述移位寄存单元第二晶体管的第一电流导通极耦合到第一时钟信号，第二电流导通极耦合到移位寄存器单元电路的输出端；所述自举电容的一端连接到所述移位寄存单元第二晶体管的控制极，另一端连接到移位寄存器单元电路的输出端；所述负反馈模块包括移位寄存单元第三晶体管、移位寄存单元第四晶体管和移位寄存单元第五晶体管；所述移位寄存单元第三晶体管的控制极耦合到第二时钟信号， 第一电流导通极耦合到所述移位寄存单元第二晶体管的控制极，第二电流导通极耦合到第一电压源；所述移位寄存单元第四晶体管的控制极耦合到第三时钟信号，第一电流导通极耦合到所述移位寄存单元第二晶体管的第二电流导通极，第二电流导通极耦合到第一电压源；所述移位寄存单元第五晶体管的控制极耦合到所述第一时钟信号，第一电流导通极耦合到移位寄存器单元电路的输出端，第二电流导通极耦合到所述移位寄存单元第一晶体管的第一电流导通极。
10.一种显示装置，包括面板，所述面板包括由多个像素构成的二维像素阵列，以及与每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；栅极驱动电路， 用于给所述栅极扫描线提供扫描信号；其特征在于还包括如权利要求1-9任一项所述的数据驱动电路，用于给所述数据线提供图像信号。
全文摘要
本发明公开了一种采用氧化物薄膜晶体管实现的数据驱动电路及显示装置，数据驱动电路包括移位寄存器，用于接收移位同步信号并产生数据采样信号；采样锁存器，用于在移位寄存器产生的数据采样信号的控制下，接收串行输入的数字信号，将所述串行输入的数字信号转换成并行数字信号并进行存储；自举锁存器用于在锁存使能信号的控制下，根据自举效应将并行数字信号转换为与串行输入的数字信号相对应的数字信号；数字-模拟信号转换器，用于接收自举锁存器输出的数字信号并将其转换为模拟信号。本发明的锁存器电路没有用到反相器，高电平以及低电平均能够达到满幅度；并且单元电路中器件数量少，电路简单，节省版图面积。
文档编号G09G3/20GK102456316SQ20111042083
公开日2012年5月16日 申请日期2011年12月15日 优先权日2011年12月15日
发明者刘晓明, 廖聪维, 张盛东, 陈韬 申请人:北京大学深圳研究生院