专利名称：像素单元驱动电路、像素单元驱动方法及像素单元的制作方法
技术领域：
本发明涉及有机发光显示领域，尤其涉及一种像素单元驱动电路、像素单元驱动方法以及像素单元。
背景技术：
AMOLED (Active Matrix Organic Light Emitting Diode,有源矩阵有机发光二极体)能够发光是由驱动TFT在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电 流的不一致性。LTPS(低温多晶硅)制程上Vth (晶体管阈值电压)的均匀性非常差，同时Vth也有漂移，如此传统的2T1C电路亮度均
勻性一直很差。传统的2T1C像素单元驱动电路如图I所示，电路只含有两个TFT，Tl用作开关，DTFT用于像素驱动。传统的2T1C像素单元驱动电路操作也比较简单，对该2T1C像素单元驱动电路的控制时序图如图2所示，当扫描线Scan输出的扫描电平Vscan为低时，TI打开，数据线Data上的灰阶电压对电容C充电，当扫描电平为高时，Tl关闭，电容C用来保存灰阶电压。由于VDD (驱动电源高电平输出端输出的电压)较高，因此DTFT处于饱和状态，OLED的驱动电流I = K (Vsg-1 Vth |)2 = K (VDD-Vdata-1 Vth |)2，Vsg是DTFT的源极和栅极的电压差值，Vdata为数据线Data上的灰阶电压，K是一个与晶体管尺寸和载流子迁移率有关的常数，一旦TFT尺寸和工艺确定，K确定。该2T1C像素单元驱动电路的驱动电流公式中包含了 Vth，如前所述，由于LTPS工艺的不成熟，即便是同样的工艺参数，制作出来的面板不同位置的TFT的Vth也有较大差异，导致了同一灰阶电压下OLED的驱动电流不一样，因此该驱动方案下的面板不同位置亮度会有差异，亮度均一性差。同时随着OLED面板使用的延长，OLED材料逐渐老化，导致OLED发光的临界电压上升，同样的电流下，OLED材料发光效率下降，面板亮度降低。
发明内容
本发明的主要目的在于提供一种像素单元驱动电路、像素单元驱动方法以及像素单元，以改善OLED面板亮度不均匀性和材料老化亮度降低的问题。为了达到上述目的，本发明提供了一种像素单元驱动电路，用于驱动0LED，所述像素单元驱动电路包括驱动薄膜晶体管、匹配薄膜晶体管、第一开关元件、存储电容和驱动控制单兀；所述驱动薄膜晶体管，栅极与所述存储电容的第一端连接，源极与所述OLED连接并通过所述第一开关元件与所述存储电容的第二端连接，漏极与驱动电源连接；所述匹配薄膜晶体管，栅极和漏极与所述驱动薄膜晶体管的栅极连接，源极通过所述驱动控制单元与所述驱动薄膜晶体管的源极连接；所述存储电容的第二端还通过所述驱动控制单元与数据线连接。实施时，所述驱动控制单元包括第二开关元件和第三开关元件；
所述匹配薄膜晶体管的源极通过所述第二开关元件与所述驱动薄膜晶体管的源极连接； 所述存储电容的第二端通过所述第三开关元件与所述数据线连接。实施时，所述驱动薄膜晶体管的源极与所述OLED的阴极连接；所述驱动薄膜晶体管的漏极与驱动电源的低电平输出端连接；所述驱动薄膜晶体管和所述匹配薄膜晶体管为p型薄膜晶体管。实施时，所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件是第三薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接； 所述第二薄膜晶体管，栅极与第二控制线连接，漏极与所述匹配薄膜晶体管的源极连接，源极与所述驱动薄膜晶体管的源极连接；所述第三薄膜晶体管，栅极与所述第二控制线连接，漏极与所述数据线连接，源极与所述存储电容的第二端连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是p型薄膜晶体管。实施时，所述驱动薄膜晶体管的源极与所述OLED的阳极连接；所述驱动薄膜晶体管的漏极与驱动电源的高电平输出端连接；所述驱动薄膜晶体管和所述匹配薄膜晶体管为n型薄膜晶体管。实施时，所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件为第三薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接；所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述匹配薄膜晶体管的漏极连接，漏极与所述驱动薄膜晶体管的源极连接；所述第三薄膜晶体管，栅极与第二控制线连接，源极与数据线连接，漏极与存储电容的第二端连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管为n型薄膜晶体管。本发明还提供了一种像素单元驱动方法，其应用于上述的像素单元驱动电路，所述像素单元驱动方法包括以下步骤像素充电步骤驱动控制单元控制存储电容被充电，直至驱动薄膜晶体管的栅极电位上升到与匹配薄膜晶体管的源极电位只相差匹配薄膜晶体管的阈值电压，此时所述匹配薄膜晶体管关闭，并且所述驱动薄膜晶体管关闭；驱动OLED发光显示步骤第一开关元件导通所述驱动薄膜晶体管的源极与所述存储电容的第二端的连接，所述驱动薄膜晶体管导通，所述驱动控制单元控制所述驱动薄膜晶体管的栅极处于悬空状态，以使得所述匹配薄膜晶体管的阈值电压补偿所述驱动薄膜晶体管的阈值电压。实施时，在像素充电步骤和驱动OLED发光显示步骤之间还包括缓冲步骤所述驱动控制单元断开数据线与存储电容的第二端的连接，并断开所述驱动薄膜晶体管的源极与所述匹配薄膜晶体管的源极之间的连接。本发明还提供了一种像素单元，包括OLED和上述的像素单元驱动电路；所述像素单元驱动电路与所述OLED的阴极连接；所述OLED的阳极与驱动电源的高电平输出端连接。本发明还提供了一种像素单元，包括OLED和上述的像素单元驱动电路；所述像素单元驱动电路与所述OLED的阳极连接；所述OLED的阴极与驱动电源的低电平输出端连接。
与现有技术相比，本发明利用同一像素内两个相同设计的TFT电性较匹配的原理，补偿OLED驱动管的临界电压，同时利用电压回授机制补偿OLED材料老化引起的OLED材料跨压上升，改善了 OLED面板亮度不均匀性和材料老化亮度降低的问题。
图I是传统的2T1C像素单元驱动电路的电路图；图2是对该传统的2T1C像素单元驱动电路的控制时序图；图3是本发明第一实施例所述的像素单元驱动电路的电路图；图4是本发明第二实施例所述的像素单元驱动电路的电路图；图5是本发明第三实施例所述的像素单元驱动电路的电路图；图6是本发明第四实施例所述的像素单元驱动电路的电路图；图7是本发明第五实施例所述的像素单元驱动电路的电路图；图8是本发明第六实施例所述的像素单元驱动电路的电路图；图9是本发明第三实施例所述的像素单元驱动电路工作时各信号的时序图；图IOA是本发明第三实施例所述的像素单元驱动电路在第一时间段的等效电路图；图IOB是本发明第三实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IOC是本发明第三实施例所述的像素单元驱动电路在第三时间段的等效电路图；图11是本发明第六实施例所述的像素单元驱动电路工作时各信号的时序图。
具体实施例方式如图3所示，本发明第一实施例所述的像素单元驱动电路，用于驱动0LED，包括驱动薄膜晶体管DTFT、匹配薄膜晶体管MTFT、第一开关元件11、存储电容Cs和驱动控制单元12 ；所述驱动薄膜晶体管DTFT，栅极与所述存储电容Cs的第一端连接，源极通过所述第一开关元件11与所述存储电容Cs的第二端连接，漏极与驱动电源的低电平输出端连接；所述匹配薄膜晶体管MTFT，栅极和漏极与所述驱动薄膜晶体管DTFT的栅极连接，源极通过所述驱动控制单元12与所述驱动薄膜晶体管DTFT的源极连接；
所述存储电容Cs的第二端通过所述驱动控制单元12与数据线连接；所述数据线输出数据电压Vdata ；所述驱动薄膜晶体管DTFT和所述匹配薄膜晶体管MTFT为p型薄膜晶体管；所述0LED，阳极与所述驱动电源的高电平输出端连接，阴极与所述驱动薄膜晶体管DTFT的源极连接；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;其中，G点是与所述存储电容Cs的第一端连接的节点，P点是与所述存储电容Cs的第二端连接的节点。本发明该第一实施例所述的像素单元驱动电路在工作时，在第一时间段，所述驱 动控制单元12导通MTFT的源极与DTFT的源极之间的连接并导通存储电容Cs的第二端与数据线之间的连接，由于MTFT为二极管连接，因此MTFT开启；VDD通过OLED和MTFT对存储电容Cs充电，G点(即与DTFT的栅极连接的节点)电位不断上升，当G点电位上升到与MTFT的源极的电位只相差MTFT的阈值电压Vthl时，MTFT关闭，由于Vthl = Vthd,因此DTFT也关闭；而OLED两端的压差也会随着OLED发光的损耗而降低为Vth_oled，因而此时 Vg = VDD-Vth_oled-1 Vthm I，存储电容 Cs 两端的电压 Vc = Vg-Vp = VDD_Vth_oled-1 Vthm I-Vdata ;其中，Vthd 是 DTFT 的阈值电压，Vthm 是 MTFT 的阈值电压，Vth_oled是OLED发光的临界跨压，Vg是G点(与所述存储电容的第一端连接的节点)的电位，Vp是P点(与所述存储电容的第二端连接的节点)的电位；在第二时间段，即缓冲阶段，所述驱动控制单元12断开MTFT的源极与DTFT的源极之间的连接并断开存储电容Cs的第二端与数据线之间的连接，实际MTFT也是关闭的，DTFT也关闭，处于工作停止状态，以避免因为开关的切换产生不必要的杂讯；此时存储电容 Cs 两端的电压依然不变，Vc = Vg-Vp = VDD_Vth_oled-1 Vthm I-Vdata ；在第三时间段，所述第一开关元件11导通所述存储电容Cs的第二端与所述驱动薄膜晶体管DTFT的源极的连接，由于P点电位由Vdata跳变至VDD-Voled(Voled为此灰阶下OLED的工作电压，与Vth_oled并不一致)，而DTFT的栅极处于悬空状态，因此Vg的电压跳变为Vg = VDD-Vth_oled-|Vthm|+VDD-Voled-Vdata，此时，DTFT的源极和栅极之间的电压差 Vsg = VDD-Voled-Vg = VDD-Voled-(VDD-Vth_oled-1 Vthm| +VDD-Voled-Vdata)=Vdata+Vth_oled+1 Vthm I-VDD, DTFT 工作，流过 DTFT 的电流 I = K (Vsg-1 Vthm |)2 =K (Vdata+Vth_oled+1 Vthm I-VDD-1 Vthm I)2 = K (Vdata+Vth_oled-VDD)2, OLED 开始发光，直到下一中贞;其中，K为DTFT的电流系数；
WK = CoxXgx —；
L/u、Cox, W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度；可以发现电流I和DTFT的阈值电压Vthd没有关系了，如此可以改善电流的均匀性，达到亮度的均匀；而同时电流I的计算公式中包含了 Vth_oled，随着使用时间的延长，OLED材料老化发光效率下降，Vth_oled会上升，而Vth_oled的上升使工作电流相应增大，如此改善了材料老化导致的面板亮度降低。如图4所示，本发明第二实施例所述的像素单元驱动电路的电路图。本发明第二实施例所述的像素单元驱动电路是基于本发明第一实施例所述的像素单元驱动电路。在本发明第二实施例所述的像素单元驱动电路中，所述驱动控制单元12包括第二开关元件122和第三开关元件123 ；所述匹配薄膜晶体管MTFT的源极通过所述第二开关元件122与所述驱动薄膜晶体管DTFT的源极连接；所述存储电容Cs的第二端通过所述第三开关元件123与所述数据线连接；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;
其中，G点是与所述存储电容的第一端连接的节点，P点是与所述存储电容的第二端连接的节点。如图5所示，本发明第三实施例所述的像素单元驱动电路的电路图。本发明第三实施例所述的像素单元驱动电路是基于本发明第二实施例所述的像素单元驱动电路。在本发明第三实施例所述的像素单元驱动电路中，所述第一开关元件为标号为Tl的第一薄膜晶体管，所述第二开关元件122为标号为T2的第二薄膜晶体管、所述第三开关元件123为标号为T3的第三薄膜晶体管；所述第一薄膜晶体管Tl,栅极与输出第一控制信号SI的第一控制线连接,漏极与所述存储电容Cs的第二端连接，源极与所述驱动薄膜晶体管DTFT的源极连接；所述第二薄膜晶体管T2，栅极与输出第二控制信号S2的第二控制线连接，漏极与所述匹配薄膜晶体管MTFT的源极连接，源极与所述驱动薄膜晶体管DTFT的源极连接；所述第三薄膜晶体管T3，栅极与第二控制线连接，漏极与所述数据线连接，源极与所述存储电容的第二端连接；所述第一薄膜晶体管Tl、所述第二薄膜晶体管T2、所述第三薄膜晶体管T3、所述匹配薄膜晶体管MTFT和所述驱动薄膜晶体管DTFT都是p型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;其中，G点是与所述存储电容的第一端连接的节点，P点是与所述存储电容的第二端连接的节点。如图6所示，本发明第四实施例所述的像素单元驱动电路，用于驱动0LED，包括驱动薄膜晶体管DTFT、匹配薄膜晶体管MTFT、第一开关元件61、存储电容Cs和驱动控制单元62 ；所述驱动薄膜晶体管DTFT，栅极与所述存储电容Cs的第一端连接，源极与OLED的阳极连接并通过所述第一开关元件61与所述存储电容Cs的第二端连接，漏极与驱动电源的高电平输出端连接；所述匹配薄膜晶体管MTFT，栅极和漏极与所述驱动薄膜晶体管DTFT的栅极连接，源极通过所述驱动控制单元62与所述驱动薄膜晶体管DTFT的源极连接；所述存储电容Cs的第二端还通过所述驱动控制单元62与数据线连接；所述数据线输出数据电压Vdata ；
所述OLED的阴极与驱动电源的低电平输出端连接；所述驱动薄膜晶体管DTFT和所述匹配薄膜晶体管MTFT为n型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS。如图7所示，本发明第五实施例所述的像素单元驱动电路的电路图。本发明第五实施例所述的像素单元驱动电路是基于本发明第四实施例所述的像素单元驱动电路。在本发明第五实施例所述的像素单元驱动电路中，所述驱动控制单元62包括第二开关元件622和第三开关元件623 ；所述匹配薄膜晶体管MTFT的源极通过所述第二开关元件622与所述驱动薄膜晶体管DTFT的源极连接；所述存储电容Cs的第二端通过所述第三开关元件623与所述数据线连接；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS。如图8所示，本发明第六实施例所述的像素单元驱动电路的电路图。本发明第六实施例所述的像素单元驱动电路是基于本发明第五实施例所述的像素单元驱动电路。在本发明第六实施例所述的像素单元驱动电路中，所述第一开关元件61为标号为Tl的第一薄膜晶体管，所述第二开关元件622为标号为T2的第二薄膜晶体管，所述第三开关元件623为标号为T3的第三薄膜晶体管；所述第一薄膜晶体管Tl，栅极与第一控制线连接，漏极与所述存储电容Cs的第二端连接，源极与所述驱动薄膜晶体管DTFT的源极连接；所述第二薄膜晶体管T2，栅极与第二控制线连接，源极与所述匹配薄膜晶体管MTFT的漏极连接，漏极与所述驱动薄膜晶体管DTFT的源极连接；所述第三薄膜晶体管T3，栅极与第二控制线连接，源极与数据线连接，漏极与存储电容Cs的第二端连接；所述第一薄膜晶体管Tl、所述第二薄膜晶体管T2和所述第三薄膜晶体管T3都是n型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS。下面结合如图5所示的本发明第三实施例所述的像素单元驱动电路对其工作过程进行介绍如图9所示，该第三实施例所述的像素单元驱动电路工作时，第一控制信号SI、第二控制信号S2和所述数据线的输出信号Vdata的时序图；图IOA是该第三实施例所述的像素单元驱动电路在第一时间段的等效电路图；图IOB是该第三实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IOC是该第三实施例所述的像素单元驱动电路在第三时间段的等效电路图；如图IOA所示，在第一时间段，即开始阶段，T2、T3均开启，Tl关闭，由于T3打开，因此Vdata (对于该像素单元驱动电路,需要较大的Vdata电压,一般Vdata的变动范围应大于VDD)输入；由于MTFT为二极管连接，因此MTFT开启；VDD通过OLED和MTFT对存储电容Cs充电，G点(即与DTFT的栅极连接的节点)电位不断上升，当G点电位上升到与MTFT的源、极的电位只相差MTFT的阈值电压Vthm时，MTFT关闭，由于Vthm = Vthd，因此DTFT也关闭；而OLED两端的压差也会随着OLED发光的损耗而降低为Vth_oled，因而此时Vg = VDD_Vth_oled-1 Vthm |，存储电容 Cs 两端的电压 Vc = Vg-Vp = VDD_Vth_oled-1 Vthm | -Vdata ;其中，Vthd是DTFT的阈值电压，Vthm是MTFT的阈值电压，Vth_oled是OLED发光的临界跨压，Vg是G点(与所述存储电容的第一端连接的节点)的电位，Vp是P点(与所述存储电容的第二端连接的节点)的电位；如图IOB所示，在第二时间段，即缓冲阶段，Tl、T2、T3关闭，实际MTFT也是关闭的，DTFT也关闭，处于工作停止状态，以避免因为开关的切换产生不必要的杂讯；此时存储电容 Cs 两端的电压依然不变，Vc = Vg-Vp = VDD-Vth_oled-1 Vthm | -Vdata ；如图IOC所示，在第三时间段，Tl开启，T2、T3关闭，由于P点电位由Vdata跳变 至VDD-Voled (Voled为此灰阶下OLED的工作电压，与Vth_oled并不一致)，而DTFT的栅极处于悬空状态，因此Vg的电压跳变为Vg = VDD-Vth_oled-1 Vthm | +VDD-Voled-Vdata,此时，DTFT的源极和栅极之间的电压差Vsg = VDD-Voled-Vg = VDD-Voled-(VDD_Vth_oled-1 Vthm | +VDD-Voled-Vdata) = Vdata+Vth_oled+1 Vthm | -VDD, DTFT 工作，流过 DTFT 的电流 I = K (Vsg-1 Vthm I)2 = K (Vdata+Vth_oled+1 Vthm I-VDD-1 Vthm I)2 = K (Vdata+Vth_oled-VDD)2, OLED开始发光，直到下一帧；其中，K为DTFT的电流系数；
W K = Cox X [j, X — \
L/u、Cox, W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度；可以发现电流I和DTFT的阈值电压Vthd没有关系了，如此可以改善电流的均匀性，达到亮度的均匀；而同时电流I的计算公式中包含了 Vth_oled，随着使用时间的延长，OLED材料老化发光效率下降，Vth_oled会上升，而Vth_oled的上升使工作电流相应增大，如此改善了材料老化导致的面板亮度降低。如图11所示，本发明第六实施例所述的像素单元驱动电路在工作时，第一控制信号SI、第二控制信号S2和所述数据线的输出信号Vdata的时序图。本发明第六实施例所述的像素单元驱动电路与本发明第三实施例所述的像素单元驱动电路相比，只是将所有的TFT转换为n型TFT，并将OLED的阳极移至阴极，相应的时序电平反相，并且工作过程也一样。本发明所述的像素单元驱动电路的最大特点是利用同一像素内两个相同设计的TFT电性较匹配的原理，补偿OLED驱动管的临界电压(在同一个像素内部，两个相同设计的TFT由于相互的位置非常接近，即使在现有的不成熟的工艺条件下，它们的工艺环境也非常一致，因此工艺上引起的电性差异非常小，可以视为等同，即匹配薄膜晶体管的阈值电压Vthm与驱动管DTFT的阈值电压Vthd相同)，同时利用电压回授机制补偿OLED材料老化引起的OLED材料跨压上升。本发明还提供了一种像素单元驱动方法，其应用于上述的像素单元驱动电路，所述像素单元驱动方法包括以下步骤像素充电步骤驱动控制单元控制存储电容被充电，直至驱动薄膜晶体管的栅极电位上升到与匹配薄膜晶体管的源极电位只相差匹配薄膜晶体管的阈值电压，此时所述匹配薄膜晶体管关闭，并且所述驱动薄膜晶体管关闭；驱动OLED发光显示步骤第一开关元件导通所述驱动薄膜晶体管的源极与所述存储电容的第二端的连接，所述驱动薄膜晶体管导通，所述驱动控制单元控制所述驱动薄膜晶体管的栅极处于悬空状态，以使得所述匹配薄膜晶体管的阈值电压补偿所述驱动薄膜晶体管的阈值电压。实施时，在像素充电步骤和驱动OLED发光显示步骤之间还包括缓冲步骤所述驱动控制单元断开数据线与存储电容的第二端的连接，并断开所述驱动薄膜晶体管的源极与所述匹配薄膜晶体管的源极之间的连接。本发明还提供了一种像素单元，包括OLED和该第一实施例、该第二实施例或该第三实施例所述的像素单元驱动电路；所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阴极连接，所述驱动薄膜晶体管的漏极与驱动电源的低电平输出端连接，所述OLED的阳极与所述驱动电源的高电平输出端连接。本发明还提供了一种像素单元，包括OLED和该第四实施例、该第五实施例或该第六实施例所述的像素单元驱动电路；所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阳极连接，所述驱动薄膜晶体管的漏极与驱动电源的高电平输出端连接，所述OLED的阴极与所述驱动电源的低电平输出端连接。以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理 解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围内。
权利要求
1.一种像素单元驱动电路，用于驱动OLED，其特征在于，所述像素单元驱动电路包括驱动薄膜晶体管、匹配薄膜晶体管、第一开关元件、存储电容和驱动控制单元； 所述驱动薄膜晶体管，栅极与所述存储电容的第一端连接，源极与所述OLED连接并通过所述第一开关元件与所述存储电容的第二端连接，漏极与驱动电源连接； 所述匹配薄膜晶体管，栅极和漏极与所述驱动薄膜晶体管的栅极连接，源极通过所述驱动控制单元与所述驱动薄膜晶体管的源极连接； 所述存储电容的第二端还通过所述驱动控制单元与数据线连接。
2.如权利要求I所述的像素单元驱动电路，其特征在于，所述驱动控制单元包括第二开关元件和第三开关元件； 所述匹配薄膜晶体管的源极通过所述第二开关元件与所述驱动薄膜晶体管的源极连 接； 所述存储电容的第二端通过所述第三开关元件与所述数据线连接。
3.如权利要求I或2所述的像素单元驱动电路，其特征在于， 所述驱动薄膜晶体管的源极与所述OLED的阴极连接； 所述驱动薄膜晶体管的漏极与驱动电源的低电平输出端连接； 所述驱动薄膜晶体管和所述匹配薄膜晶体管为P型薄膜晶体管。
4.如权利要求3所述的像素单元驱动电路，其特征在于，所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件是第三薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接； 所述第二薄膜晶体管，栅极与第二控制线连接，漏极与所述匹配薄膜晶体管的源极连接，源极与所述驱动薄膜晶体管的源极连接； 所述第三薄膜晶体管，栅极与所述第二控制线连接，漏极与所述数据线连接，源极与所述存储电容的第二端连接； 所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是P型薄膜晶体管。
5.如权利要求I或2所述的像素单元驱动电路，其特征在于， 所述驱动薄膜晶体管的源极与所述OLED的阳极连接； 所述驱动薄膜晶体管的漏极与驱动电源的高电平输出端连接； 所述驱动薄膜晶体管和所述匹配薄膜晶体管为n型薄膜晶体管。
6.如权利要求5所述的像素单元驱动电路，其特征在于， 所述第一开关元件为第一薄膜晶体管，所述第二开关元件为第二薄膜晶体管，所述第三开关元件为第三薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第二端连接，源极与所述驱动薄膜晶体管的源极连接； 所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述匹配薄膜晶体管的漏极连接，漏极与所述驱动薄膜晶体管的源极连接； 所述第三薄膜晶体管，栅极与第二控制线连接，源极与数据线连接，漏极与存储电容的第二端连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管为n型薄膜晶体管。
7.一种像素单元驱动方法，其应用于如权利要求I所述的像素单元驱动电路，其特征在于，所述像素单元驱动方法包括以下步骤 像素充电步骤驱动控制单元控制存储电容被充电，直至驱动薄膜晶体管的栅极电位上升到与匹配薄膜晶体管的源极电位只相差匹配薄膜晶体管的阈值电压，此时所述匹配薄膜晶体管关闭，并且所述驱动薄膜晶体管关闭； 驱动OLED发光显示步骤第一开关元件导通所述驱动薄膜晶体管的源极与所述存储电容的第二端的连接，所述驱动薄膜晶体管导通，所述驱动控制单元控制所述驱动薄膜晶体管的栅极处于悬空状态，以使得所述匹配薄膜晶体管的阈值电压补偿所述驱动薄膜晶体管的阈值电压。
8.如权利要求7所述的像素单元驱动方法，其特征在于，在像素充电步骤和驱动OLED发光显示步骤之间还包括缓冲步骤所述驱动控制单元断开数据线与存储电容的第二端的连接，并断开所述驱动薄膜晶体管的源极与所述匹配薄膜晶体管的源极之间的连接。
9.一种像素单元，其特征在于，包括OLED和如权利要求3或4所述的像素单元驱动电路； 所述像素单元驱动电路与所述OLED的阴极连接； 所述OLED的阳极与驱动电源的高电平输出端连接。
10.一种像素单元，其特征在于，包括OLED和如权利要求5或6所述的像素单元驱动电路； 所述像素单元驱动电路与所述OLED的阳极连接； 所述OLED的阴极与驱动电源的低电平输出端连接。
全文摘要
本发明提供了一种像素单元驱动电路、像素单元驱动方法以及像素单元。所述像素单元驱动电路包括驱动薄膜晶体管、匹配薄膜晶体管、第一开关元件、存储电容和驱动控制单元；所述驱动薄膜晶体管，栅极与所述存储电容的第一端连接，源极通过所述第一开关元件与所述存储电容的第二端连接，漏极与驱动电源连接；所述匹配薄膜晶体管，栅极和漏极与所述驱动薄膜晶体管的栅极连接，源极通过所述驱动控制单元与所述驱动薄膜晶体管的源极连接；所述存储电容的第二端还通过所述驱动控制单元与数据线连接。本发明可以改善OLED面板亮度不均匀性和材料老化亮度降低的问题。
文档编号G09G3/32GK102708794SQ20121004857
公开日2012年10月3日 申请日期2012年2月27日 优先权日2012年2月27日
发明者祁小敬, 青海刚, 高永益 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司