像素电路、显示装置、电子设备和驱动像素电路的方法

专利名称：像素电路、显示装置、电子设备和驱动像素电路的方法
技术领域：
本说明书中公开的技术涉及像素电路、显示装置、电子设备和用于驱动像素电路(显示装置)的方法。
背景技术：
当前，广泛使用具有包括显示元件(也称为电光元件)的像素电路(也称为像素)的显示装置以及包括显示装置的电子设备。存在使用电光元件作为像素的显示元件的显示装置，所述电光元件的亮度依赖于施加的电压或流动的电流而改变。例如，液晶显示元件是亮度依赖于施加的电压而改变的电光元件的代表示例，并且有机电致发光(有机发光二级管，OLED ;以下也称为有机EL)元件是亮度依赖于流动的电流而改变的电光元件的代表示例。使用后者(即，有机EL元件)的有机EL显示装置是将作为自发光元件的电光元件用作像素 的显示元件的所谓的自发光显示装置。 顺便提及，在使用显示元件的显示装置中，可以采用简单(无源)矩阵系统和有源矩阵系统作为驱动系统。然而，简单矩阵系统的显示装置尽管其结构简单，但具有例如难以实现大尺寸、高清晰度显示装置的问题。因此，近年来，正积极促进关于有源矩阵系统的开发，在所述有源矩阵系统中，通过使用像素内部提供的有源元件作为显示元件，控制提供至像素内部的显示元件的像素信号，具体地，所述有源元件是例如作为开关晶体管的如绝缘栅极场效应晶体管的晶体管(通常，薄膜晶体管(TFT))。在现有技术的有源矩阵系统的显示装置中，用于驱动显示元件的晶体管的阈值电 压和迁移率由于工艺变化而变化。此外，显示元件的特性随时间而改变。这样的用于驱动的晶体管的特性变化和配置像素电路的元件(如显示元件)的特性改变对发光亮度产生影响。具体地，尽管当相同电平的视频信号提供到所有像素时，所有像素应当以相同亮度发光并且应当实现屏幕的均匀性(一致性)，但是，用于驱动的晶体管的特性变化和显示元件的特性改变损害了屏幕的一致性。因此，为了一致地控制显示装置的整个屏幕上的发光亮度，在例如日本专利No. 4240059和日本专利No. 4240068中已经提出了一种技术，用于校正由于各个像素电路中的配置像素电路的元件(如晶体管和显示元件)的特性变化等而造成的显示不均匀性。

发明内容
然而，发现屏幕的一致性常常由于在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理中的电光元件的接通而受到损害。本公开需要提供一种技术，其能够在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理中，抑制由于电光元件的接通而导致的显示不均匀现象。根据本公开的第一实施例，提供了一种像素电路，包括显示部分；保持电容；写入晶体管，配置为将对应于视频信号的驱动电压写到保持电容；以及驱动晶体管，配置为基于写到保持电容的驱动电压驱动显示部分。配置像素电路，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。根据本公开的实施例的像素电路的从属权利要求中提出的各个像素电路定义了根据本公开的实施例的像素电路的更有利的具体示例。根据本公开的第二实施例，提供了一种显示装置，包括显示元件，配置为被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管，所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分。所述显示装置还包括控制部分，配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。根据第一实施例的像素电 路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第二实施例的显示装置，并且它们所应用到的配置定义了根据第二实施例的显示装置的更有利的具体示例。根据本公开的第三实施例，提供了一种电子设备，包括像素部分，配置为包括显示元件,所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管,所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分。所述电子设备还包括信号生成器，配置为生成要提供到像素部分的视频信号；以及控制部分，配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。根据第一实施例的像素电路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第三实施例的电子设备，并且它们所应用到的配置定义了根据第三实施例的电子设备的更有利的具体示例。根据本公开的第四实施例，提供了一种用于驱动包括驱动显示部分的驱动晶体管的像素电路的方法。所述方法包括与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。根据第一实施例的像素电路的从属权利要求中提出的各个技术和方案可以类似地应用到根据第四实施例的用于驱动像素电路的方法，并且它们所应用到的配置定义了根据第四实施例的用于驱动像素电路的方法的更有利的具体示例。实质上，在本说明书公开的技术中，与将对应于视频信号的驱动电压写到保持电容的处理相关联地控制显示部分的电流路径的开关。在与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中，可以关断(阻断)显示部分的电流路径。可以将显示部分的电流路径关断所述特定时段，使得可以防止出现显示部分的接通。可以定义“特定时段”，从而即使在此时段中使得电流流到显示部分，也防止显示部分接通。通过在将对应于视频信号的驱动电压写到保持电容的处理中利用此技术，可以防止由于显示部分的接通而导致的显示不均匀现象。根据第一实施例的像素电路、根据第二实施例的显示装置、根据第三实施例的电子设备以及根据第四实施例的用于驱动像素电路的方法可以抑制在将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理中由于电光元件的接通而导致的显示不均匀现象。


图I是示出有源矩阵显示装置的一个配置示例的概要的框图；图2是示出能够进行彩色图像显示的有源矩阵显示装置的一个配置示例的概要的框图；图3是用于说明发光元件(实质上，像素电路)的图；图4是示出比较示例的像素电路的一种形式的图；图5是示出包括比较示例 的像素电路的显示装置的整体概要的图；图6是示出实施例示例I的像素电路的一种形式的图；图7是示出包括实施例示例I的像素电路的显示装置的整体概要的图(第一示例);图8是示出包括实施例示例I的像素电路的显示装置的整体概要的图(第二示例);图9是用于说明比较示例的像素电路的驱动方法的时序图；图IOA到图IOG是用于说明在图9所示的时序图中的主要时段中的等效电路和操作状态的图；图11是用于说明实施例示例I的像素电路的驱动方法的时序图，其中关注于针对由于迁移率校正时段中的有机EL元件的接通现象而导致的显示不均匀性的对策；图12是示出实施例示例2的像素电路的一种形式的图；图13是示出包括实施例示例2的像素电路的显示装置的整体概要的图；图14是示出实施例示例3的像素电路的一种形式的图；图15是示出包括实施例示例3的像素电路的显示装置的整体概要的图；图16是用于说明实施例示例3的像素电路的驱动方法的时序图，其中关注于针对由于迁移率校正时段中的有机EL元件的接通现象而导致的显示不均匀性的对策；以及图17A到图17E是用于说明实施例示例4 (电子设备)的图。
具体实施例方式以下，将参照附图详细描述本说明书中公开的技术的实施例。当基于各个功能元件的形式对所述功能元件进行区分时，用字母或“_η” (η是数字)或其组合的参考标号来描述每个所述功能元件。当没有特别区分地进行描述时，描述它们而省略此参考标号。这同样也适用于附图。描述的顺序如下。I.整体概要2.显示装置的概要3.发光元件4.驱动方法基础5.具体应用示例处理由于电光元件的接通而导致的显示不均匀现象(电光元件的电流路径的开关控制)实施例示例I :晶体管串联连接在驱动晶体管的源极和显示部分之间+与写入驱动脉冲相关联的开关控制
实施例示例2 :实施例示例1+辅助电容实施例示例3 :晶体管串联连接在驱动晶体管的源极和显示部分之间+与写入驱动脉冲无关的开关控制+辅助电容实施例示例4 :应用到电子设备的情况示例<整体概要>在本实施例的配置中，像素电路、显示装置或电子设备包括显示部分、保持电容、用于将对应于视频信号的驱动电压写到保持电容的写入晶体管、以及用于基于写到保持电容的驱动电压驱动显示部分的驱动晶体管。此外，与将对应于视频信号的驱动电压写到保持电容的处理相关联地控制显示部分的电流路径的开关。控制显示部分的电流路径的开关，使得在与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中，不接通显示部分。防止显示部分在此时段中接通就足够了，换句话说，防止电流在此时段中流到显示部分就足够了。替代地，即使允许电流流动，在接通之前将所述电流中断也就足够了。因此，定义“特定时段”的范围，使得满足此条件。这可以防止在将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理的时段中接通显示部分的现象，并且可以防止由于显示部分的接通而导致的显示不均匀现象。优选地，作为能够控制显示部分的电流路径的开关的组件，将晶体管用作电流路径控制晶体管。将电流路径控制晶体管布置在显示部分的电流路径上就足够了。即，对每个显示元件提供能够控制显示部分的电流路径的开关的电流路径控制晶体管就足够了。例如，所述晶体管可以串联连接在驱动晶体管的主电极端与保持电容的连接节点以及显示部分的一端之间。替代地，所述晶体管可以串联连接在显示部分的另一端和基准电势节点之间。可以与用于控制写入晶体管的写入驱动脉冲相关联地或者与用于控制写入晶体管的写入驱动脉冲无关地执行电流路径控制晶体管的开/关控制。优选地，提供电流路径控制扫描器(scanner)，作为用于执行电流路径控制晶体管的开/关控制的功能部分。用作电流路径控制晶体管的晶体管的类型可以是η沟道型或P沟道型，并且控制脉冲的极性设置为与其极性匹配。优选地，提供辅助电容。此外，辅助电容的一端连接至保持电容的另一端和驱动晶体管的一个主电极端之间，而其另一端连接至预定基准电势节点。“预定基准电势节点”可以是例如电源线侧的驱动晶体管的主电极端或显示部分的另一端侧的基准电势节点。优选地，辅助电容具有与显示部分的寄生电容几乎相同的电容值。优选地，配置辅助电容的连接，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关地被阻断(block)。优选地，将晶体管用作能够控制辅助电容的连接的组件。优选地，将视频信号经由写入晶体管提供到驱动晶体管的控制输入端和保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用作校正驱动晶体管的迁移率的迁移率校正处理。优选地，此处理与驱动晶体管的阈值电压的校正处理结合使用。在此情况下，优选地，在驱动晶体管的阈值电压的校正处理之后执行将电流经由驱动晶体管提供到保持电容的处理，即，在阈值校正之后执行迁移率校正。此外，优选地，在阈值电压的校正处理中不阻断显示部分的电流路径。作为设备配置，像素电路(显示部分)的数量可以是I。此外，还可以采用包括以线的方式或二维矩阵的方式排列显示部分的像素部分的配置。在包括像素部分的配置的情况下，优选地，提供这样的控制部分，其与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。优选地，用作控制部分的一部分的扫描部分与显示部分(显示元件)分开提供。在包括以二维矩阵方式排列显示部分的像素部分的配置的情况下，可以采用通过扫描处理逐行地执行显示部分的电流路径的阻断控制的配置。作为显示部分，例如可以使用包括自发光部分的发光元件，如有机电致发光部分、无机电致发光部分、LED发光部分和半导体激光发光部分。具体地，有机电致发光部分是优选的。<显示装置的概要>、在下面的描述中，经常用与对组件给予的符号相同的符号来示出电路构成组件的电阻值、电容值(电容)等，以便便利对于对应关系的理解。[基础]首先，将描述包括发光元件的显示装置的概要。在以下的电路配置的描述中，“电连接”简单地表述为“连接”，并且此“电连接”不限于直接连接，而是也包括经由另一晶体管(开关晶体管是典型示例)和另一电子元件(不限于有源元件，并且可以是无源元件)的连接，除非明确另有所指。所述显示装置包括多个像素电路(或它们常简称为像素)。每个像素电路具有包括发光部分的显示元件(电光元件)和驱动发光部分的驱动电路。例如，可以使用包括自发光部分(如有机电致发光部分、无机电致发光部分、LED发光部分和半导体激光发光部分)的发光元件作为显示部分。采用恒流驱动型作为用于驱动显示元件的发光部分的系统。然而，所述系统不限于恒流驱动型，并且在原理上说可以是恒压驱动型。在下述示例中，发光元件包括有机电致发光部分。具体地，发光元件是具有通过将驱动电路与连接至驱动电路的有机电致发光部分(发光部分ELP)堆叠而获得的结构的有机电致发光元件(有机EL元件)。尽管各种电路可用作用于驱动发光部分ELP的驱动电路，但是像素电路可具有包括例如5Tr/lC型、4Tr/lC型、3Tr/lC型或2Tr/lC型的驱动电路的配置。“ a Tr/1C型”中的符号α意味着晶体管的数量，并且“1C”意味着电容性部分包括一个保持电容Qs (电容器)。优选地，所有配置驱动电路的各晶体管由η沟道晶体管形成。然而，配置不限于此，并且视情况而定，部分晶体管可以是P沟道晶体管。还可以采用在半导体基板等上形成晶体管的配置。配置驱动电路的晶体管的结构不具体限定，并且可以使用以MOSFET为代表的绝缘栅极场效应晶体管(通常，薄膜晶体管(TFT))。此外，配置驱动电路的晶体管可以是增强型晶体管或耗尽型晶体管，并且可以是单栅极晶体管或双栅极晶体管。在任何配置中，基本上，显示装置包括发光部分ELP、驱动晶体管TRD、写入晶体管TRff (也称为采样晶体管)、至少包括写入扫描器的垂直扫描器、具有信号输出部分的功能的垂直驱动器、以及与2Tr/lC型类似的保持电容Ck，作为最少构成元件。优选地，为形成自举电路，将保持电容Qs连接在驱动晶体管TRd的控制输入端(栅极端)和其主电极端(源极/漏极区)之一(典型地，源极端)之间。驱动晶体管TRd的主电极端之一连接到发光部分ELP，并且其主电极端的另一个连接到电源线PWL。源电压(supply voltage)(稳态电压或脉冲状电压)从例如电源电路或用于电源电压的扫描电路提供到电源线PWL。水平驱动器向视频信号线DTL (也称为数据线)提供广义上表示用于控制发光部分ELP的亮度的视频信号Vsig的视频信号VS和用于阈值校正的基准电势(其种类不限于一个)等。写入晶体管TRw的主电极端之一连接到视频信号线DTL，并且其主电极端的另一个连接到驱动晶体管TRd的控制输入端。写入扫描器将用于写入晶体管TRw的开/关控制的控制脉冲(写入驱动脉冲WS)经由写入扫描线WSL提供到写入晶体管TRw的控制输入端。写入晶体管TRw的主电极端的另一个、驱动晶体管TRd的控制输入端以及保持电容Qs的一个端子之间的连接节点将称为第一节点ND1,并且驱动晶体管TRd的主电极端之一和保持电容Ccs的另一端子之间的连接节点将称为第二节点nd2。[配置示例]
图I和图2是示出作为本公开的一个实施例的显示装置的有源矩阵显示装置的一个配置示例的概要的框图。图I是示出一般有源矩阵显示装置的配置的概要的框图，并且图2是示出能够进行彩色图像显示的情况的概要的框图。如图I所示,显示装置I包括显示面板块100,其中布置具有有机EL元件(未示出)作为多个显示元件的像素电路10 (也称为像素)，以便配置作为显示高宽比的垂直对水平比为X比Y (例如，9比16)的有效视频区域。此外，显示装置I包括作为面板控制部分的一个示例的驱动信号生成器200 (所谓的定时发生器)和视频信号处理器220，所述驱动信号生成器200输出用于执行此显示面板块100的驱动控制的各种脉冲信号。驱动信号生成器200和视频信号处理器220合并到单片集成电路(IC ;半导体集成电路)中，并且布置在本示例中的显示面板块100之外。产品形式不限于如图所示的处于包括显示面板块100、驱动信号生成器200和视频信号处理器220的全部的模块(复合部件(compound component))形式的显示装置I。例如，可以提供仅包括显示面板块100作为显示装置I的形式。此外，显示装置I的形式包括具有密封配置的模块形状的形式。例如，通过将例如透明玻璃的相对部分附接到像素阵列部分102而形成的显示模块落入此形式。透明相对部分可以提供有滤色镜、保护膜、遮光膜等。显示模块可提供有用于视频信号Vsig和从外部到像素阵列部分102的各种驱动脉冲的输入/输出的电路部分、柔性印刷电路(FPC)等。这样的显示装置I可用作各种电子设备的显示部分，所述电子设备具体为各个领域中将输入到电子设备的视频信号或在电子设备中生成的视频信号显示为静态图像和动态图像(视频)的电子设备。电子设备的示例包括利用如半导体存储器、迷你盘(MD)和卡带的记录介质的便携式音乐播放器、数字相机、笔记本个人计算机、如蜂窝电话的便携式终端装置和摄像机。在显示面板块100中，例如以下组件集成在基板101上像素阵列部分102，其中以M行XN列的矩阵排列像素电路10 ;垂直驱动器103，其在垂直方向上扫描像素电路10 ；水平驱动器106 (也称为水平选择器或数据线驱动器)，其在水平方向上扫描像素电路10 ；接口部分130 (IF)，其将各个驱动器(垂直驱动器103和水平驱动器106)与外部电路接口连接；以及用于外部连接的端子部分108 (垫片(pad)部分)。即，显示面板块100具有这样的配置，其中如垂直驱动器103、水平驱动器106和接口部分130的外围驱动电路形成在与像素阵列部分102的基板相同的基板101上。在图中，位于第m行(m=l，2，3，…，Μ)和第η列(η=1, 2, 3, ···, N)上的发光元件(像素电路10)通过10_n, m表示。接口部分130具有将垂直驱动器103与外部电路接口连接的垂直IF部分133、以及将水平驱动器106与外部电路接口连接的水平IF部分136。垂直驱动器103和水平驱动器106配置控制信号电势到保持电容的写入、阈值校正操作、迁移率校正操作和自举操作的控制部分109。包括此控制部分109和接口部分130(垂直IF部分133和水平IF部分136)的电路配置执行像素阵列部分102的像素电路10的驱动控制的驱动控制电路。在采用2Tr/lC型的情况下，垂直驱动器103具有写入扫描器(写入扫描(WS))和用作具有电源能力的电源扫描器的驱动扫描器(驱动扫描(DS))。作为一个示例，像素阵列部分102由垂直驱动器103从图中的左右方向的一侧或两侧开始驱动，并且由水平驱动器 106从图中的上下方向的一侧或两侧开始驱动。各种脉冲信号从布置在显示装置I之外的驱动信号生成器200提供到端子部分108。类似地，从视频信号处理器220提供视频信号Vsig。在能够进行彩色显示的显示装置的情况下，提供对于每个颜色(在本示例中为三原色红(R)、绿(G)和蓝(R))不同的视频信
号Vsigji、视频信号Vsig e和视频信号Vsig—B。作为一个示例，将以下期望的脉冲信号提供为用于垂直驱动的脉冲信号作为垂直方向的扫描开始脉冲的一个示例的移位开始脉冲SP (图中为两种脉冲SPDS和SPWS)；垂直扫描时钟CK (图中为两种脉冲CKDS和CKWS);通过按需要进行相位反转而获得的垂直扫描脉冲xCK (图中为两种脉冲xCKDS和xCKWS);以及命令以特定时序进行脉冲输出的使能脉冲。作为用于水平驱动的脉冲信号，提供以下期望的脉冲信号作为水平方向的扫描开始脉冲的一个示例的水平开始脉冲SPH、水平扫描时钟CKH、通过按需要进行相位反转而获得的水平扫描时钟xCHK、以及命令以特定时序进行脉冲输出的使能脉冲。端子部分108的各个端子经由布线110连接到垂直驱动器103和水平驱动器106。例如，在根据需要通过电平移位部分(未示出)在内部调整电压电平之后，将提供到端子部分108的各个脉冲经由缓冲器提供到垂直驱动器103和水平驱动器106中的各个部分。像素阵列部分102具有以下配置。具体地，虽然图中未示出，但是对作为显示元件的有机EL元件提供像素晶体管的像素电路10以矩阵方式布置(稍后将描述细节)。此外，对于像素排列，将垂直扫描线SCL逐行布线，并且将视频信号线DTL逐列布线。S卩，像素电路10经由垂直扫描线SCL连接到垂直驱动器103，并且经由视频信号线DTL连接到水平驱动器106。具体地，对于以矩阵排列的各个像素电路10，将通过垂直驱动器103用驱动脉冲驱动的η行的垂直扫描线SCL_1到SCL_n基于每个像素行布线。垂直驱动器103通过逻辑栅极(包括锁存器、移位寄存器等)的组合配置。垂直驱动器103基于从驱动信号生成器200提供的垂直驱动系统的脉冲信号，逐行选择像素阵列部分102的各个像素电路10，S卩，经由垂直扫描线SCL顺序选择各个像素电路10。水平驱动器106通过逻辑栅极(包括锁存器、移位寄存器等)的组合配置。水平驱动器106基于从驱动信号生成器200提供的水平驱动系统的脉冲信号，逐列选择像素阵列部分102的各个像素电路10，S卩，使得所选择的像素电路10执行经由视频信号线DTL对视频信号VS中的预定电势(例如，视频信号Vsig的电平)进行采样，并将预定电势写到保持电容C。,。本实施例的显示装置I允许线序驱动和点序驱动。具体地，垂直驱动器103的写入扫描器104和驱动扫描器105线序(S卩，逐行)扫描像素阵列部分102。此外，与此扫描同步地，水平驱动器106对于一条水平线上的像素(在线序驱动的情况下)或逐像素地(在点序驱动的情况下)，将图像信号同时写到像素阵列部分102。为了允许显示装置显示彩色图像，如图2所示，例如，在像素阵列部分102中按照预定排列顺序以垂直条状方式提供作为对于每个颜色(在本示例中为三原色红(R)、绿(G)和蓝(B))不同的子像素的像素电路10_R、像素电路10_G和像素电路10_B。一个彩色像素通过各个颜色的一组子像素配置。尽管在此图中作为子像素布局的一个示例示出了通过以垂直条状方式布置各个颜色的子像素而获得的具有条状结构的布局，但是子像素布局不限于这样的排列示例。可采用通过在垂直方向移位子像素而获得的形式。
尽管图I和图2示出垂直驱动器103 (具体地，其构成元件)仅布置在像素阵列部分102的一侧的配置，但是也可以采用垂直驱动器103的各个元件布置在像素阵列部分102的左右两侧的配置。此外，还可以采用将垂直驱动器103的各个元件的一个和另一个彼此分开地分别布置在左侧和右侧的配置。类似地，尽管图I和图2示出水平驱动器106仅布置在像素阵列部分102的一侧的配置，但是也可以采用水平驱动器106布置在像素阵列部分102的上下两侧的配置。尽管本示例具有从显示面板块100的外部输入如垂直移位开始脉冲、垂直扫描时钟、水平开始脉冲和水平扫描时钟的脉冲信号的配置，但是也可以将用于生成这些各种定时脉冲的驱动信号生成器200合并到显示面板块100上。图中示出的配置仅是显示装置的一种形式，并且可以采用另外的形式作为产品形式。具体地，显示装置可具有任何形式，只要装置整体包括像素阵列部分，其中以矩阵方式布置配置像素电路10的元件；控制部分，包括围绕像素阵列部分布置并连接到用于驱动各个像素的扫描线的扫描器作为其主要部分；以及驱动信号生成器和视频信号处理器，生成用于操作控制部分的各种信号。除了如图中所示的、将通过将像素阵列部分和控制部分安装在相同基底(base)(例如,玻璃基板(substrate))而获得的显示面板块布置为与驱动信号生成器和视频信号处理器分开的组件的形式(称为面板上布置(disposed-on-panel)的配置)外，可以采用下述形式作为产品形式将像素阵列部分合并到显示面板块中，并且将如控制部分、驱动信号生成器和视频信号处理器的外围电路与显示面板块分开地安装在基板(例如，柔性基板)上(称为面板外布置外围电路的配置)。此外，在通过将像素阵列部分和控制部分安装在相同基底上而配置显示面板块的面板上布置的配置的情况下，还可以采用与形成像素阵列部分的TFT的步骤同时形成用于控制部分(以及驱动信号生成器和视频信号处理器(根据需要))的各个晶体管的形式(称为集成晶体管的配置)、以及用于控制部分(以及驱动信号生成器和视频信号处理器(根据需要))的半导体芯片直接安装在通过玻璃上芯片(COG)安装技术而安装像素阵列部分的基底上的形式(称为COG安装的配置)。替代地，还可以提供仅包括显示面板块(至少包括像素阵列部分)作为显示装置的形式。〈发光元件〉图3是用于说明包括驱动电路的发光元件11 (实质上，像素电路10)的图。图3是发光元件11 (像素电路10)的部分的示意部分截面图。假设在图3中绝缘栅极场效应晶体管是薄膜晶体管(TFT)。尽管图中未示出，但是可使用所谓的背栅极薄膜晶体管或MOS晶体管。配置发光元件11的驱动电路的各个晶体管和电容性部分(保持电容C。,)形成在支撑体20上，并且发光部分ELP形成在配置驱动电路的各个晶体管和保持电容Ces上方，其中插入例如夹层绝缘层40。驱动晶体管TRd的一个源极/漏极区经由接触孔连接到发光部分ELP中包括的阳极电极。在图3中，仅示出了驱动晶体管TRd。写入晶体管TRw和其它晶体管隐去且不可见。发光部分ELP具有如阳极电极、空穴传输层、发光层、电子传输层和阴极电极的公知配置和结构。具体地，驱动晶体管TRd由栅极电极31、栅极绝缘层32、半导体层33、半导体层33中提供的源极/漏极区35、以及半导体层33的各源极/漏极区35之间的部分所对应的沟道形成区34组成。保持电容Ces由另一电极36、由栅极绝缘层32的延伸部形成的介电层和一个电极37 (等效于第二节点ND2)组成。栅极电极31、栅极绝缘层32的一部分和配置保持电容Ces的另一电极36形成在支撑体20上。驱动晶体管TRd的一个源极/漏极区35 连接到布线38，并且另一源极/漏极区35连接到一个电极37。驱动晶体管TRD、保持电容Ccs等由夹层绝缘层40覆盖，并且在夹层绝缘层40上提供由阳极电极51、空穴传输层、发光层、电子传输层和阴极电极53组成的发光部分ELP。在图3中，空穴传输层、发光层和电子传输层表不为一层52。第二夹层绝缘层54提供在夹层绝缘层40的未提供发光部分ELP的部分上，并且透明基板21布置在第二夹层绝缘层54和阴极电极53上方。发光层发出的光穿过基板21以输出到外部。一个电极37和阳极电极51通过夹层绝缘层40中提供的接触孔彼此连接。阴极电极53经由第二夹层绝缘层54和夹层绝缘层40中提供的接触孔56和接触孔55连接到栅极绝缘层32的延伸部上提供的布线39。[驱动方法]下面将描述发光部分的驱动方法。为了方便理解，将基于配置像素电路10的各个晶体管是η沟道晶体管的假设而进行描述。此外，假设发光部分ELP的阳极端连接到第二节点ND2，并且阴极端连接到阴极布线cath(其电势定义为阴极电势VcathX此外，依赖于漏极电流Ids的值的幅度来控制发光部分ELP中的发光状态(亮度)。在发光元件的发光状态下，在驱动晶体管TRd的两个主电极端(源极/漏极区)中，一个(发光部分ELP的阳极侧)用作源极端(源极区)，并且另一个用作漏极端(漏极区)。假设显示装置能够进行彩色显示，并且由以二维矩阵排列的(N/3) XM个像素电路10组成，并且作为彩色显示的一个单位的一个像素电路由三个子像素电路(用于发红光的红色发射像素电路IO k、用于发绿光的绿色发射像素电路10 e、用于发蓝光的蓝色发射像素电路10 B)组成。假设配置各个像素电路10的发光元件是线序驱动的，并且显示帧率是FR (次/秒)。即，分别同时驱动第m行(m=l，2,3,…，M)上排列的(N/3)个像素电路10 (具体地，配置N个像素电路10的发光元件)。换句话说，在一行上的各个发光元件中，以其所属的行为单位控制其发光/不发光定时。写入关于一行上的各个像素电路10的视频信号的处理可以是同时写入关于所有像素电路10的视频信号的处理(也称为同时写入处理)或可以是顺序写入对于每个像素电路10的视频信号的处理(也称为顺序写入处理)。依赖于驱动电路的配置来相应地选择采用哪种写入处理。下面将描述关于位于第m行和第η列(n=l，2，3，…，N)上的发光元件(像素电路10)的驱动操作。位于第m行和第η列上的发光元件将称为第(n，m)发光元件或第(n，m)发光元件像素电路。到第m行上排列的各个发光元件的水平扫描时段(第m水平扫描时段)结束为止，执行了各种处理(阈值校正处理、写入处理、迁移率校正处理等)。写入处理和迁移率校正处理应当在第m水平扫描时段中执行。另一方面，依赖于驱动电路的种类，可以比第m水平扫描时段更早地执行阈值校正处理及其相关的预处理。在上述各种处理全部结束之后，使得配置第m行上排列的各个发光元件的发光部分发光。可以使得发光部分在各种处理全部结束之后立刻发光。替代地，可以使得发光部分在经过预定时段(例如，预定行数的水平扫描时段)之后发光。依赖于显示装置的规格、像素电路10(S卩，驱动电路)的配置等，相应地设置“预定时段”。为了方面说明，下面的描述基于使得发光部分在各种处理结束之后立刻发光的假设。配置第m行上排列的各个发光元件的发光部分的发光继续，直到紧挨在第(m+m’)行上排列的各个发光元件的水平扫描时段的开始之前的定时。依赖于显示装置的设计规格来决定此“m’”。即，配置第m行上排列的各个发光元件的发光部分在特定显示帧中的发光继续，直到第(m+m’-I)水平扫描时段。另一方面，作为一般的规则，从第(m+m’ )水平扫描时段的开始定时到下一显示帧中的第m水平 扫描时段中的写入处理和迁移率校正处理的完成，配置第m行上排列的各个发光元件的发光部分维持不发光状态。通过设置不发光状态的时段(也称为不发光时段)，减少伴随有源矩阵驱动的残像模糊，并可以使得运动图像质量更好。然而，每个像素电路10 (发光元件)的发光状态/不发光状态不限于上述状态。水平扫描时段的时间长度短于(1/FR) X (I/M)秒。如果(m+m’)的值超过M，则在下一显示帧中处理水平扫描时段的超过部分。晶体管的通(on)状态(导通状态)意味着在主电极端之间(源极/漏极区之间)形成沟道的状态，并且与电流是否从一个主电极端流到另一主电极端无关。晶体管的断状态(非导通状态)意味着未在主电极端之间形成沟道的状态。特定晶体管的主电极端连接到另一晶体管的主电极端包含了特定晶体管的源极/漏极区和另一晶体管的源极/漏极区占用相同区的形式。此外，不仅可以从如包含杂质的无定形硅或多晶硅的电传导物质形成源极/漏极区，还可以从由金属、合金、电传导粒子、其层叠结构、或有机材料(电传导聚合物)组成的层来形成源极/漏极区。此外，在下面的描述中使用的时序图中，沿横坐标的指示各个时段的长度(时间长度)是示意性的，并且不表示各个时段的时间长度的比率。像素电路10的驱动方法具有预处理步骤、阈值校正处理步骤、视频信号写入处理步骤、迁移率校正步骤和发光步骤。预处理步骤、阈值校正处理步骤、视频信号写入处理步骤和迁移率校正步骤也统称为不发光步骤。依赖于像素电路10的配置，在某些情况下同时执行视频信号写入处理步骤和迁移率校正步骤。下面将描述各个步骤的概要。在发光元件的发光状态下，根据以下表达式(I)驱动驱动晶体管TRd，以便允许漏极电流Ids的流动。发光部分ELP由于漏极电流Ids流过发光部分ELP而发光。此外，依赖于漏极电流Ids的值的幅度而控制发光部分ELP中的发光状态(亮度)。在发光元件的发光状态下，在驱动晶体管TRd的两个主电极端(源极/漏极区)中，一个(发光部分ELP的阳极端侦D用作源极端(源极区)，并且另一个用作漏极端(漏极区)。为了说明方便，在下面的描述中，在某些情况下，驱动晶体管TRd的一个主电极端将简称为源极端，并且另一主电极端将简称为漏极端。如下定义各个参数。有效迁移率为μ。沟道长度为L,并且沟道宽度为W。控制输入端的电势(栅极电势Vg)和源极端的电势(源极电势Vs)之间的电势差(栅极-源极电压)为vgs。阈值电压为Vth。等效电容为Cm ((栅极绝缘层的相对介电常数)X (真空电容率(permittivity)) / (栅极绝缘层的厚度))。系数k = (1/2) · (W/L) · Cox.Ids=k · μ · (Vgs-Vth)2 (I)在下面的描述中，除非有特别声明，否则假设发光部分ELP的寄生电容Cel充分高于保持电容C。,和作为驱动晶体管TRd的寄生电容的一个示例的栅极-源极电容Cgs，并且不考虑基于驱动晶体管TRd的栅极端的电势(栅极电势Vg)的改变的、驱动晶体管TRd的源极区(第二节点ND2)的电势(源极电势Vs)的改变。[预处理步骤]第一节点初始化电压(Vtjfs)施加到第一节点ND1,并且第二节点初始化电压(Vini)施加到第二节点ND2，使得第一节点ND1和第二节点ND2之间的电势差可以超过驱动晶体管·TRd的阈值电压Vth，并且可以防止第二节点ND2和发光部分ELP中包括的阴极电极之间的电势差超过发光部分ELP的阈值电压Vtha。例如，如下设置各个电压。用于控制发光部分ELP中的亮度的视频信号Vsig为O至10伏。源电压V。。为20伏。驱动晶体管TRd的阈值电压Vth为3伏。阴极电势Veath为O伏。发光部分ELP的阈值电压Vtha为3伏。在此情况下，用于初始化驱动晶体管TRd的控制输入端的电势(栅极电势Vg，即，第一节点ND1的电势)的电势Vtjfs设置为O伏，并且用于初始化驱动晶体管TRd的源极端的电势(源极电势Vs，即，第二节点ND2的电势)的电势Vini设置为-10伏。[阈值校正处理步骤]在保持第一节点ND1的电势的状态下，使得漏极电流Ids流过驱动晶体管TRd，以将第二节点ND2的电势朝向通过从第一节点ND1的电势减去驱动晶体管TRd的阈值电压Vth而获得的电势改变。此时，超过通过将驱动晶体管TRd的阈值电压Vth与预处理步骤之后的第二节点ND2的电势相加而获得的电压的电压(例如，发光时的源电压)施加到驱动晶体管TRd的另一主电极端(在第二节点ND2的相对侧)。在此阈值校正处理步骤中，第一节点ND1和第二节点ND2之间的电势差(换句话说，驱动晶体管TRd的栅极-源极电压Vgs)与驱动晶体管TRd的阈值电压Vth的接近度依赖于阈值校正处理的时间。因此，例如，如果确保充分长时间的阈值校正处理，则第二节点ND2的电势达到通过从第一节点ND1的电势减去驱动晶体管TRd的阈值电压Vth而获得的电势，使得驱动晶体管TRd变为断状态。另一方面，例如如果在某些情况下阈值校正处理的时间不得不设置为短的，则第一节点ND1和第二节点ND2之间的电势差高于驱动晶体管TRd的阈值电压Vth，并且驱动晶体管TRd不变为断状态。驱动晶体管TRd不必作为阈值校正处理的结果而变为断状态。在阈值校正处理步骤中，优选地，选择和决定电势以满足表达式(2)，从而防止发光部分ELP发光。(Vofs-Vth) <(VthEL+Vcath) (2)[视频信号写入处理步骤]视频信号Vsig经由由来自写入扫描线WSL的写入驱动脉冲WS转到通状态的写入晶体管TRW，从视频信号线DTL施加到第一节点ND1,以将第一节点ND1的电势升高到Vsig。基于第一节点ND1的此电势改变(Vin = Vsig-Vofs)的电荷分散到保持电容C。,、发光部分ELP的寄生电容Cel和驱动晶体管TRd的寄生电容(例如，栅极-源极电容Cgs)。如果电容Cel充分高于电容C。,和栅极-源极电容Cgs，则基于电势改变(Vsig-Vtjfs)的第二节点ND2的电势改变小。通常，发光部分ELP的寄生电容Cel高于保持电容C。,和栅极-源极电容Cgs。从此点而言，不考虑由于第一节点ND1的电势改变而导致的第二节点ND2的电势改变，除非特别需要考虑所述电势改变。在此情况下，栅极-源极电势Vgs可通过表达式(3)表示Vg=VsigVs ^ Vofs-VthVgs ^ Vsig-(Vofs-Vth) (3)[迁移率校正处理步骤]当将视频信号Vsig经由写入晶体管TRw提供到保持电容Ces的一端时(即，当将对应于视频信号Vsig的驱动电压写到保持电容C。,时)，电流经由驱动晶体管TRd提供到保持电容C。,。例如，在将视频信号Vsig经由通过来自写入扫描线WSL的写入驱动脉冲WS而转到通状态的写入晶体管TRw、从视频信号线DTL提供到第一节点ND1的状态下，对驱动晶体管TRd供电，以导致漏极电流Ids的流动，从而改变第二节点ND2的电势。然后，在经过预定时段之后，将写入晶体管TRw转为断状态。此时的第二节点ND2的电势改变定义为AV (=阈值校正值，负反馈量)。在显示装置的设计时，预先决定用于执行迁移率校正处理的预定时段作为设计值。此时，优选地，决定迁移率校正时段以便满足表达式(2A)。这防止发光部分ELP在迁移率校正时段中发光。(Vofs-Vth+ Δ V) < (VthEL+Vcath) (2A)当驱动晶体管TRd的迁移率μ的值大时，电势校正值AV大，而当迁移率μ的值 小时，电势校正值Λ V小。此时驱动晶体管TRd的栅极-源极电压Vgs (S卩，第一节点ND1和第二节点ND2之间的电势差)可通过表达式(4)表示。尽管栅极-源极电压Vgs定义发光亮度，但是电势校正值Λ V与驱动晶体管TRd的漏极电流Ids成比例，并且漏极电流Ids与迁移率μ成比例。因此，当迁移率μ越高时电势校正值AV越大，因此，可以消除基于每个像素电路10的迁移率μ的变化。Vgs^Vsig-(Vofs-Vth)-AV (4)[发光步骤]通过由来自写入扫描线WSL的写入驱动脉冲WS将写入晶体管TRw转为断状态，将第一节点ND1S置为浮置状态，并且对驱动晶体管TRd供电，以使得依赖于驱动晶体管TRd的栅极-源极电压Vgs (第一节点ND1和第二节点ND2之间的电势差)的电流Ids经由驱动晶体管TRd流过发光部分ELP。从而，驱动发光部分ELP发光。[由于驱动电路的配置而导致的差别]各自为典型配置的5Tr/lC型、4Tr/lC型、3Tr/lC型和2Tr/lC型之间的差别如下。在5Tr/lC型中，提供了连接在电源侧的驱动晶体管TRd的主电极端和电源电路(电源部分)之间的第一晶体管TR1(发光控制晶体管)、用于施加第二节点初始化电压的第二晶体管TR2、以及用于施加第一节点初始化电压的第三晶体管TR3。第一晶体管TR1、第二晶体管TR2和第三晶体管TR3的每个是开关晶体管。在发光时段将第一晶体管TR1S置为通状态。然后，将其转为断状态，并且不发光时段开始。此后，在阈值校正时段中将其转到通状态一次，并在迁移率校正时段和随后时段中(也在下一发光时段中)设置为通状态(下一发光时段中同样如此)。第二晶体管TR2仅在第二节点的初始化时段中设为通状态，在其他时段中设为断状态。第三晶体管TR3仅在从第一节点的初始化时段到阈值校正时段的时段中设为通状态，在其他时段中设为断状态。写入晶体管TRw在从视频信号写入处理时段到迁移率校正处理时段的时段中设为通状态，在其他时段中设为断状态。在4Tr/lC型中，从5Tr/lC型中省去了用于施加第一节点初始化电压的第三晶体管TR3,并且基于与视频信号Vsig共享的时间从视频信号线DTL提供第一节点初始化电压。为了在第一节点的初始化时段中将第一节点初始化电压从视频信号线DTL提供到第一节点，写入晶体管TRw在第一节点的初始化时段中也设为通状态。典型地，写入晶体管TRw在从第一节点的初始化时段到迁移率校正处理时段的时段中设为通状态，在其他时段中设为断状态。在3Tr/lC型中，从5Tr/lC型中省去了第二晶体管TR2和第三晶体管TR3,并且基于与视频信号Vsig共享的时间从视频信号线DTL提供第一节点初始化电压和第二节点初始化电压。作为视频信号线DTL的电势，提供对应于第二节点初始化电压的电压Vtjfs H，此后，设置第一节点初始化电压U=U以便在第二节点的初始化时段中将第二节点设置为第二节点初始化电压，并且在随后的第一节点的初始化时段中将第一节点设置为第一节点 初始化电压。此外，与此相关，写入晶体管TRw在第一节点的初始化时段和第二节点的初始化时段中也设为通状态。典型地，写入晶体管TRw在从第二节点的初始化时段到迁移率校正处理时段的时段中设为通状态，在其他时段中设为断状态。顺便提及，在3Tr/lC型中，通过利用视频信号线DTL来改变第二节点ND2的电势。因此，在设计上将保持电容Ces设置为比其他驱动电路中的值更高的值(例如，大约电容Cei的1/4到1/3)。因此，考虑由于第一节点ND1的电势改变而导致的第二节点ND2的电势改变的程度高于其他驱动电路中的电势改变程度这一点。在2Tr/lC型中，从5Tr/lC型中省去了第一晶体管TR1、第二晶体管TR2和第三晶体管tr3。基于与视频信号Vsig共享的时间从视频信号线DTL提供第一节点初始化电压。通过用第一电势V。。H (在5Tr/lC型中为V。。)和第二电势Vu (在5Tr/lC型中为Vini)脉冲来驱动电源侧的驱动晶体管TRd的主电极端，给出第二节点初始化电压。在发光时段，将电源侧的驱动晶体管TRd的主电极端设置为第一电势V。。H。然后，将其转到第二电势V。。』，并且由此不发光时段开始。此后，在阈值校正时段和随后的时段(也在下一发光时段)将其设置为第一电势V。。H。为了在第一节点的初始化时段中从视频信号线DTL向第一节点提供第一节点初始化电压，写入晶体管TRw在第一节点的初始化时段中也设为通状态。典型地，写入晶体管TRw在从第一节点的初始化时段到迁移率校正处理时段的时段中设为通状态，并且在其他时段中设为断状态。在上面说明的情况中，对于作为驱动晶体管的特性变化的阈值电压和迁移率两者执行校正处理。然而，也可以仅对其中之一执行校正处理。尽管上面基于优选示例进行了说明，但是本公开的技术不限于这些示例。各个示例中描述的配置显示装置、显示元件和驱动电路的各种构成元件的配置和结构、以及发光部分的驱动方法中的步骤是示例，并且可以相应地改变。在5Tr/lC型、4Tr/lC型和3Tr/lC型的操作中，写入处理和迁移率校正可以彼此分开地执行。替代地，与2Tr/lC型类似，迁移率校正处理可以与写入处理相结合执行。具体地，在第一晶体管TR1 (发光控制晶体管)设为通状态的状态下，将视频信号Vsig经由写入晶体管TRw从数据线DTL施加到第一节点。
<具体应用示例>下面将描述用于抑制由于电光元件的接通而导致的显示不均匀现象的技术的具体应用示例。此外，在使用有源矩阵有机EL面板的显示装置中，例如，要提供到晶体管的控制输入端的各种栅极信号(控制脉冲)由布置在面板的两侧或单侧的垂直扫描器生成，并且所述信号施加到像素电路10。此外，在这种使用有机EL面板的显示装置中，2Tr/lC型的像素电路10经常用于减少元件的数量和提高清晰度。有鉴于此，下面将描述2Tr/lC型的配置的应用示例作为代表示例。[实施例示例I][像素电路]图4和图5是示出针对各个实施例示例的比较示例的像素电路IOZ和包括此像素电路IOZ的显示装置的一种形式的图。在像素阵列部分102中包括比较示例的像素电路 IOZ的显示装置将被称为比较示例的显示装置1Z。图4示出基本配置(一个像素)，并且图5示出具体配置(整个显示装置)。图6到图8是示出实施例示例I的像素电路IOA和包括此像素电路IOA的显示装置的一种形式的图。在像素阵列部分102中包括实施例示例I的像素电路IOA的显示装置将称为实施例示例I的显示装置1A。图6示出基本配置(一个像素)，并且图7和图8示出具体配置(整个显示装置)。在比较示例和实施例示例I中，还示出了在显示面板块100的基板101上像素电路10的外围部分提供的垂直驱动器103和水平驱动器106。这同样适用于稍后将描述的其他实施例示例。首先，将省略参考标号A和参考标号Z来描述比较示例和实施例示例I共同的部分。显示装置I使得像素电路10中的电光元件(在本示例中，有机EL元件127用作发光部分ELP)基于视频信号Vsig (具体地，信号幅度Vin)发光。为此目的，显示装置I在以矩阵方式布置在像素阵列部分102中的像素电路10中至少包括以下元件用于生成驱动电流的驱动晶体管121 (驱动晶体管TRd);连接在驱动晶体管121的控制输入端(栅极端是典型示例)和输出端(源极端是典型示例)之间的保持电容120 (保持电容C。,);作为连接到驱动晶体管121的输出端的电光元件的一个示例的有机EL元件127 (发光部分ELP);以及用于将对应于信号幅度Vin的信息写到保持电容120的采样晶体管125(写入晶体管TRW)。在此像素电路10中，由驱动晶体管121生成基于保持电容120中保持的信息的驱动电路Ids，以将其施加到作为电光元件的一个示例的有机EL元件127，从而使得有机EL元件127发光。通过采样晶体管125将对应于信号幅度Vin的信息写到保持电容120。因此，采样晶体管125将信号电势(V.+Vin)收集到其输入端(源极端和漏极端之一)，并将对应于信号幅度Vin的信息写到与其输出端(源极端和漏极端的另一个)连接的保持电容120。当然，采样晶体管125的输出端也连接到驱动晶体管121的控制输入端。这里示出的像素电路10的连接配置是最基本的配置。只要像素电路10至少包括上述各个构成元件，其就可以包括除这些构成元件之外的元件(即，其他构成元件)。此外，“连接”不限于直接连接，并且可以是插入其他构成元件的连接。例如，经常按需要对连接部分进一步添加改变，如插入例如用于切换的晶体管或具有特定功能的功能部分。典型地，为了动态控制显示时段(换句话说，不发光时段)，经常将用于切换的晶体管布置在驱动晶体管121的输出端和电光元件(有机EL元件127)之间，或布置在驱动晶体管121的电源端(漏极端是典型示例)和作为用于电源的布线的电源线PWL (在本示例中，电源线IOroSL)之间。即使这样的修改形式的像素电路也是用于实现根据本公开的一个实施例的显示装置的像素电路10，只要其可以实现实施例示例I (或其他实施例示例)中说明的配置和操作。在用于驱动像素电路10的外围部分，例如提供包括写入扫描器104和驱动扫描器105的控制部分109。写入扫描器104用水平周期顺序控制采样晶体管125，从而对像素电路10进行线序扫描，并将对应于视频信号Vsig的信号幅度Vin的信息写到一行上的各个保持电容120。驱动扫描器150与写入扫描器104的线序扫描相关联地,输出用于控制要施加到一行上的各个驱动晶体管121的电源端的电力的供应的扫描驱动脉冲(电源驱动脉冲DSL).此外，在控制部分109中提供水平驱动器106。水平驱动器106执行控制，使得在每个水平周期中在基准电势(Vtjfs)和信号电势(VtjfJVin)之间切换的视频信号Vsig可以与写入扫描器104的线序扫描相关联地提供到采样晶体管125。优选地，控制部分109通过在对应于信号幅度Vin的信息写到保持电容120的定时将采样晶体管125转到非导通状态，停止将视频信号Vsig提供到驱动晶体管121的控制输入端，以执行控制，从而可以执行驱动晶体管121的控制输入端的电势与输出端的电势改变相结合地改变的自举操作。优选地，控制部分109还在采样操作结束后的发光开始的初 始定时执行自举操作。具体地，通过在将信号电势(VtjfJVin)提供到采样晶体管125的状态下将采样晶体管125设置为导通状态之后、将采样晶体管125转为非导通状态，保持驱动晶体管121的控制输入端和输出端之间的电势差恒定。此外，优选地，控制部分109以一种方式控制自举操作，以便实现发光时段中的电光元件(有机EL元件127)的老化改变校正操作。为此目的，优选地，在基于保持电容120中保持的信息的驱动电流Ids流过电光元件(有机EL元件127)的时段中，控制部分109将采样晶体管125 —直设置为非导通状态，从而允许控制输入端和输出端之间的电压保持恒定，以实现电光元件的老化改变校正操作。通过发光时的保持电容120的自举操作，即使有机EL元件127的电流-电压特性随时间改变，也通过被自举的保持电容120而使驱动晶体管121的控制输入端和输出端之间的电势差保持恒定。从而，一直保持恒定的发光亮度。此夕卜，优选地，控制部分109在基准电势(=第一节点初始化电压V-)提供到采样晶体管125的输入端(源极端是典型的端子)的时间区域中接通采样晶体管125，从而执行控制，使得可以执行用于在保持电容120中保持对应于驱动晶体管121的阈值电压Vth的电压的阈值校正操作。优选地，根据需要，在对应于信号幅度Vin的信息写到保持电容120之前的多个水平周期中，重复执行此阈值校正操作。此“根据需要”意味着在一个周期的阈值校正时段中可能不足以在保持电容120中保持等于驱动晶体管121的阈值电压的电压的情况。通过多次执行阈值校正操作，确保将等于驱动晶体管121的阈值电压Vth的电压保持在保持电容120 中。此外，更优选地，在阈值校正操作之前，控制部分109在基准电势(Vtjfs)提供到采样晶体管125的输入端的时间区域中接通采样晶体管125，以执行控制，使得可以执行用于阈值校正的准备操作(放电操作和初始化操作)。在阈值校正操作之前初始化驱动晶体管121的控制输入端和输出端的电势。更具体地，通过将保持电容120连接在控制输入端和输出端之间，进行设置，使得跨保持电容120的电势差变为等于或高于阈值电压Vth。对于2Tr/lC驱动配置中的阈值校正，下面的方案是优选的。具体地，控制部分109包括驱动扫描器105，驱动扫描器105与写入扫描器104的线序扫描相关联地，将用于使得驱动电流Ids流过电光兀件(有机EL兀件127)的第一电势Vau和与第一电势Vau不同的第二电势Ku彼此切换地输出到一行上的各个像素电路10。此外，在对应于第一电势Vcc h的电压提供到驱动晶体管121的电源端并且信号电势(V^Vin)提供到采样晶体管125的时间区域中接通采样晶体管125，从而执行控制，使得可以执行阈值校正操作。此外，对于2TR驱动配置中的阈值校正的准备操作，优选地，在对应于第二电势Ku的电压(=第二节点初始化电压Vini)提供到驱动晶体管121的电源端并且基准电势(V-)提供到采样晶体管125的时间区域中接通采样晶体管125，以将驱动晶体管121的控制输入端(即，第一节点ND1)的电势初始化为基准电势(Vtjfs),并将输出端(S卩，第二节点ND2)的电势初始化为第二电势
Vcc—L。更具体地，在阈值校正操作之后，控制部分109执行控制，使得通过在对应于第一电势V。。H的电压提供到驱动晶体管121并且信号电势(Vtjf^Vin)提供到采样晶体管125的时间区域中接通采样晶体管125，可以将用于驱动晶体管121的迁移率μ的校正添加到在、将信号幅度Vin的信息写到保持电容120时写到保持电容120的信息。优选地，此时，在信号电势(VtjfJVin)提供到采样晶体管125的时间区域中的预定定时，在比此时间区域更短的时段将采样晶体管125设为导通状态。下面将具体描述具有2Tr/lC驱动配置的采样电路10的一个示例。在像素电路10中，基本上，驱动晶体管由η沟道薄膜场效应晶体管形成。此外，像素电路10具有以下几点特性。具体地，作为用于保持驱动电流Ids恒定的电光元件的一个示例，像素电路10包括用于抑制由于有机EL元件随时间的劣化而导致的去往有机EL元件的驱动电流Ids的改变的电路，即，校正有机EL元件的电流-电压特性的改变的(第一)驱动信号保持恒定的电路。此外，像素电路10采用如下驱动系统，该驱动系统通过实现阈值校正功能和迁移率校正功能而保持驱动电流Ids恒定，以防止由于驱动晶体管的特性改变(阈值电压变化和迁移率变化)而导致的驱动电流改变。作为用于抑制由于驱动晶体管121的特性变化(例如，阈值电压、迁移率等的变化和改变)而对驱动电流Ids造成的影响的方法，通过按原样采用2TR配置的驱动电路作为(第一)驱动信号保持恒定的电路并且设计与各个晶体管(驱动晶体管121和采样晶体管125)的驱动定时相关的机制，制定对策。像素电路10具有2TR驱动配置，因此，元件数量和互连数量小。因此，清晰度的提高是可能的。此外，可以在不劣化视频信号Vsig的情况下执行采样，因此，可以实现有利的图像质量。此外，像素电路10具有处于保持电容120的连接形式的特性，并配置作为(第二)驱动信号保持恒定的电路的一个示例的自举电路，作为用于防止由于有机EL元件127随时间的劣化而导致的驱动电流改变的电路。像素电路10的特性在于，其包括实现自举功能的(第二)驱动信号保持恒定的电路，用于即使有机EL元件的电流-电压特性随时间改变也保持驱动电流恒定(防止驱动电流改变)。场效应晶体管(FET)用作以驱动晶体管为典型的各个晶体管。在此情况下，关于驱动晶体管，将栅极端视为控制输入端。此外，将源极端和漏极端之一(在本说明书中，源极端)视为输出端，并且另一个(在本说明书中，漏极端)视为电源端。具体地，如图4和图5所不,像素电路10具有各自为η沟道型的驱动晶体管121和采样晶体管125、以及作为通过电流流动而发光的电光元件的一个示例的有机EL元件127。通常，有机EL元件127具有整流特性，因此以二极管符号表示。在有机EL元件127中存在寄生电容Cel。在图中，此寄生电容Cel示出为与有机EL元件127 (二极管状组件)并联。驱动晶体管121的漏极端D连接到提供第一电势Vkh或第二电势的电源线105DSL，并且其源极端S连接到有机EL元件127的阳极端A (其连接节点是第二节点ND2,并且定义为节点ND122)。有机EL元件127的阴极端K连接到提供基准电势并对所有像素电路10共同的阴极布线cath (电势是阴极电势Veath,例如,GND)。阴极布线cath可以仅仅是用于其的单层布线(上层布线)。替代地，例如，阴极布线的电阻值可以通过在形成用于阳极的布线的阳极层中提供用于阴极布线的辅助布线而减小。此辅助布线以点阵方式或者列或行方式布线在像素阵列部分102 (显示区域)中，并且与作为固定电势的上层布线的电势处于相同电势。采样晶体管125的栅极端G连接到来自写入扫描器104的写入扫描线104WS。此夕卜，其漏极端D连接到视频信号线106HS(视频信号线DTL)，并且其源极端S连接到驱动晶体 管121的栅极端G (其连接节点是第一节点ND1，并且定义为节点ND121)。激活的(active)H写入驱动脉冲WS从写入扫描器104提供到采样晶体管125的栅极端G。采样晶体管125还可以具有颠倒源极端S和漏极端D的连接形式。驱动晶体管121的漏极端D连接到来自用作电源扫描器的驱动扫描器105的电源线10OTSL。电源线10OTSL的特性在于，电源线10OTSL自身具有为驱动晶体管121供电的能力。驱动扫描器105向驱动晶体管121的漏极端D彼此切换地提供高电压侧的第一电势Vcc h和用于阈值校正之前的准备操作并位于低电压侧的第二电势(也称为初始化电压或初始电压)。第一电势Vrc H和第二电势各自等于电源电压。通过取第一电势Vcc h和第二电势的二值的电源驱动脉冲DSL来驱动该驱动晶体管121的漏极端D侧(电源电路侧)，使得可以执行阈值校正之前的准备操作。作为第二电势V&，采用比视频信号线106HS的视频信号Vsig的基准电势(V J充分低的电势。具体地，设置电源线10OTSL的低电势侧的第二电势V^，使得驱动晶体管121的栅极-源极电压Vgs (栅极电势Vg和源极电势Vs之间的差)变为高于驱动晶体管121的阈值电压Vth。基准电势(Vtjfs)用于阈值校正操作之前的初始化操作，并且还用于使得对视频信号线106HS预先预充电(pre-charge)。在这样的像素电路10中，在驱动有机EL元件127时，将第一电势Vcc H提供到驱动晶体管121的漏极端D，并且源极端S连接到有机EL元件127的阳极端A —侧。从而，整体形成源级跟随器电路。在采用这样的像素电路10的情况下，采用除了驱动晶体管121外还使用一个用于扫描的开关晶体管(采样晶体管125)的2TR驱动配置。此外，设计电源驱动脉冲DSL和写入驱动脉冲WS的开/关定时以控制各个开关晶体管。从而，防止由于有机EL元件127随时间的劣化以及驱动晶体管121的特性改变(例如，阈值电压、迁移率等的变化和改变)而对驱动电流Ids造成的影响。[实施例示例I特定的配置]实施例示例I的像素电路IOA具有能够与将对应于视频信号的驱动电压写到保持电容120的处理相关联地控制有机EL元件127的(发光部分ELP的)电流路径的开关的配置。具体地，每个像素电路IOA具有能够在“对应于迁移率校正的特定时段”中阻断节点ND 122 (第二节点)和有机EL元件127的阳极端A (电光元件的一端)之间的电连接的配置。例如，如图6和图7所示，电流路径控制晶体管612串联连接在驱动晶体管121的源极端(ND122 :第二节点)和有机EL元件127的一端(图中为阳极端A)之间。这里，η沟道晶体管用作电流路径控制晶体管612，并且其控制输入端(栅极端)提供有通过对写入驱动脉冲WS进行逻辑反转而获得的控制脉冲NDS。作为对写入驱动脉冲WS进行逻辑反转并将反转后的脉冲提供到电流路径控制晶体管612的栅极端的配置，可使用各种配置。这里，如图7和图8所示，采用在像素阵列部分102的输入端逐行提供倒相器616的配置。换句话说，因为对同一行上的各个采样晶体管125共同提供写入驱动脉冲WS，所以，考虑到这一点，由倒相器616逐行反转写入驱动脉冲WS以生成控制脉冲NDS，并将控制脉冲NDS经由电流路径控制扫描线612DS共同提供到同一行上的电流路径控制晶体管612。电流路径控制晶体管612和倒相器616配置如下控制部分，该控制部分与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。每行的倒相器616用作执行电流路径控制晶体管612的通/断控制的电流路径控制扫描器。 在图7所示的第一示例中，倒相器616提供在像素阵列部分102之外。然而，倒相器616可以提供在像素阵列部分102之内，如图8所示的第二示例。在任何情况下，配置不限于图中所示的配置，只要其是逐行提供用于对写入驱动脉冲WS进行逻辑反转的倒相器616的配置即可。例如，在采用写入扫描器104布置在像素阵列部分102的两侧并且从两侧提供写入驱动脉冲WS的配置的情况下(在此情况下，实质在像素阵列部分102的中心划分所分配的部分)，采用同样在像素阵列部分102的两侧布置倒相器616的配置。尽管图中未示出，但是还可以采用对每个像素电路IOA提供倒相器616 (不管其提供在像素电路IOA的内部还是外部)并且单独生成控制脉冲NDS的配置。然而，在此情况下，与图7所示的实施例示例I的配置相比，电路规模增大。在实施例示例I的像素电路IOA中，当写入驱动脉冲WS是激活H(S卩，采样晶体管125处于通状态)时，控制脉冲NDS为L (低电平)，因此，电流路径控制晶体管612处于断状态。另一方面，当写入驱动脉冲WS是不激活L (即，采样晶体管125处于断状态)时，控制脉冲NDS为H (高电平)，因此，电流路径控制晶体管612处于通状态。即，写入驱动脉冲WS和控制脉冲NDS彼此关联地控制对应晶体管，因此采样晶体管125和实施例示例I中添加的电流路径控制晶体管612逻辑上执行互补操作。在写入驱动脉冲WS处于L电平的时段(例如，发光时段)中，电流路径控制晶体管612处于通状态。因此，驱动晶体管121的源极端(ND122)电连接到有机EL元件127的阳极端，并且来自驱动晶体管121的电流Ids流到有机EL元件127。另一方面，在写入驱动脉冲WS处于H电平的时段(例如，阈值校正时段、信号写入时段和迁移率校正时段)中，电流路径控制晶体管612处于断状态。因此，驱动晶体管121的源极端(ND122)与有机EL元件127的阳极端电隔离，并且来自驱动晶体管121的电流不流到有机EL元件127。即，与写入驱动脉冲相关联地执行有机EL元件127的电流路径的开/关控制。稍后将描述采用这样的实施例示例I的像素电路IOA的意义和优点的细节。通过防止有机EL元件127在迁移率校正中接通，可以正常地执行迁移率校正操作。[像素电路的操作]
图9是用于说明作为与像素电路10有关的驱动定时的一个示例的、通过线序系统将信号幅度Vin的信息写到保持电容120中的操作的时序图(理想状态)。图10是用于说明在图9所示的时序图中的主要时段中的等效电路和操作状态的图。在图9中，沿共同的时间轴示出了写入扫描线104WS的电势改变、电源线10OTSL的电势改变和视频信号线106HS的电势改变。与这些电势改变并行地，还示出了驱动晶体管121的栅极电势Vg和源极电势Vs的改变。基本上，对于写入扫描线104WS和电源线10OTSL的每一行，延迟一水平扫描时段地执行类似的驱动。下面，将关于比较示例的像素电路IOZ进行说明。下面说明的操作类似地适用于稍后描述的各个实施例中没有特别提到的各方面。基于如图9中的信号的各个脉冲的定时，控制流到有机EL元件127的电流的值。在图9的时序示例中，电源驱动脉冲DSL设置为第二电势V。。；，从而停止发光并初始化节点ND122。此后，当第一节点初始化电压Vtjfs施加到视频信号线106HS时，通过将采样晶体管125转为通状态而初始化节点ND121。在此状态下，电源驱动脉冲DSL设置为第一电势VrcH 从而，执行阈值校正。此后，将采样晶体管125转为断状态，并将视频信号Vsig施加到视频信号线106HS。在此状态下，采样晶体管125转为通状态。从而，写入信号并且同时执行 迁移率校正。在写入信号之后，采样晶体管125转为断状态。由此，开始发光。以此方式，基于脉冲之间的相位差，控制用于迁移率校正、阈值校正等的驱动。下面，将关注阈值校正和迁移率校正，详细描述操作。作为像素电路10中的驱动定时，首先，响应于从写入扫描线104WS提供的写入驱动脉冲WS，接通采样晶体管125，并执行从视频信号线106HS提供的视频信号Vsig的采样以将其保持在保持电容120中。首先，在下面的描述中，为了方便说明和理解，除非特别说明，否则假设写入增益是I (理想值)。此夕卜，如下做出简要表述。具体地，信号幅度Vin的信息例如写入、保持或采样到保持电容120中。如果写入增益低于1，则不是信号幅度Vin自身的大小、而是与对应于信号幅度Vin的大小的增益相乘的信息保持在保持电容120中。作为用于像素电路10的驱动定时，在将视频信号Vsig的信号幅度Vin的信息写到保持电容120时，从顺序扫描的观点执行将一行的视频信号同时发送到各列的视频信号线106HS的线序驱动。具体地，在基于具有2TR配置的像素电路10中的驱动定时的阈值校正和迁移率校正的基本概念中，首先，视频信号Vsig以时分方式在IH时段中具有基准电势(Vtjfs)和信号电势(V^Vin)15具体地，作为无效时段的视频信号Vsig为基准电势(Vtjfs)的时段被认为是一个水平时段的前半部分，并且作为有效时段的视频信号Vsig为信号电势(Vsig=UVin)的时段被认为是一个水平时段的后半部分。在将一个水平时段划分为前半部分和后半部分时，典型地，将其划分为几乎1/2时段。然而，这不是必须的。后半部分可以设为长于前半部分，或反之，后半部分可设为短于前半部分。用于信号写入的写入驱动脉冲WS还用于阈值校正和迁移率校正，并且写入驱动脉冲WS在IH时段内两次设置为激活以接通采样晶体管125。在第一次的通定时执行阈值校正，在第二次的通定时同时执行信号电压写入和迁移率校正。此后，驱动晶体管121从在第一电势(高电势侧)的电源线10OTSL接收电流供应，并依赖于保持电容120中保持的信号电势(与视频信号Vsig的有效时段的电势相对应的电势)使得驱动电流Ids流到有机EL元件127。替代在IH时段中将写入驱动脉冲WS两次设为激活，可在保持采样晶体管125的通状态的情况下将视频信号线106HS的电势设为用于控制有机EL元件127中的亮度的信号电势(=vrfs+vin)。例如，在有机EL元件127的发光状态中，电源线10OTSL处于第一电势Vcc H，并且采样晶体管125处于断状态(见图10A)。此时，流到有机EL元件127的电流Ids具有由表达式(I)示出的值，该值依赖于驱动晶体管121的栅极-源极电压Vgs (节点ND121和节点ND122之间的电压)而定，这是因为，设计驱动晶体管121以便工作在饱和区。此后，在电源线10OTSL处于第一电势V。。H并且视频信号线106HS处于对应于视频信号Vsig的无效时段的基准电势(Vtjfs)的时间区域中，垂直驱动器103输出写入驱动脉冲WS，作为用于接通采样晶体管125的控制信号。从而，垂直驱动器103将等于驱动晶体管121的阈值电压Vth的电压保持在保持电容120中(见图10D)。此操作实现了阈值校正功能。通过此阈值校正功能，可以抵消基于每个像素电路10而变化的驱动晶体管121的阈值电压Vth的影响。优选地，垂直驱动器103通过在信号幅度Vin的采样之前的多个水平时段中重复执行阈值校正操作，确保将等于驱动晶体管121的阈值电压Vth的电压保持在保持电容120中。通过多次执行阈值校正操作，确保充分长的写入时间。这使得可以确保预先将等于驱 动晶体管121的阈值电压Vth的电压保持在保持电容120中。所保持的等于阈值电压Vth的电压用于抵消驱动晶体管121的阈值电压Vth。因此，即使当驱动晶体管121的阈值电压Vth基于每个像素电路10而变化时，图像一致性(即，遍布显示装置的整个屏幕的发光亮度的均匀性)也提高，这是因为，基于每个像素电路10而完全抵消了阈值电压Vth。具体地，可以防止当信号电势为低灰度级电势时趋于出现的亮度不均匀。优选地，在阈值校正操作之前，在电源线10OTSL处于第二电势并且视频信号线106HS处于与视频信号Vsig的无效时段相对应的基准电势(Vtjfs)的时间区域中，垂直驱动器103将写入驱动脉冲WS设为激活(在本示例中，H电平)以接通采样晶体管125。此后，垂直驱动器103在写入驱动脉冲WS保持激活H的情况下，将电源线10OTSL设为第一电势。由此，在源极端S设为充分低于基准电势(V-)的第二电势(放电时段C=第二节点初始化时段)(见图10B)并且驱动晶体管121的栅极端G设为基准电势(V-)(初始化时段D=第一节点初始化时段)(见图10C)之后，开始阈值校正操作(阈值校正时段E)。通过这样的栅极电势和源极电势的重置操作(初始化操作)，可以确保执行随后的阈值校正操作。放电时段C和初始化时段D也统称为阈值校正准备时段(=预处理时段)，用于初始化驱动晶体管121的栅极电势Vg和源极电势Vs。顺便提及，在图中所示的示例中，作为第一节点的节点ND121的初始化操作(初始化时段D)重复三次，并且从放电时段C的开始到最后初始化时段D的完成的时段用作阈值校正准备时段。在阈值校正时段E中，电源线10OTSL的电势从低电势侧的第二电势V。。；转变为高电势侧的第一电势V。。H，从而驱动晶体管121的源极电势Vs开始上升。具体地，驱动晶体管121的栅极端G保持在视频信号Vsig的基准电势(Vtjfs),并且漏极电流试图(seek)流动，直到驱动晶体管121由于驱动晶体管121的源极端S的电势Vs的上升而截止。当驱动晶体管121截止时，驱动晶体管121的源极电势Vs为“W。设置所有像素共同的接地布线cath的电势Veath,使得在阈值校正时段E中有机EL元件127保持在截止状态，从而漏极电流可以全部地(exclusively)流到保持电容120 —侧(当Ces《Cel时)并且可以防止流到有机EL元件127 一侧。
有机EL元件127的等效电路由二极管和寄生电容Cel的并联电路表示。因此，驱动晶体管121的漏极电流Ids用于对保持电容120和寄生电容Cel充电，只要满足"Vel ( Vcath+VthEL^即，只要有机EL元件127的漏电流显著小于流过驱动晶体管121的电流。结果，有机EL元件127的阳极端A的电压Vel (即，节点ND122的电势)随时间上升。然后，在节点ND122的电势(源极电势Vs)和节点ND121的电势(栅极电势Vg)之间的电势差恰好变为阈值电压Vth时,驱动晶体管121从通状态转为断状态。因此，漏极电流Ids的流动停止，并且阈值校正时段结束。即，在经过一定时间之后，驱动晶体管121的栅极-源极电压Vgs取阈值电压Vth的值。还可以仅执行一次阈值校正操作。然而，这不是必需的。阈值校正操作可以以一个水平时段为处理周期的方式重复多次(图中为四次)。例如，实际等于阈值电压Vth的电压被写到连接在驱动晶体管121的栅极端G和源极端S之间的保持电容120。然而，阈值校正时段E是从写入驱动脉冲WS设为激活H的定时到其返回到不激活L的定时。如果不能充分确保此时段，则阈值校正时段在等于阈值电压Vth的电压的写入之前结束。为了解决此问题，优选地，多次重复阈值校正操作。 在多次执行阈值校正操作的情况下一个水平时段为阈值校正操作的处理周期的原因如下。具体地，在阈值校正操作之前，处理经过初始化操作，其中，在一水平时段的前半部分中，经由视频信号线106HS提供基准电势(V-)以将源极电势设为第二电势V&。自然地，阈值校正时段短于一水平时段。由于保持电容120的电容C。,和第二电势之间的大小关系和其他因素，这可能导致在一轮此短阈值校正操作时段中不能将准确的对应于阈值电压Vth的电压保持在保持电容120中的情况。优选多次执行阈值校正操作的原因在于，多次阈值校正操作用作针对此问题的对策。具体地，优选地通过在将信号幅度Vin采样到保持电容120 (信号写入)之前的多个水平周期中重复多次执行阈值校正操作，确保等于驱动晶体管121的阈值电压Vth的电压保持在保持电容120中。例如，当栅极-源极电压Vgs变为Vxl OVth)时，即，当驱动晶体管121的源极电势Vs从低电势侧的第二电势变为“Vtjfs-Vx1 ”时，第一阈值校正时段E_1结束(见图IOD)。因此，在第一阈值校正时段E_1的完成的定时，将Vxl写到保持电容120。接下来，在一水平时段的后半部分中，驱动扫描器105将写入驱动脉冲WS切换为不激活L，并且水平驱动器106将视频信号线106HS的电势从基准电势(Vtjfs)切换到视频信号U=V^Vin)(见图10E)。由此，视频信号线106HS的电势改变为视频信号Vsig的电势，并且写入扫描线104WS的电势(写入驱动脉冲WS)变为低电平。此时，采样晶体管125处于非导通(断)状态。依赖于采样晶体管125的切换之前保持在保持电容120中的Vxl的漏极电流流到有机EL元件127。由此，源极电势Vs稍微上升。如果此上升的量定义为Val，则源极电势Vs变为Itjfs-VxJVal'此外，保持电容120连接在驱动晶体管121的栅极端G和源极端S之间。由于此保持电容120的影响，栅极电势Vg与驱动晶体管121的源极电势Vs的改变相关联地改变。由此，栅极电势Vg变为Itjf^Val”。在接下来的第二阈值校正时段E_2中，执行与第一阈值校正时段E_1中的操作相同的操作。具体地，首先，将驱动晶体管121的栅极端G保持在视频信号Vsig的基准电势(Vofs)，并且栅极电势Vg立刻从紧挨在前的“Vg=基准电势(Vofs) +Val ”切换为基准电势(V0fs)o保持电容120连接在驱动晶体管121的栅极端G和源极端S之间。由于此保持电容120的影响，源极电势Vs与驱动晶体管121的栅极电势Vg的改变相关联地改变。由此，源极电势Vs从紧挨在前的Itjfs-VxJVal ”降低Val，因此变为Itjfs-Vxl”。此后，漏极电流试图流动，直到驱动晶体管121由于驱动晶体管121的源极端S的电势Vs的上升而截止。然而，当栅极-源极电压Vgs变为Vx2 OVth)时，S卩，当驱动晶体管121的源极电势Vs变为W时，此电势上升结束，并且在第二阈值校正时段E_2的完成的定时，将Vx2写到保持电容120。紧挨在接下来的第三阈值校正时段E_3之前，由于依赖于保持电容120中保持的Vx2的漏极电流流到有机EL元件127，因此源极电势Vs变为“Vtjfs-VxJVa2”，并且栅极电势Vg变为 ”。类似地，在接下来的第三阈值校正时段E_3中，当栅极-源极电压Vgs变为Vx3OVth)时，S卩，当驱动晶体管121的源极电势Vs变为“ν&-νχ3”时，源极电势上升结束，并且在第三阈值校正时段Ε_3的完成的定时，将Vx3写到保持电容120。紧挨在接下来的第四阈值校正时段Ε_4之前，由于依赖于保持电容120中保持的Vx3的漏极电流流到有机EL元件 127，因此源极电势Vs变为“Vtjfs-VJVa3”，并且栅极电势Vg变为ItjfJVa3”。然后，在接下来的第四阈值校正时段Ε_4中，漏极电流流动，直到驱动晶体管121由于驱动晶体管121的源极端S的电势Vs的上升而截止。当驱动晶体管121截止时，驱动晶体管121的源极电势Vs Sltjfs-Vth'并且获得栅极-源极电压Vgs等于阈值电压Vth的状态。在第四阈值校正时段Ε_4的完成的定时，驱动晶体管121的阈值电压Vth保持在保持电容120中。除了阈值校正功能外，像素电路10具有迁移率校正功能。具体地，为了在视频信号线106HS处于与视频信号Vsig的有效时段对应的信号电势(VtjfJVin)的时间区域中将采样晶体管125转到导通状态，垂直驱动器130将提供到写入扫描线104WS的写入驱动脉冲WS(在本示例中，H电平)在比上述时间区域更短的时段中保持激活。在此时段中，在信号电势(Vtjf^Vin)提供到驱动晶体管121的控制输入端的状态下，经由驱动晶体管121对有机EL元件127的寄生电容Cel和保持电容120充电(见图10F)。通过适当地设置写入驱动脉冲WS的此激活时段(此时段是采样时段和迁移率校正时段两者)，可以与将对应于信号幅度Vin的信息保持在保持电容120中同时，添加对于驱动晶体管121的迁移率μ的校正。将信号电势(VtjfJVin)通过水平驱动器106实际提供到视频信号线106HS并且写入驱动脉冲WS设置为激活H的时段称为信号幅度Vin到保持电容120的写入时段(也称为采样时段)。具体地，在像素电路10中的驱动定时中，在电源线10OTSL处于高电势侧的第一电势Vrcjl并且视频信号Vsig处于有效时段(信号幅度Vin的时段)的时间区域中，将写入驱动脉冲WS设置为激活。即，结果，通过视频信号线106HS的电势处于与视频信号Vsig的有效时段对应的信号电势(VtjfJVin)的时间宽度与写入驱动脉冲WS的激活时段之间的重叠范围来确定迁移率校正时间(和采样时段)。具体地，因为写入驱动脉冲WS的激活时段的宽度设置得稍小以便落入视频信号线106HS处于信号电势的时间宽度内，所以通过写入驱动脉冲WS相应确定迁移率校正时间。确切地，迁移率校正时间(和采样时段)是从写入驱动脉冲WS上升并且采样晶体管125接通的定时到写入驱动脉冲WS下降并且采样晶体管125关断的定时的时间。在图中，在第四阈值校正时段E_4之后将写入驱动脉冲WS暂时设置为不激活L。然而，这不是必需的。视频信号Vsig可以在写入驱动脉冲WS保持激活H的情况下从基准电势(Vtjfs)切换到对应于有效时段的信号电势(VJvin)t5
具体地，在采样时段中，在驱动晶体管121的栅极电势Vg为信号电势(Vtjf^Vin)的状态下，采样晶体管125变为导通(通)状态。因此，在写入和迁移率校正时段H中，在驱动晶体管121的栅极端G固定为信号电势(Vtjf^Vin)的状态下，驱动电流Ids流过驱动晶体管121。保持信号幅度Vin的信息，以便与驱动晶体管121的阈值电压Vth相加。结果，总是抵消驱动晶体管121的阈值电压Vth的改变，这等效于阈值校正。通过此阈值校正，保持电容120中保持的栅极-源极电压Vgs变为“Vsig+Vth”= “Vin+Vth”。此外，因为在此采样时段中同时执行迁移率校正，所以采样时段还用作迁移率校正时段(写入和迁移率校正时段H)。当有机EL元件127的阈值电压定义为Vtha时，通过设置“VQfs_Vth〈VthEJ的关系，将有机EL元件127设为反向偏压状态，并处于截止状态(高阻抗状态)。因此，其不发光并且不展现二极管特性，而是简单的电容性特性。因此，由于保持电容120的电容Qs和有机EL元件127的寄生电容(等效电容)Cel之间的耦合，流过驱动晶体管121的漏极电流(驱动电流Ids)写到电容“C=Ccs+Cel”。由此，驱动晶体管121的漏极电流流到有机EL元件127的寄生电容Cel并开始充电。结果，驱动晶体管121的源极电势Vs上升。 在图9的时序图中，此电势上升量由AV表示。从通过阈值校正保持在保持电容120中的栅极-源极电压“Vgs=Vin+Vth”减去此上升量，即作为迁移率校正参数的电势校正值八乂’使得栅极-源极电压变为“^^^^^”。因此，施加负反馈。此时，驱动晶体管121的源极电势\变为“_Vth+ Δ V’,这是通过从栅极电势Vg (=Vin)减去保持电容中保持的电压"Vgs=Vin+Vth- Δ V” 而获得的值。以此方式，通过像素电路10中的驱动定时，在写入和迁移率校正时段H中执行信号幅度Vin的采样和用于迁移率μ的校正的M (负反馈量，迁移率校正参数)的调整。写入扫描器104可以调整写入和迁移率校正时段H的时间宽度，从而可以优化去往保持电容120的驱动电流Ids的负反馈量。电势校正值AV是AV ^ Ids · t/Cel。如从此等式显而易见的，当作为驱动晶体管121的漏极-源极电流的驱动电流Ids越大时，电势校正值AV越大。相反，当驱动晶体管121的驱动电流Ids越小时，电势校正值Λ V越小。以此方式，依赖于驱动电流Ids确定电势校正值AV。当信号幅度Vin越高时，驱动电流Ids越大，并且电势校正值AV的绝对值也越大。因此，可以实现与发光亮度级相关联的迁移率校正。此时，写入和迁移率校正时段H不必恒定。相反，在某些情况下，依赖于驱动电流Ids而调整所述时段是优选的。例如，优选地，如果驱动电流Ids大，则迁移率校正时段t设置得稍短，相反，如果驱动电流Ids小，则写入和迁移率校正时段H设置得稍长。此外，电势校正值AV是Ids因此，即使当驱动电流Ids由于基于每个像素电路10的迁移率μ的变化而变化时，也获得分别适合于驱动电流Ids的各个值的电势校正值AV。因此，可以校正基于每个像素电路10的迁移率μ的变化。即，如果信号幅度Vin恒定，则当驱动晶体管121的迁移率μ越高时，电势校正值AV的绝对值越大。换句话说，因为当迁移率μ越高时电势校正值Λ V越大，所以可以消除每个像素电路10上的迁移率μ的变化。像素电路10还具有自举功能。具体地，在信号幅度Vin的信息保持在保持电容120中的定时，写入扫描器104取消将写入驱动脉冲WS施加到写入扫描线104WS(即，将其转到不激活L (低))，以将采样晶体管125转到非导通状态，并将驱动晶体管121的栅极端G与视频信号线106HS电隔离(发光时段I :见图10G)。在发光时段I的开始之后，水平驱动器106在随后的适当定时将视频信号线106HS的电势返回到基准电势(V-)。有机EL元件127的发光状态继续，直到第(m+m’ _1)水平扫描时段。通过上述处理，完成了配置第(n，m)子像素的有机EL元件127的发光操作。此后，下一帧(或场)开始，并且再次重复阈值校正准备操作、阈值校正操作、迁移率校正操作和发光操作。在发光时段I中，驱动晶体管121的栅极端G与视频信号线106HS隔离。因为取消将信号电势(Vtjf^vin)施加到驱动晶体管121的栅极端G，所以允许驱动晶体管121的栅极电势Vg上升。保持电容120连接在驱动晶体管121的栅极端G和源极端S之间，并且由于此保持电容120的效果而执行自举操作。如果假设自举增益为I (理想值)，则源极电势Vs与驱动晶体管121的栅极电势Vg相关联地改变，并且可以保持栅极-源极电压Vgs恒定。此时，流过驱动晶体管121的驱动电流Ids流至有机EL元件127，并且有机EL元件127的阳极电势依赖于驱动电流Ids而上升。此电势上升的量定义为Vel。在适当时，随着源极电势入的上升而消除了有机EL元件127的反向偏压状态。因此，有机EL元件127由于流至、其的驱动电流Ids而开始实际发光。通过将“Vsig+Vth_ A V，或“Vin+Vth_ A V，代入示出晶体管特性的上述表达式(I )，驱动电流Ids与栅极电压Vgs的关系可以表不为表达式(5A)或表达式(5B)(两个表达式统称为表达式(5))。Ids=k * U (Vsig-Vofs-AV)2 (5A)Ids=k- u * (Vin-Vofs-AV)2 (5B)从此表达式(5)，发现抵消了阈值电压Vth的项，并且提供到有机EL元件127的驱动电流Ids不依赖于驱动晶体管121的阈值电压Vth。具体地,例如,如果Vtxfs设置为0伏,则流过有机EL元件127的电流Ids与通过从用于控制有机EL元件127的亮度的视频信号Vsig的值减去由于驱动晶体管121的迁移率U而导致的第二节点ND2 (驱动晶体管121的源极端)处的栅极校正值A V而获得的值的平方成比例。换句话说，流过有机EL元件127的电流Ids不依赖于有机EL元件127的阈值电压Vtha和驱动晶体管121的阈值电压Vth。SP，有机EL元件127的发光量(亮度)不受有机EL元件127的阈值电压Vtha和驱动晶体管121的阈值电压Vth影响。此外，第(n，m)有机EL元件127的亮度具有对应于电流Ids的值。此外，对于具有越高迁移率U的驱动晶体管121，电势校正值AV越大，因此，栅极-源极电压Vgs的值越小。因此，在表达式(5)中，尽管迁移率y的值大，但是(Vsig-Vtjfs-AV)2的值小。结果，可以校正漏极电流Ids。具体地，即使在具有不同迁移率U的驱动晶体管121中，当视频信号Vsig的值相同时，漏极电流Ids也基本相同。结果，使得流过有机EL元件127并控制有机EL元件127的亮度的电流Ids—致。即，可以校正由于迁移率U的变化(以及k的变化)而导致的有机EL元件127的亮度的变化。此外，保持电容120连接在驱动晶体管121的栅极端G和源极端S之间。由于此保持电容120的效果，在发光时段的第一阶段执行自举操作。从而，驱动晶体管121的栅极电势Vg和源极电势Vs以驱动晶体管121的栅极-源极电压“Vgs=Vin+Vth-AV”保持恒定的方式上升。因为驱动晶体管121的源极电势Vs变为“_Vth+AV+Vel”，所以栅极电势Vg变为“Vin+Vel”。此时，驱动晶体管121的栅极-源极电压Vgs恒定，因此，驱动晶体管121施加恒定电流(驱动电流Ids)至有机EL元件127。结果，有机EL元件127的阳极端A的电势(=节点ND122的电势)上升到使得饱和态的驱动电流Ids可以流动到有机EL元件127的电压。有机EL元件127的I-V特性随着发光时间的增加而改变。因此，节点ND122的电势也随着时间经过而改变。然而，即使当有机EL元件127的阳极电势由于此随时间的劣化而改变时，保持电容120中保持的栅极-源极电压Vgs也总是保持恒定在“Vin+Vth-A V”。驱动晶体管121工作为恒流源。因此，即使有机EL元件127的I-V特性随着时间而改变，并且驱动晶体管121的源极电势Vs与此相关联地改变，流到有机EL元件127的电流也不变，因此，有机EL元件127的发光亮度也保持恒定，这是因为，驱动晶体管121的栅极-源极电压Vgs通过保持电容120保持恒定Vin+Vth-AV)。因为实际上自举增益低于“1”，所以栅极-源极电压Vgs低于“Vin+Vth- A V，。然而，栅极-源极电压Vgs保持在依赖于此自举增益的电压的事实仍然存在。如上所述，在比较示例和实施例示例I的像素电路10中，通过对于驱动定时的设计而自动配置阈值校正电路和迁移率校正电路。像素电路10用作驱动信号保持恒定的电路，其校正阈值电压Vth和载流子迁移率y的影响，以保持驱动电流恒定，以便防止由于驱 动晶体管121的特性变化(在本示例中，阈值电压Vth和载流子迁移率y的变化)而对驱动电流Ids造成的影响。因为像素电路10不仅执行自举操作，还执行阈值校正操作和迁移率校正操作，所以通过等于阈值电压Vth的电压和用于迁移率校正的电势校正值A V来调整由自举操作保持的栅极-源极电压Vgs。因此，有机EL元件127的发光亮度不受驱动晶体管121的阈值电压Vth和迁移率y的变化的影响，也不受有机EL元件127随时间的劣化的影响。可用对应于输入视频信号Vsig (信号幅度Vin)的稳定灰度级执行显示，并可获得高质量图像。此外，像素电路10可通过使用n沟道驱动晶体管121的源级跟随器电路配置。因此，即使当按原样使用具有现有阳极和阴极电极的有机EL元件时，也可以进行有机EL元件127的驱动。此外，像素电路10可通过仅使用n沟道晶体管(包括驱动晶体管121、其外围部分的采样晶体管125等)来配置，并且在晶体管制造中还可以实现成本降低。[显示不均匀现象出现的原因]如上所述，在图9所示的驱动定时的情况下，电势校正值AV是AV Ids *t/Celo如从此等式显而易见的，当作为驱动晶体管121的漏极-源极电流的驱动电流Ids越大时，电势校正值A V越大。相反，当驱动晶体管121的驱动电流Ids越小时，电势校正值A V越小。以此方式，依赖于驱动电流Ids确定电势校正值AV。当信号幅度Vin越高时，驱动电流Ids越大，并且电势校正值AV的绝对值也越大。因此，可以实现与发光亮度级相关联的迁移率校正。此时，写入和迁移率校正时段H不必恒定。相反，在某些情况下，依赖于驱动电流Ids进行调整是优选的。例如，优选地，如果驱动电流Ids大，则将迁移率校正时段t设置得稍短，相反，如果驱动电流Ids小，则将写入和迁移率校正时段H设置得稍长。如上所述，迁移率校正是在将对应于视频信号Vsig的驱动电压写到保持电容120的同时、将电流经由驱动晶体管121提供到保持电容120的处理。在此迁移率校正中，通过如上所述在写入视频信号Vsig的同时使得电流流过驱动晶体管121，升高源极电势Vs (第二节点的电势)。然而，在某些情况下，源极电势Vs到达有机EL元件127的(发光部分ELP的)阈值电压Vtha，并且有机EL元件127变为接通的状态。由此，阻止了反映驱动晶体管121的迁移率U的源极电势Vs的上升，并且不正常地执行校正操作，这导致一致性劣化。例如，如果使用其迁移率U过大(高)的驱动晶体管121，则过度执行迁移率校正。因此，紧挨发光之前的栅极-源极电压Vgs的崩溃(collapse)出现，并且出现显著的亮度下降和一致性下降。为了抑制此不利影响，例如应当将迁移率校正脉冲的宽度设小。然而，实际上，在具有小宽度迁移率校正脉冲的操作的情况下，考虑到电路配置、延迟和其他方面，脉冲宽度的设置和管理是困难的。例如，如果使用M0SFET，则过度执行迁移率校正，因为其迁移率ii高。因此，迁移率校正脉冲的宽度必须设置为大约几纳秒以防止亮度下降。控制宽度如此小的脉冲很困难。考虑到这一点，期望在不将迁移率校正脉冲的宽度设小的情况下(基本保持当前条件的情况下)解决问题。[针对显示不均匀现象的对策]图11是用于说明关注于针对由于迁移率校正时段中的有机EL元件127的接通现象而导致的显示不均匀的对策的、实施例示例I的像素电路的驱动方法的时序图。图中所示的示例是作为第一节点的节点ND121的初始化操作(初始化时段D)的次数仅为I、并且重复阈值校正操作三次的情况示例。 本实施例采用通过在“对应于迁移率校正的特定时段”中阻断电光元件的电流路径来解决由于迁移率校正时段中的电光元件的接通现象而导致的显示不均匀现象的方法。此配置可以在不将迁移率校正脉冲的宽度设小的情况下(在基本保持当前条件的情况下)防止电光元件由于迁移率校正时段中第二节点的电势改变而接通。“对应于迁移率校正的特定时段”是通过在基本上“迁移率校正时段”中阻断电光元件的电流路径而防止电光元件接通的时段就足够了。因此，在两个时段之间可能存在一些差别。具体地，防止电光元件在迁移率校正中接通就足够了。因此，使得在迁移率校正中没有电流流到电光元件就足够了。替代地，即使允许电流流动，在接通之前中断电流也就足够了，并且电流可以在迁移率校正时段中的某些时段中流到电光元件，只要在迁移率校正中电光元件不接通。例如，实施例示例I采用通过在“对应于迁移率校正的特定时段”中阻断节点ND 122 (第二节点)和有机EL元件127的阳极端A (电光元件的一端)之间的电连接来解决显示不均匀现象的方法。此配置可以避免迁移率校正时段中节点ND122的电势改变传递到有机EL元件127的阳极端，并且可以防止有机EL元件127在迁移率校正中接通。例如，如图6和图7所示，在实施例示例I的像素电路IOA中，在驱动晶体管121的源极端(ND122 :第二节点)和有机EL元件127的一端(在图中，阳极端A)之间提供电流路径控制晶体管612，并且将通过倒相器612对写入驱动脉冲WS进行逻辑反转而获得的控制脉冲NDS提供到其控制输入端。实施例示例I具有在“对应于迁移率校正的特定时段”和迁移率校正时段之间几乎不存在“差别”的形式。因此，可以与迁移率校正的开始几乎同时地阻断节点ND122和有机EL元件127的阳极端A之间的电连接。此外，可以与随后的发光时段I的开始(迁移率校正的结束)几乎同时地将节点ND122电连接到有机EL元件127的阳极端A。在迁移率校正处理——其是将写入驱动脉冲WS设为激活H以将采样晶体管125转为通状态、从而在将对应于视频信号Vsig的驱动电压写到保持电容120的同时将电流经由驱动晶体管121提供到保持电容120的处理一的时段中，控制脉冲NDS处于L电平，并且电流路径控制晶体管612处于断状态。因此，在迁移率校正时段(在图中，写入和迁移率校正时段H)中，尽管源极电势Vs (第二节点的电势)上升，有机EL元件127也不变为接通的状态。这可以消除执行不适当的迁移率校正并导致一致性劣化的现象。
如果紧挨在电流路径控制晶体管612设为通状态之前的节点ND122的电势(源极电势Vs)与有机EL元件127的阳极端A的电势不同，则紧挨伴随将电流路径控制晶体管612设置为通状态的连接之后，节点ND122 (S卩，有机EL元件127的阳极端A)的电势(源极电势Vs)和节点ND121 (栅极电势Vg)的电势稍微下降。然而，通常，这不会导致问题。[实施例示例2]图12和图13是示出实施例示例2的像素电路IOB以及包括此像素电路IOB的显示装置的一个形式的图。在像素阵列部分102中包括实施例示例2的像素电路IOB的显示装置将称为实施例示例2的显示装置1B。图12示出基本配置(一个像素)，并且图13示出具体配置(整个显示装置)。尽管图13示出图7的配置的修改示例，但是对于图8的配置也可以进行相同的修改。在实施例示例2中，等于有机EL元件127的寄生电容Cel的辅助电容连接到对于每个像素电路IOB的节点ND122。具体地，如图12和图13所示，像素电路IOB在驱动晶体 管121的源极端(节点ND122)和电源线10OTSL之间具有辅助电容614。尽管图中未示出，但是辅助电容614可以提供在驱动晶体管121的源极端(节点ND122)和阴极布线cath或另一基准电势节点之间。尽管图中未示出，但是可以提供能够按需要阻断辅助电容614的连接效果(即，至辅助电容614的电流路径)的开关晶体管。例如，如同图中提供SW，进行配置以便能够按需要阻断辅助电容614和电源线10OTSL或阴极布线cath或另一基准电势节点之间的连接。此“按需要”意味着对应于电流路径控制晶体管612的通状态的特定时段(优选地，同一时段)。优选地，辅助电容614的电容Csub与有机EL元件127的(发光部分ELP的)寄生电容Cejl基本相等。在实施例示例I的情况下，在电流路径控制晶体管612的断状态的时段中，有机EL元件127的(发光部分ELP的)寄生电容Cel与节点ND122电隔离。因此，节点ND122的电势改变不施加到有机EL元件127的阳极端A，并且可以防止有机EL元件127变为接通状态。然而，因为来自驱动晶体管121的电流全部用在保持电容120 —侧的充电电流，所以迁移率校正时段和阈值校正时段的工作状态与电流路径控制晶体管612不存在时的不同。在实施例示例2中，考虑到这一点，提供辅助电容614，使得在电流路径控制晶体管612的断状态的时段中，迁移率校正时段和阈值校正时段的工作状态也可以与不存在电流路径控制晶体管612时的基本相同。此外，优选地，其电容Csub设置为与有机EL元件127的寄生电容Cel基本相等。在图中示出的示例中，辅助电容614在电流路径控制晶体管612的通状态的时段中也保持连接。然而，通常这不会导致特别的不便。如果当其保持连接时导致不便，则如上所述提供能够在电流路径控制晶体管612的通状态的时段中阻断其间的连接的开关晶体管。[实施例示例3]图14到图16是示出实施例示例3的像素电路IOC和包括此像素电路IOC的显示装置的一个形式的图。在像素阵列部分102中包括实施例示例3的像素电路IOC的显示装置将称为实施例示例3的显示装置1C。图14示出基本配置(一个像素)，并且图15示出具体配置(整个显示装置)。尽管图15示出对实施例示例2的图13的配置的修改示例，但是对于实施例示例I的图7和图8的配置，也可以进行相同的修改。图16是用于说明关注于针对由于迁移率校正时段中有机EL元件127的接通现象而导致的显示不均匀的对策的、实施例示例3的像素电路的驱动方法的时序图。
如图14和图15所示，在实施例示例3中，替代提供倒相器616，在像素阵列部分102外部提供独立于写入驱动脉冲WS执行电流路径控制晶体管612的通/断控制的电流路径控制扫描器611。电流路径控制扫描器611和电流路径控制晶体管612配置控制部分，该控制部分与将对应于视频信号的驱动电压写到保持电容的同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。电流路径控制扫描器611生成用于在“对应于迁移率校正的特定时段”中阻断有机EL元件127 (电光元件)的电流路径的控制脉冲NDS，并将共同的控制脉冲NDS经由电流路径控制扫描线612DS，提供到同一行上的电流路径控制晶体管612的控制输入端。换句话说，“对应于迁移率校正的特定时段”是“与将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段”。在实施例示例I和实施例示例2中，通过倒相器616对写入驱动脉冲WS进行逻辑反转而生成控制脉冲NDS。替代地，尽管图中未示出，如果p沟道晶体管用作电流路径控制晶体管612，则写入驱动脉冲WS自身用作控制脉冲NDS。因此，在控制脉冲NDS的定时设置 上没有灵活性。因此，电流路径控制晶体管612的通/断操作基本上是用于采样晶体管125的通/断操作的互补操作，并且与写入驱动脉冲相关联地控制有机EL元件127的电流路径的开/关。相反，在实施例示例3中，可以与写入驱动脉冲WS无关地生成控制脉冲NDS。因此，控制脉冲NDS的定时设置具有灵活性，并且可以与写入驱动脉冲无关地控制有机EL元件127的电流路径的开/关。例如，如图16所示，控制脉冲NDS还可以在阈值校正时段E中设为H状态，并且仅在迁移率校正时段(在此示例中，写入和迁移率校正时段H)中设为L状态。在实施例示例I和实施例示例2中，当在阈值校正时段E的结束定时将电流路径控制晶体管612转为通状态时，在所添加的电流路径控制晶体管612的接通的时刻，栅极电势Vg和源极电势Vs改变，这是因为，紧挨在接通之前的源极电势Vs与有机EL元件127的阳极端A的电势不同。相反，在实施例示例3中，电流路径控制晶体管612在阈值校正时段E中也处于通状态。因此，可以完全消除提供电流路径控制晶体管612对阈值校正处理的影响。如图16中由虚线所示，还可以在写入和迁移率校正时段H的前一半中将控制脉冲NDS保持在H状态，并且仅在后一半中将控制脉冲NDS设为L状态。在此情况下，有机EL元件127的阳极端A的电势可以升高到有机EL元件127在写入和迁移率校正时段H的前一半中不接通的程度。这可以减少紧挨电流路径控制晶体管612设为通状态之前的节点ND122的电势(源极电势Vs)和有机EL元件127的阳极端A的电势之间的差别。这对于控制脉冲NDS仅在写入和迁移率校正时段H的前一半中设为L状态、并且控制脉冲NDS在后一半中设为H状态时也是同样的。因此，与实施例示例I和实施例示例2中相比，可以使得紧挨随着电流路径控制晶体管612设为通状态的连接之后的节点ND122 (S卩，有机EL元件127的阳极端A)的电势(源极电势Vs)和节点ND121的电势(栅极电势Vg)的改变更小。[实施例示例4]图17是用于说明实施例示例4的图。实施例示例4是关于配备有应用了上述技术的显示装置的电子设备的情况示例，所述技术用于抑制和消除由于迁移率校正时段中的有机EL元件127的接通现象而导致的显示不均匀。本实施例的显示不均匀抑制处理可以应用到各种电子设备使用的具有电流驱动显示元件的显示装置，该各种电子设备如游戏机、电子书、电子字典和蜂窝电话。
例如，图17A是示出当电子设备700是电视接收机702时的外观示例的透视图，电视接收机702利用作为图像显示装置的一个示例的显示模块704。电视接收机702具有显示模块704布置在由基板706支撑的前面板703的前表面上、并且在显示表面上提供滤光玻璃705的结构。图17B是示出当电子设备700是数字相机712时的外观示例。数字相机712包括显示模块714、控制开关716、快门按钮717和其他组件。图17C是示出当电子设备700是摄像机722时的外观示例的图。在摄像机722中，在主体723的前侧提供用于对被摄体进行成像的成像透镜725，此外，布置了显示模块724、拍摄开始/停止开关726等。图17D是示出当电子设备700是计算机732时的外观示例的图。计算机732包括下机架733a、上机架733b、显示模块734、网络相机735、键盘736等。图17E是示出当电子设备700是蜂窝电话742时的外观示例的图。蜂窝电话742是可折叠型，并且包括上机架743a、下机架743b、显示模块744a、副显示器744b、相机745、耦合部分746 (在此示例中，铰链部分)、画面灯747等。 显示模块704、显示模块714、显示模块724、显示模块734、显示模块744a和副显示器744b通过使用本实施例的显示装置制造。由此，各个电子设备700可以校正由于驱动晶体管的阈值电压和迁移率的变化(和k的变化)而导致的亮度变化。此外，它们可以抑制和消除由于迁移率校正时段中有机EL元件127的接通现象而导致的显示不均匀，并且可以以高图像质量执行显示。尽管通过使用实施例说明本说明书中公开的技术，但是权利要求中提出的内容的技术范围不限于上述实施例中描述的范围。可以对上述实施例添加各种改变或改进，而不背离本说明书中公开的技术的主旨，并且添加改变或改进的这种形式也包括在本说明书中公开的技术的技术范围内。上述实施例不限于根据权利要求的技术，并且对于作为本说明书中公开的技术的主题的问题的解决方案，实施例中说明的特性的全部组合不总是必需的。各种阶段的技术包括在上述实施例中，并且可通过多个公开的构成需求中的适当组合提取各种技术。即使从实施例中示出的所有构成需求移除若干构成需求，移除了若干构成需求的此配置也可以提取为本说明书中公开的技术，只要获得对作为本说明书中公开的技术的主题的问题有反应的效果。例如，n沟道晶体管用作实施例示例I到实施例示例3中的电流路径控制晶体管612。然而，这不是必需的，并且还可以使用p沟道晶体管。在此情况下，具有与写入驱动脉冲WS的极性相同极性的控制脉冲提供到此p沟道晶体管的控制输入端。在实施例示例I到实施例示例3中，电流路径控制晶体管612提供在节点ND122和有机EL元件127的阳极端A之间。然而，这不是必需的，并且可以采用另外配置，只要可以在“对应于迁移率校正的特定时段”中控制有机EL元件127的电流路径的开关。例如，尽管图中未示出，但是电流路径控制晶体管612可以提供在有机EL元件127的阴极端K和阴极布线cath之间。此外，关于抑制由于在将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理(对应于迁移率校正处理)中的电光元件的接通而导致的显示不均匀，进行配置以便能够执行控制以至少防止电光元件在此处理时段中接通就足够了，并且只要满足此条件，可以采用各种配置。不必通过如实施例示例3那样在像素电路外提供的控制部分109 (在上述实施例中，电流路径控制扫描器611)设计像素电路10的控制定时来实现处理此问题的配置。用于处理此问题的电路元件可以包括在如实施例示例I和实施例示例2中的像素电路中。S卩，可以对每个像素电路提供电流路径阻断控制部分，其与将对应于视频信号的驱动电压写到保持电容的同时、将电流经由驱动晶体管提供到保持电容的处理相关联地，阻断电光元件的电流路径。替代地，与实施例3中在像素电路10外提供独立的电流路径控制扫描器611不同，可利用由另一扫描器输出的驱动脉冲，通过逻辑电路生成控制脉冲NDS，并且可通过控制脉冲NDS控制电流路径控制晶体管612。作为与对应于视频信号的驱动电压写到保持电容的处理相关联地阻断电光元件的电流路径的电子组件，电流路径控制晶体管612用作电流路径控制晶体管。然而，可使用另一开关组件。显然，可以采用例如通过在n沟道和p沟道之间互换晶体管、并与此互换相关联地反转电源和信号的极性而获得的互补配置。当考虑到上述实施例的描述时，根据专利权利要求的范围中提出的权利要求的技 术是一个示例，并且例如提取以下技术。下面，将列出所述技术。[附加项I]一种像素电路，包括显示部分；保持电容；写入晶体管，将对应于视频信号的驱动电压写到保持电容；以及驱动晶体管，基于写到保持电容的驱动电压驱动显示部分；其中，配置像素电路，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。[附加项2]如附加项I所述的像素电路，其中，执行控制，使得在与将视频信号经由写入晶体管提供到驱动晶体管的控制输入端和保持电容的一端的同时、将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中，阻断显示部分的电流路径。[附加项3]如附加项I或附加项2所述的像素电路，还包括电流路径控制晶体管，能够控制显示部分的电流路径的开关。[附加项4]如附加项3所述的像素电路，其中，与用于控制写入晶体管的写入驱动脉冲相关联地控制电流路径控制晶体管。[附加项5]如附加项3所述的像素电路，其中，与用于控制写入晶体管的写入驱动脉冲无关地控制电流路径控制晶体管。[附加项6]如附加项I至附加项5的任一所述的像素电路，其中，辅助电容的一端连接到保持电容的另一端和驱动晶体管的一个主电极端之间的连接节点；以及辅助电容的另一端连接到预定基准电势节点。[附加项7]如附加项6所述的像素电路，其中，辅助电容具有与显示部分的寄生电容的电容值基本相同的电容值。[附加项8]如附加项6或附加项7所述的像素电路，其中，配置辅助电容的连接，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地被阻断。 [附加项9]如附加项I至附加项8的任一所述的像素电路，其中，将视频信号经由写入晶体管提供到驱动晶体管的控制输入端和保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用于校正驱动晶体管的迁移率的迁移率校正处理。[附加项10]如附加项I至附加项9的任一所述的像素电路，其中，在驱动晶体管的阈值电压的校正处理之后，执行将电流经由驱动晶体管提供到保持电容的处理。[附加项11]如附加项10所述的像素电路，其中，在阈值电压的校正处理中，不阻断显示部分的电流路径。[附加项12]如附加项I至附加项11的任一所述的像素电路，还包括像素部分，配置为包括排列的显示部分，其中，特性控制部分控制对于每个显示部分的驱动晶体管的特性。[附加项13]如附加项12所述的像素电路，其中，显示部分以二维矩阵方式排列在像素部分中。[附加项14]如附加项I至附加项13的任一所述的像素电路，还包括控制部分，与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。[附加项15]如附加项I至附加项14的任一所述的像素电路，其中，显示部分是自发光型。[附加项16]如附加项15所述的像素电路，其中，显示部分具有有机电致发光部分。[附加项17]
一种显示装置，包括显示元件，被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管，所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分；以及控制部分，能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。[附加项18]如附加项17所述的显示装置，其中，对每个显示元件提供能够控制显示部分的电流路径的开关的电流路径控制晶体管，以及 提供执行电流路径控制晶体管的通/断控制的电流路径控制扫描器。[附加项19]一种电子设备，包括像素部分，配置为包括显示元件，所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管，所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分；信号生成器，生成要提供到像素部分的视频信号；以及控制部分，能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。[附加项20]一种用于驱动包括驱动显示部分的驱动晶体管的像素电路的方法，所述方法包括与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。本技术包含与2011年5月13日提交到日本专利局的日本优先权专利申请JP2011-107911中公开的主题相关的主题，其全部内容通过引用合并于此。
权利要求
1.一种像素电路,包括 显示部分； 保持电容； 写入晶体管，配置为将对应于视频信号的驱动电压写到保持电容；以及 驱动晶体管，配置为基于写到保持电容的驱动电压驱动显示部分； 其中，配置像素电路，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。
2.如权利要求I所述的像素电路， 其中，执行控制，使得在与将视频信号经由写入晶体管提供到保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理相对应的特定时段中，阻断显示部分的电流路径。
3.如权利要求I所述的像素电路，还包括 电流路径控制晶体管，配置为能够控制显示部分的电流路径的开关。
4.如权利要求3所述的像素电路， 其中，与用于控制写入晶体管的写入驱动脉冲相关联地控制电流路径控制晶体管。
5.如权利要求3所述的像素电路， 其中，与用于控制写入晶体管的写入驱动脉冲无关地控制电流路径控制晶体管。
6.如权利要求I所述的像素电路， 其中，辅助电容的一端连接到在保持电容的另一端和驱动晶体管的一个主电极端之间的连接节点；以及 辅助电容的另一端连接到预定基准电势节点。
7.如权利要求6所述的像素电路， 其中，辅助电容具有与显示部分的寄生电容的电容值基本相同的电容值。
8.如权利要求6所述的像素电路， 其中，配置辅助电容的连接，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地被阻断。
9.如权利要求I所述的像素电路， 其中，将视频信号经由写入晶体管提供到保持电容的一端、同时将电流经由驱动晶体管提供到保持电容的处理用于校正驱动晶体管的迁移率的迁移率校正处理。
10.如权利要求I所述的像素电路， 其中，在驱动晶体管的阈值电压的校正处理之后，执行将电流经由驱动晶体管提供到保持电容的处理。
11.如权利要求10所述的像素电路， 其中，在阈值电压的校正处理中，不阻断显示部分的电流路径。
12.如权利要求I所述的像素电路，还包括 像素部分，配置为包括排列的显示部分， 其中，特性控制部分控制对于每个显示部分的驱动晶体管的特性。
13.如权利要求12所述的像素电路， 其中，在像素部分中，显示部分以二维矩阵方式排列。
14.如权利要求I所述的像素电路，还包括 控制部分，配置为与将对应于视频信号的驱动电压写到保持电容、同时将电流经由驱动晶体管提供到保持电容的处理相关联地，执行显示部分的电流路径的阻断控制。
15.如权利要求I所述的像素电路， 其中，显示部分是自发光型。
16.如权利要求15所述的像素电路， 其中，显示部分具有有机电致发光部分。
17.一种显示装置，包括 显示元件，配置为被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管，所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分；以及 控制部分，配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。
18.如权利要求17所述的显示装置， 其中，对每个显示元件，提供能够控制显示部分的电流路径的开关的电流路径控制晶体管，以及 提供执行电流路径控制晶体管的通/断控制的电流路径控制扫描器。
19.一种电子设备,包括 像素部分，配置为包括显示元件，所述显示元件被排列和包括显示部分、保持电容、写入晶体管和驱动晶体管，所述写入晶体管将对应于视频信号的驱动电压写到保持电容，所述驱动晶体管基于写到保持电容的驱动电压驱动显示部分； 信号生成器，配置为生成要提供到像素部分的视频信号；以及 控制部分，配置为能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。
20.一种用于驱动像素电路的方法，该像素电路包括驱动显示部分的驱动晶体管，所述方法包括 与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。
全文摘要
一种像素电路，包括显示部分；保持电容；写入晶体管，将对应于视频信号的驱动电压写到保持电容；以及驱动晶体管，基于写到保持电容的驱动电压驱动显示部分。配置像素电路，以便能够与将对应于视频信号的驱动电压写到保持电容的处理相关联地，控制显示部分的电流路径的开关。
文档编号G09G3/36GK102779497SQ20121013856
公开日2012年11月14日 申请日期2012年5月7日 优先权日2011年5月13日
发明者丰村直史, 内野胜秀 申请人:索尼公司