专利名称：一种计算机组成原理实验平台的制作方法
技术领域：
本发明涉及一种计算机组成原理实验平台，属于计算机实验仪器领域。
背景技术：
计算机组成原理课程是计算机科学与技术专业本科阶段必修的专业基础课，其实验课程的重要性不言而喻。国内各高校都很重视组成原理实验课的教学，但所采用的实验设备有很大的差异，主要包括基于模块的传统实验箱、基于FPGA(Field — ProgrammableGate Array，现场可编程门阵列)的实验箱和基于通用FPGA开发板的实验平台三类。
基于模块的传统实验箱由生产厂家将CPU的各个功能部件全部做好，学生实验时只需通过连线和拨动相应开关就能完成实验。该方式只能完成一些简单验证式的单个功能的实验，缺乏系统性和设计性，另外，实验模式和实验内容难以突破实验箱的限制，导致实验内容和课堂教学内容不能很好配合，造成实验效率低下，不能很好地起到巩固课堂教学的目的。基于FPGA的实验箱由FPGA和实验控制电路组成，实验内容由实验者设计并在FPGA内实现，提高了实验内容的灵活性和设计性，但控制电路主要由单片机来实现，一旦设计完成，结构固定，难以完成系统的功能扩充和升级，成本较高。另外，利用该类实验箱做实验时，主要通过开关或按键完成数据的输入，通过指示灯或数码管完成结果的显示，实验现象不够直观。虽然有些实验箱配有专门的实验软件来完成通信，但实验软件只能按预先设计的方式完成实验，功能单一。相比之下，基于通用FPGA开发板的实验平台更加灵活，功能也易于扩充，但也存在一些缺陷。首先，学生实验前要花更多的时间去了解开发板，其次，当设计一个较大的系统，实验的输入输出较多时，可能会出现FPGA管脚不够用的情况，另外，缺乏一个上位机实验软件来完成实验数据的输入输出，设计完成后，除了通过仿真来检查实验设计的正确性夕卜，只能通过开发板开关输入信息、通过指示灯显示结果的方式来验证和判断设计的正确性。SOPC (System-on-a-Programmable-Chip,可编程片上系统):S0PC 是一种特殊的嵌入式系统，首先它是片上系统(S0C)，即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
发明内容
本发明的目的是提出一种基于FPGA的计算机组成原理实验平台，克服现有平台的不足，降低实验成本、提高实验效率，充分体现实验内容的设计性、开放性。为实现上述发明目的，本发明提出了一种计算机组成原理实验平台，包括实验模块、嵌入式实验控制器和PC机实验软件；其中实验模块是FPGA内的自由区域，实验内容由实验者设计实现；嵌入式实验控制器由通信电路、存储电路、编程接口电路和基于FPGA的SOPC系统组成；PC机实验软件为实验者提供图形化操作界面；S0PC系统与实验模块集成在一块FPGA芯片内部；嵌入式实验控制器与实验模块通过通用内部端口连接。实验模块中的实验内容是与教材同步的部件实验和整机实验，或根据需要自定义的实验。进一步地，SOPC系统包括NIOS软核处理器、实验模块控制器、通信控制器、存储器控制器和JTAG控制器，它们之间通过Avalon总线连接；实验模块控制器用于实验模块与SOPC系统的连接与通信。进一步地，PC机实验软件通过任意添加并配置观察信号为实验者提供对实验整体和任意局部进行检测和验证的手段；通过跟踪实验过程，并根据实验过程自动生成实验报告；通过动态加载实验原理图达到操作界面与实验内容的一致性。进一步地，实验模块控制器包含两类接口信号，一类是Avalon接口信号，使其能集成到SOPC系统中；另一类是提供给实验者调用的通用内部接口信号，连接学生实验模 块，实现对实验模块的读写。本发明的有益效果是，利用该实验平台，除了可以完成与教学内容同步的实验，还可以通过自定义实验完成任意的实验内容，充分体现实验内容的开放性和设计性；通过实验软件直观的数据输入输出界面、屏蔽FPGA开发板细节和自动生成实验报告等方法提高了学生实验效率；实验控制器在FPGA内的编程实现，通过对FPGA重新编程的方式很容易完成实验系统的功能扩充和升级，可以降低实验成本。
图I为本发明实验平台总体结构。图2为本发明一个实施例的嵌入式实验控制器逻辑结构图。图3为本发明一个实施例的通信过程。图4为本发明一个实施例的实验软件流程图。
具体实施例方式下面结合附图和具体施实例对本发明做进一步描述
如图I所示，本发明采用三层次结构，由实验模块、嵌入式实验控制器和PC机实验软件三部分组成；其中下层实验模块是FPGA内的自由区域，实验内容由实验者设计实现，可以是教学计划内的内容，也可以是自定义内容；上层为计算机上运行的多功能PC机实验软件，以图形化的界面完成实验过程的控制；PC机实验软件可通过任意添加并配置观察信号为实验者提供对实验整体和任意局部进行检测和验证的手段；通过跟踪实验过程，并根据实验过程自动生成实验报告；通过动态加载实验原理图达到操作界面与实验内容的一致性；中间层嵌入式实验控制器由通信电路、存储电路、编程接口电路和基于FPGA的SOPC系统组成，为上下层之间的数据通信提供服务；S0PC系统与实验模块集成在一块FPGA芯片内部；嵌入式实验控制器与实验模块通过通用内部端口连接。其中，SOPC系统包括NIOS软核处理器、实验模块控制器、通信控制器、存储器控制器和JTAG控制器，它们之间通过Avalon总线连接；实验模块控制器用于实验模块与SOPC系统的连接与通信。如图2所示为本发明一个实施例的嵌入式实验控制器逻辑结构图，图中嵌入式实验控制器由ALTERA DE2-70开发板上的USB控制芯片、静态存储芯片SSRAM、USB Blaster接口和基于FPGA的SOPC系统组成。SOPC硬件系统由NIOS II处理器、实验模块控制器、USB控制器、SRAM控制器和JTAG控制器等组成，它们之间通过Avalon总线相连。此外，嵌入式实验控制器还可以Xilinx系列开发板和ALTERA系列开发板。实验模块控制器是ー个自定义组件，实现学生实验模块与SOPC系统的连接。实验模块控制器包含两类接ロ信号，ー类是Avalon接ロ信号，使其能集成到SOPC系统中 ’另一类是提供给实验者调用的通用接ロ信号，连接学生实验模块，实现对实验模块的读写。NIOS II软核处理器执行NIOS程序，一方面与PC机实验软件通信，另ー方面直接访问硬件，通过实验模块控制器完成对实验模块的读写，以实现PC机实验软件与实验模块的数据通信。SRAM控制器将DE2-70开发板上的静态存储器SSRAM与SOPC系统相连，为NIOS II CPU执行程序提供存储空间。USB控制器，连接DE2-70开发板上的USB接ロ控制芯片ISP1362，以实现PC机实验软件和NIOS系统间的数据交換。JTAG控制器由JTAG UART组成，连接DE2-70开发板上的UBS Blaster接ロ。实验者在PC机上用Quartus II完成硬件的设计，通过此接ロ将设计下载到开发板的FPGA。如图3所示为本发明一个实施例的通信过程，图中PC机实验软件与学生实验模块之间的通信是由嵌入式控制器的NIOS处理器执行NIOS程序来完成的，NIOS程序主要是对USB设备控制器ISP1362固件编程，完成软硬件的协同设计，实现与PC机实验软件交換信息并直接读写实验模块。其中，硬件抽象层是USB设备控制器固件的最底层，用于通过I/O端ロ直接访问硬件；中断服务程序用于处理ISP1362设备控制器产生的中断，它从ISP1362设备控制器的内部FIFO中检索数据，并设置适当的事件标志，以通知主循环程序来处理；主循环函数NIOS程序的入口，用于完成中断的初始化操作，注册中断服务程序，主循环检查事件标志，并传递到相应的子程序进行进一歩的处理。如图4所示为本发明一个实施例的实验软件执行流程，从图中可以看出程序开始后，根据需要选择实验内容，可以是与理论教学同步的部件实验或整机实验，也可以是自定义实验内容；通过导入原理图的方式保证操作界面与实验内容的一致性；通过根据需要任意添加观察信号并配置观察信号与低层硬件设计映射关系的方法，完成对实验内容整体或局部的验证和测试；通过数据流动态显示可以观察实验每一歩的数据流动过程，直观的判断实验结果是否正确；通过记录实验过程实验结束后自动生成实验报告。
权利要求
1.一种计算机组成原理实验平台，其特征在于，包括实验模块、嵌入式实验控制器和PC机实验软件； 所述实验模块是FPGA内的自由区域，实验内容由实验者设计实现； 所述嵌入式实验控制器由通信电路、存储电路、编程接口电路和基于FPGA的SOPC系统组成； 所述PC机实验软件为实验者提供图形化操作界面； 所述SOPC系统与实验模块集成在一块FPGA芯片内部；所述嵌入式实验控制器与实验模块通过通用内部端口连接。
2.如权利要求I所述的计算机组成原理实验平台，其特征在于， 所述SOPC系统包括NIOS软核处理器、实验模块控制器、通信控制器、存储器控制器和JTAG控制器，它们之间通过Avalon总线连接；所述实验模块控制器用于实验模块与SOPC系统的连接与通信。
3.如权利要求I所述的计算机组成原理实验平台，其特征在于， 所述PC机实验软件通过任意添加并配置观察信号为实验者提供对实验整体和任意局部进行检测和验证的手段；通过跟踪实验过程，并根据实验过程自动生成实验报告；通过动态加载实验原理图达到操作界面与实验内容的一致性。
4.如权利要求I所述的计算机组成原理实验平台，其特征在于， 所述实验模块中的实验内容是与教材同步的部件实验和整机实验，或根据需要自定义的实验。
5.如权利要求2所述的计算机组成原理实验平台，其特征在于， 所述实验模块控制器包含两类接口信号，一类是Avalon接口信号，使其能集成到SOPC系统中；另一类是提供给实验者调用的通用内部接口信号，连接学生实验模块，实现对实验模块的读写。
全文摘要
本发明涉及一种计算机组成原理实验平台，属于计算机实验仪器领域。本发明包括实验模块、嵌入式实验控制器和PC机实验软件；其中实验模块是FPGA内的自由区域，实验内容由实验者设计实现；嵌入式实验控制器由通信电路、存储电路、编程接口电路和基于FPGA的SOPC系统组成；PC机实验软件为实验者提供图形化操作界面。利用该实验平台，除了可以完成与教学内容同步的实验，还可以通过自定义实验完成任意的实验内容，充分体现实验内容的开放性和设计性。
文档编号G09B23/18GK102789728SQ20121022475
公开日2012年11月21日 申请日期2012年7月2日 优先权日2012年7月2日
发明者丁伟, 肖铁军 申请人:江苏大学