专利名称：一种阵列基板、液晶显示面板及驱动方法
技术领域：
本发明涉及液晶技术领域，尤其涉及一种阵列基板、液晶显示面板及驱动方法。
背景技术：
随着高级超维场转换技术(Advanced Super Dimension Switch,ADS)液晶显不产品需求量越来越大，对功耗的要求也越来越高，这就要求像素单元开口率达到一个更高的水平来降低功耗。除了通过工艺的控制，设计的改进已成为增大开口率的重要途径。传统添加公共电极走线的ADS产品中，公共电极走线通过过孔周期性和公共电极线的ITO层连接，起到并联电阻减小电阻的作用。参考图1，其栅线101朝向各自像素单元A (该区域由一栅线101、两条纵向数据线102和一公共电极线103围成)，不能有效利用空间，同时源电极连接像素电极的过孔B在像素单元显示区域A内。同时为了防止漏光，往往通过彩膜侧的黑矩阵BM (图中未示出)来遮挡，但同时很大程度上减小了开口率，并且因为对盒精度问题，往往会造成过孔处的漏光。另外，传统添加公共电极走线的ADS产品中，栅线位置上一行的BM挡住薄膜晶体管TFT和走线，导致形状不规则，和公共电极上一行平整的BM不一致，这样在最终的成品中会形成横纹，进而相邻行的亮度差异导致在整个屏幕上显示异常。
发明内容
本发明实施例提供了一种阵列基板、液晶显示面板及驱动方法，用以增大像素单元开口率，避免因为相邻行黑矩阵形状不同而造成的显示出现横纹，提高显示质量。本发明实施例提供的一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其中，相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。本发明实施例提供的一种液晶显示面板，包括对盒设置的彩膜基板和阵列基板，其中阵列基板为上述的阵列基板。本发明实施例提供的一种驱动上述的阵列基板的驱动方法，包括对于位于所述相邻两行像素单元之间的所述相邻两行栅线，先扫描相邻两行栅线中位于下一行的栅线，再扫描相邻两行栅线中位于上一行的栅线；或者先扫描相邻两行栅线中位于上一行的栅线，再扫描相邻两行栅线中位于下一行的栅线。本发明实施例提供的一种阵列基板、液晶显示面板及驱动方法，通过将像素电极和TFT漏极连接位置设置在相邻像素单元的栅线之间或栅线上，并将像素单元上下相邻的两个像素单元的栅极交错相向，由于上下相邻两个像素单元TFT相向，所以BM遮挡的边缘和栅极线边缘平行，会形成和公共电极对应的宽度相同的外形平整的BM遮挡，这样所有像素单元的开口大小相同外观一致，避免了相邻行BM差异而产生的横纹。
图1为现有技术中TFT阵列基板结构的俯视示意图；图2 Ca)为本发明实施例提供的一种TFT阵列基板结构的俯视示意图；图2 (b)为本发明实施例提供的另一种TFT阵列基板结构的俯视不意图；图3为本发明实施例提供的一种采用L型TFT的阵列基板结构的俯视示意图；图4为本发明实施例提供的一种采用U型TFT的阵列基板结构的俯视示意图；图5为本发明实施例提供的一种TFT阵列基板的各个制备步骤完成时的阵列基板的结构剖面图，该剖面对应图3中a-a’方向；图6为本发明实施例提供的一种TFT阵列基板的各个步骤完成时的阵列基板的结构剖面图，右侧虚线框中部分对应图3中C中心的截面；图7为本发明实施例提供的另一种TFT阵列基板的剖面示意图；图8为本发明实施例提供的一种液晶显不面板的俯视不意图。
具体实施例方式本发明实施例提供了一种阵列基板、液晶显示面板及驱动方法，用以增大像素单元开口率，避免因为相邻行黑矩阵不同而造成的显示出现横纹，提高显示质量。本发明实施例提供的一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其中，相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。进一步的，所述漏电极与所述像素电极通过第一过孔连接。进一步的，所述栅线包括凸起结构，驱动同一列的所述相邻两像素单元的所述相邻两行栅线的凸起结构交错相向。进一步的，所述相邻两行栅线中的上一行栅线驱动所述相邻两行像素单元中位于下一行的像素单元，所述相邻两行栅线中的下一行栅线驱动所述相邻两行像素单元中位于上一行的像素单元，或者也可以是上行栅线驱动上行像素单元，下行栅线驱动下行像素单
J Li ο进一步的，所述基板还包括公共电极线，相邻两行公共电极线之间相隔所述相邻两行像素单元，所述公共电极线通过第二过孔与公共电极连接。进一步的，所述公共电极线与公共电极连接的过孔的数量至少为两个，一般情况下，公共电极由透明电极材料如ITO形成，而ITO的电阻一般较大，而公共电极线一般与栅线金属层GATE层同层制作，电阻较小。因此将公共电极线与公共电极连接可以降低公共电极的电阻，从而提高信号的响应，并且，公共电极线的数量越多越好，以与像素单元的列数相同为最佳，因为公共电极线采用金属制作，较公共电极层的材料的电阻较小，因而公共电极线的数量越多，电阻就会越小，在具体实施过程中，公共电极线的数量与像素单元的列数相同为最佳，若数量超过像素单元的列数，在工艺上就需要额外的遮挡，反而增加成本。
下面结合附图和具体实施例对本发明进行说明。需要说明的是，所述实施例是为了说明本发明，但不限制本发明。如图2(a)所示，本发明实施例提供的一种TFT阵列基板，包括交叉设置的栅线101和数据线102、公共电极线103以及由数据线和栅线围设形成的像素单元A (图仅示出相邻两列像素单元中的上下两个像素单元Al、A2 )，每个像素单元A包括一个TFT和一个像素电极；且数据线102位于相邻两列像素单元之间，如图中所示，数据线102驱动相邻两列像素单元中左边一列的A2和右边一列的Al ;相邻两行栅线101位于驱动的相邻两行像素单元之间，该相邻两行像素单元中位于同一列的TFT的栅极交错相向，相邻两行公共电极线103之间相隔两行像素单元，其中，同一列的相邻两个像素单元A1、A2的栅线101，图示中的位于上一行的1011、下一行的1012的凸起位置相向排列，其中，栅线1011驱动像素单元A2，栅线1012驱动像素单元Al。需要说明的是，本实施例中所述的栅线是具有凸起的，仅是以该具有凸起的栅线为例进行说明，但并不限制本发明，例如，也可以采用一字型栅线，只要不脱离本发明的宗旨即可。同时，如图2 (a)中所示，位于同一列上一行的像素单元的TFT的漏电极与像素电极的第一过孔连接位置BI，位于像素单元A2的TFT的栅线1011的区域内，在透光方向上，该过孔位置BI的投影完全落在下一行的像素单元的栅线1011的投影内，即保证过孔完全位于栅线对应的黑矩阵的遮挡之下，不会影响开口率；同样的，对于像素单元A2，其TFT的漏电极与像素电极的第一过孔连接位置B2，位于像素单元Al的TFT的栅线1012的区域内，在透光方向上，该过孔位置B2的投影完全落在下一行的像素单元的栅线1012的投影内；或者，TFT漏极与像素电极连接的过孔也可以位于上述相邻的栅线之间，只要保证过孔能够落在栅线对应的黑矩阵的投影内，就可以保证过孔位置不会影响开口率，在具体实施时，也就不需要再额外增加对过孔位置的遮挡。对于公共电极线103，从图2 Ca)中可以看出，该公共电极线上具有第二过孔位置C，该第二过孔位置C处，即为公共电极(图中未示出)与公共电极线的连接位置。通过在TFT基板侧的上述设计，能够保证在彩膜基板侧相应的黑矩阵的形状相同，即由于相邻两行栅线和公共电极线是间隔排列的，当公共电极线与相邻两行栅线所占用TFT阵列基板的区域相同时，所对应的黑矩阵也就可以相应设计成相同的形状，也就保证了相邻行的黑矩阵形状相同，在显示时就不会出现因相邻行黑矩阵不同而造成的横纹。同时，若像素电极与漏电极采用过孔连接，那么通过上述的设计不会额外的增加相应的黑矩阵进行遮挡，增大了开口率。图2 (a)所示的TFT阵列基板，还可以采用如图2 (b)所示的变形。其中，区别仅在栅线的凸起位置不同。另外，图2 (a)和图2 (b)中所示的TFT采用的是一字型TFT，本发明并不限制与此结构的TFT，例如还可以采用L型和U型的TFT，分别如图3和图4所示。需要说明的是，本发明实施例提供的阵列基板中数据线的连接并不限于上述及附图中的连接方式，也可以采用其他的数据线连接形状；漏电极和像素电极也可以不通过过孔连接，也可以采取其他的方式，如通过搭接的方式进行连接，只要实现连接即可。下面结合阵列基板的剖面图，对本发明实施例提供的技术方案进行详细描述。具体地，参照图5，为采用L型TFT的像素结构的TFT阵列基板的剖面图(其对应图3所示的采用L型TFT的像素结构a-a’方向)，包括步骤SI至步骤S8每一步骤完成时对应的剖面图。需要说明的是，该制备方法是以像素电极与漏电极以过孔连接为例进行说明的，但并不限制本发明。如图所示，该阵列基板的制备方法，包括步骤SI，通过一次构图工艺，具体可以为经过溅射曝光刻蚀的方法，在玻璃基板上制备出栅极Gate层，其中包括所述栅线101，如图5中图SI所示；本发明的实施例中所称的构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例，但是这并非对本发明的限制。步骤S2，形成GI绝缘层，具体可以为经过气相沉积方法，制备出GI绝缘层，覆盖玻璃基板和上述Gate层，如图5中图S2所示；步骤S3，在GI上制备ACT层，如图5中图S3左侧所示；步骤S4，形成包括源电极与漏电极的数据线SD层，如图5中图S4左侧所示，源电极与数据线连接，漏电极一端搭接在右侧Gate线的上表面，如图5中图S4右侧所示；步骤S5,在SD层上形成Resin绝缘层,覆盖源、漏电极及GI绝缘层，并在漏电极末端形成过孔，如图5中图S5右侧所示；步骤S6，制备出第一透明电极，第一透明电极具体为像素电极，该像素电极通过Resin过孔连接在SD层上，将像素电极与漏电极连接，其过孔连接位置为B，如图5中图S6右侧所示；步骤S7，第一透明电极上形成1st ITOPVX绝缘层，该PVX绝缘层覆盖Resin绝缘层和第一透明电极1st ΙΤ0，如图5中图S7所示；步骤S8，PVX上表面形成第二透明电极2nd ITO作为公共Vcom电极，如图5中S8右侧所示，与第一透明电极1st ITO形成存储电容及电场来驱动液晶偏转，同时，完整的图5中S8为对应图3所示的采用L型TFT的像素结构a-a’方向的TFT阵列基板的剖面图，过孔位置B对应图3中的过孔位置B。需要说明的是，上述SD和ACT是分别形成的，但也可以两个使用一个Mask形成，在实施过程中，具体工艺顺序和过程也可以变化，只要最终实现本发明提供的TFT阵列基板的结构即可。较佳地，参照图3中，在公共电极线的区域内有一过孔C，此过孔是连接公共电极和公共电极线的。具体地，参见图6右侧虚线框中所示的各个步骤完成时的剖面图，结合上述栅线位置对应的结构的制备步骤，在公共电极线区域内的过孔的制备过程为步骤SI中，在Gate层中包括公共电极线103，如图6中SI右侧所示；在公共电极的上方，经过步骤S2、S5、S7之后，该公共电极的上表面从下到上分别沉积了 G1、Resin、PVX三层绝缘层，同时，在步骤S7中，将这三层刻蚀出过孔C，如图6中S7右侧所示；需要说明的是，得到过孔C的工艺流程，可以通过一次刻蚀得到，也可以采用三层分别刻蚀得到，本申请实施例不做限定。在步骤S8中，沉积2nd ITO作为Vcom电极，将此Vcom电极与位于GATE层的公共电极线连接，如图6中S8右侧C所示；较佳地，每一公共电极线区域内，其过孔C的数量最少有两个，最优为阵列基板的像素单元的列数，并且该过孔周期性排列。采用如图6中S8所示的结构，本发明在像素区域增加了横向gate层Vcom走线，并且周期性与Vcom电极导通,极大程度上降低了 Vcom电阻,防止串扰(cross talk)等由于Vcom电阻增大导致的不良现象的发生。需要说明的是，在上述的TFT结构中，采用2nd ITO作为Vcom电极，本发明还可以采用1st ITO作为Vcom电极，采用1st ITO作为Vcom电极的TFT阵列基板的剖面图如图7所示。另外，上述工艺中Resin绝缘层、PVX绝缘层等各绝缘层也可以采取其他材料，只要起到绝缘的作用即可。上述的像素结构及包括该像素结构的TFT阵列基板，应用于本发明提供的一种液晶显示面板，即该显示面板包括对盒设置的彩膜基板和上述的阵列基板。较佳地，该液晶显示面板，在透光方向上，所述TFT阵列基板上栅线的投影落在彩膜基板上黑矩阵的投影内。较佳地，所述液晶显示面板，在彩膜基板侧，所述栅线位置对应的黑矩阵与所述公共电极线对应的黑矩阵形状相同。参见图8，为液晶显示面板中同一列上下四个像素单元的俯视图，其中虚线框对应彩膜侧的黑矩阵，栅极线位置对应BM与栅极线走线外沿相平，整体形态平整，与公共电极走线位置对应的BM —致，因此相邻行的显示像素单元的大小也相同，不会出现横纹。本发明实施例提供的一种栅极驱动方法，包括对于位于相邻两行像素单元之间的相邻两行栅线，先扫描相邻两行栅线中位于下一行的栅线，再扫描相邻两行栅线中位于上一行的栅线；
或者，先扫描相邻两行栅线中位于上一行的栅线，再扫描相邻两行栅线中位于下一行的栅线。具体地，参考图8，所示为上下相邻的四个像素单元，以及栅线1011、1012、1013U014o Gate栅极线的驱动顺序如果为正向扫描应该是1012-1011-1014-1013……依此类推，从而保证像素单元的开启顺序为从上到下，如为反向扫描则应该为1013-1014-1011-1012......依此类推。综上所述，本发明实施例提供的一种TFT阵列基板、液晶显示面板及驱动方法，通过将像素电极和TFT漏极连接位置设置在相邻像素单元的栅线之间或栅线上，并将像素单元上下相邻的两个像素单元的栅极交错相向，由于上下相邻两个像素单元TFT相向，所以BM遮挡的边缘和栅极线边缘平行，会形成和公共电极对应的宽度相同的外形平整的BM遮挡，这样所有像素单元的开口大小相同外观一致，避免了相邻行BM差异而产生的横纹，同时当像素电极和漏电极通过过孔连接时，也避免了因为防止过孔漏光而特意增加的遮挡，增大了开口率。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其特征在于相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。
2.根据权利要求1所述的阵列基板，其特征在于，所述漏电极与所述像素电极通过第一过孔连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅线包括凸起结构，驱动同一列的所述相邻两像素单元的所述相邻两行栅线的凸起结构交错相向。
4.根据权利要求1所述的阵列基板，其特征在于，所述相邻两行栅线中的上一行栅线驱动所述相邻两行像素单元中位于下一行的像素单元，所述相邻两行栅线中的下一行栅线驱动所述相邻两行像素单元中位于上一行的像素单元。
5.根据权利要求1所述的阵列基板，其特征在于，所述基板还包括公共电极线，相邻两行公共电极线之间相隔所述相邻两行像素单元，所述公共电极线通过第二过孔与公共电极连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极线与公共电极连接的所述第二过孔的数量至少为两个。
7.一种液晶显示面板，包括对盒设置的彩膜基板和阵列基板，其特征在于，所述阵列基板为如权利要求Γ6任一权利要求所述的阵列基板。
8.根据权利要求7所述的液晶显示面板，其特征在于，在透光方向上，所述栅线的投影落在所述彩膜基板上黑矩阵的投影内。
9.根据权利要求7所述的液晶显示面板，其特征在于，在彩膜基板侧，所述栅线位置对应的黑矩阵与所述公共电极线位置对应的黑矩阵相同。
10.一种驱动如权利要求1飞任一权利要求所述的阵列基板的方法，其特征在于，包括对于位于所述相邻两行像素单元之间的所述相邻两行栅线，先扫描相邻两行栅线中位于下一行的栅线，再扫描相邻两行栅线中位于上一行的栅线。
11.一种驱动如权利要求1飞任一权利要求所述的阵列基板的方法，其特征在于，包括对于位于所述相邻两行像素单元之间的所述相邻两行栅线，先扫描相邻两行栅线中位于上一行的栅线，再扫描相邻两行栅线中位于下一行的栅线。
全文摘要
本发明公开了一种阵列基板、液晶显示面板及驱动方法，用以增大像素区域开口率，避免因为相邻行黑矩阵形状不同而造成的显示出现横纹，提高显示质量。所述阵列基板，包括交叉设置的数据线和栅线，以及由数据线和栅线围设形成的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，所述TFT包括栅电极、源电极和漏电极，所述源电极与所述数据线连接，其特征在于相邻两行栅线位于被驱动的相邻两行像素单元之间，所述漏电极与所述像素电极的连接处对应于驱动同一列的所述相邻两像素单元的相邻两行栅线之间或栅线上。
文档编号G09G3/36GK103048838SQ20121054148
公开日2013年4月17日 申请日期2012年12月13日 优先权日2012年12月13日
发明者姜文博, 董学, 薛海林, 陈小川 申请人:北京京东方光电科技有限公司