专利名称：像素驱动电路及显示装置的制作方法
技术领域：
本实用新型涉及平板显示技术领域，尤其涉及一种像素驱动电路及显示装置。
背景技术：
传统的OLED (Organic Light-Emitting Diode,有机发光二极管)像素驱动电路如图1所示，包括晶体管TH、晶体管T12、发光器件Dll及电容CU。晶体管Tll的栅极连接信号扫描线SCAN，源极连接数据线DATA，漏极连接晶体管的T12的栅极；晶体管T12的漏极连接电源线VDD，源极通过发光器件Dl I连接公共接地端VSS ;电容Cl I连接在晶体管T12的栅极和源极之间。 图1所示OLED像素驱动电路的工作过程包括配置阶段，当信号扫描线SCAN为高电平时，晶体管Tll导通并将数据线DATA上输出的配置电压输送至晶体管T12的栅极，此配置电压为晶体管T12的阈值电压，使晶体管T12进入饱和电流区；显示阶段，数据线DATA上输出发光器件Dll要显示时对应的数据电压VDATA，以对电容Cll进行充电，此阶段为主要充电阶段，之后，使信号扫描线SCAN为低电平，晶体管Tll截止，但电容Cll上保持的数据仍可使晶体管T12处于饱和电流区，VDD继续为发光器件Dll提供电压，直到下一个配置阶段到来，如此循环。在使用图1所示的像素驱动电路时，由于在前一个显示阶段和后一个配置阶段之间，没有对该像素驱动电路进行初始化，电容Cll上储存的剩余电荷无法释放，因此会出现相邻两个数据电压叠加而影响发光器件Dll显示效果的现象；另外，由于现有的集成电路制作工艺无法保证制作大尺寸显示器件时所有晶体管的电学一致性，而且晶体管在长时间使用后阈值电压也会发生变化，因此晶体管Tll输出的配置电压有可能不能使晶体管T12进入饱和电流区，导致发光器件Dll显示异常；而且，由于发光器件Dll为薄膜器件，持续使它处于正向偏置状态，会导致该发光器件Dl I上积累电荷，从而影响该发光器件Dl I的使用寿命和发光效率。
实用新型内容本实用新型的实施例提供一种像素驱动电路及显示装置，解决了使用现有像素驱动电路时，发光器件显示效果差，会发生显示异常现象，以及使用寿命短、发光效率低的问题。为达到上述目的，本实用新型的实施例采用如下技术方案—种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；所述第一晶体管的栅极连接信号扫描线，漏极连接数据线；所述第三晶体管的栅极连接初始化信号线，源极连接公共接地端；所述电容连接在所述第二晶体管的栅极与源极间，所述第二晶体管的漏极连接电源线；所述第四晶体管的栅极及漏极与所述第二晶体管的漏极连接，源极与所述第二晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的漏极连接；所述发光器件的正极与所述第二晶体管的源极连接，负极与所述公共接地端连接。优选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管为N沟道薄膜晶体管。其中，所述电容的电容值等于所述第一晶体管源漏寄生电容的电容值的两倍。并进一步的，所述像素驱动电路还包括数模变换电路，用于向所述电源线供给基准电压。一种显示装置，包括上述任一的像素驱动电路。本实用新型实施例提供的像素驱动电路及显示装置中，由于第三晶体管在初始化阶段的开启能使得存储在电容上的剩余电荷被释放，在后续的显示阶段就会避免出现存在的剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或者第一晶体管、第四晶体管与电容的配合，使得在数据写入阶段流过发光器件的电流只与数据电压有关，因此防止了晶体管阈值漂移导致的发光器件显示异常的问题；另外，由于第三晶体管在初始化阶段能使发光器件反向偏置，消除了积累电荷，从而使得该发光器件具有较高的使用寿命和较好的发光效率。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统像素驱动电路的示意图；图2为本实用新型实施例提供的像素驱动电路的示意图；图3为本实用新型实施例提供的一种像素驱动方法的信号时序图；图4为本实用新型实施例提供的数模转换电路的示意图；图5为本实用新型实施例提供的另一种像素驱动方法的信号时序图；图6为本实用新型实施例提供的一种像素驱动方法的流程图；图7为本实用新型实施例提供的另一种像素驱动方法的流程图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。本实用新型实施例提供一种像素驱动电路，如图2所示，包括第一晶体管T21、第二晶体管T22、第三晶体管T23、第四晶体管T24、电容C21以及发光器件D21。第一晶体管T21的栅极连接信号扫描线SCAN，漏极连接数据线DATA ;第三晶体管T23的栅极连接初始化信号线INIT，源极连接公共接地端VSS ;电容C21连接在第二晶体管T22的栅极与源极间，第二晶体管T22的漏极连接正极电压VDD ;第四晶体管T24的栅极与漏极和第二晶体管T22的漏极连接，源极与第二晶体管T22的栅极、第一晶体管T21的源极以及第三晶体管T23的漏极连接；发光器件D21的正极与第二晶体管T22的源极连接，负极与公共接地端VSS连接。下面借助图3对上述像素驱动电路的工作过程进行详细的说明。为了更好地说明像素驱动电路的工作过程，此处定义电容C21、第一晶体管T21的漏极及第二晶体管T22的栅极的连接点为A ；电容C21、第二晶体管T22的源极及发光器件D21的正极的连接点为B ;电容两端电压表示为VAB。第二晶体管源极与漏极之间的电压表示为Vds，第二晶体管栅极与源极之间的电压表示为Vgs ;第二晶体管的阈值电压表示为Vth ;发光器件D21正极与负极之间的电压表示为VOLED ;数据线上的输出的电压表示为VDATA ;信号扫描线提供的信号表不为SCAN ;初始化信号线提供的信号表不为INIT ;以下实施例以晶体管均为N沟道薄膜晶体管进行介绍，但不局限于此类型。如图3所示，初始化阶段为tl到t2的时间段。此阶段中，信号扫描线SCAN线上、电源线VDD上、数据线DATA上电位均为低电平，从而使第一晶体管T21和第四晶体管T24关断。在tl时刻，电容C21两端电压VAB为显示上一帧图像时存储的电压V12。在tl时亥丨J，初始化信号线INIT的高电平信号使第三晶体管T23打开，A点与公共接地端VSS连接，使得A点电位为0，从而使B点电位变为-V12，进而使得发光器件D21正、负极间电压VOLED为负，发光器件D21反向偏置。此时，第二晶体管T22漏源电压Vds为V12，栅源电压Vgs为V12，从而使第二晶体管T22导通，在tl至t2的时间段内，B点电位因为有第二晶体管T22的充电而上升，最终稳定在O电位。此处需要说明的是发光器件D21为薄膜型器件，正、负极两端存在寄生电容，如果总是处于正向偏置状态，会在该寄生电容两端积累电荷，形成一定的正向压降，从而使发光器件D21的跨压上升，耗散功率上升，进而影响发光效率。而在上述初始化阶段中，由于初始化信号线INIT的高电平信号能使发光器件D21反向偏置，因此，发光器件D21正、负极间积累的电荷会被消除，从而能保证发光器件D21具有较长的使用寿命和较好的发光效率。如图3所示，阈值补偿阶段为t2到t3的时间段。此阶段中，信号扫描线SCAN为低电平，从而第一晶体管T21处于关断状态，电源线VDD上施加第一电源信号VDDl (例如2V-5V)，使第四晶体管T24处于饱和电流区，使A点因充电而电位逐步上升。由于第四晶体管T24导通时漏源间电阻可忽略不计，因此当A点电位上升至VDDl时，第二晶体管T22处于饱和电流区，从而使B点因充电而电位逐步上升。因流过第二晶体管T22的电流与第二晶体管T22的(Vgs-Vth)2成比例，因此电容电压逐步下降最终稳定于第二晶体管T22的阈值电压Vth。当然，此处可以通过选择适当的电容C21及第二晶体管T22的尺寸以及第一电源信号VDDl的大小，使得B点电位升高时不会使发光器件D21导通。优选的，此处选择电容C21的大小尽可能小，第二晶体管T22的的寄生电容尽可能小，电容C21与第二晶体管T22之间的关系为C21*Rds22 <= Tframe，其中Rds22为第二晶体管T22导通时的漏源电阻，Tframe为刷新一巾贞所用的时间。进一步的，优选第一电源信号VDDl的大小可以在2V至5V之间，使得B点电位升高时不会使发光器件D21导通。如图3所示，数据写入阶段为t3到t6的时间段。其中，t3至t4时间段和t5至t6时间段均表示信号扫描线SCAN和数据线DATA的输出先后顺序，即数据线DATA先有变化，信号扫描线SCAN后有变化；t4至t5时间段为实际数据写入阶段。在t4至t5时间段中，数据线DATA线上输出相应的数据信号VDATA，初始化信号线INIT及电源线VDD上电位均为低电平，因此第二至第四晶体管(T22-T24)均关断。在t4到t5的时间段内信号扫描SCAN线上输出高电平，从而使第一晶体管T21打开，因其导通后阻抗很小，所以可以近似认为A点充电后的电位与数据线DATA线上送入的数据信号VDATA的电位一致。又由于电源线VDD上在此阶段为低电平，发光器件D21处于关闭状态，同时由于第二晶体管T22处于截止状态，流过第二晶体管T22的漏电流很小，因此B点基本没有充电。通过合理地选择第一晶体管T21、第二晶体管T22及电容C21的尺寸，能使A、B点之间的电压VAB在此阶段结束时最终稳定在Vth+VDATA。如图3所示，显示阶段为t6至t7的时间段。电源线VDD上提供第二电源信号VDD2，初始化信号线INIT、信号扫描线SCAN线及数据线DATA上电位均为低电平，使得第一晶体管T21及第三晶体管T23关断。第二电源信号VDD2使第二晶体管T22处于饱和电流区。由于关断的第一晶体管T21、第三晶体管T23存在漏电流，从而使A点电位逐渐下降，而第四晶体管T24流过的电流又能使A点电位上升，因此通过适当选择第一晶体管T21、第三晶体管T23及第四晶体管T24的尺寸，可以使A点电位保持不变。于是，流过发光器件D21的电流与第二晶体管T22的(Vgs-Vth)2成比例。由于Vgs = VDATA+Vth，因此，流过发光器件D21的电流与VDATA2成比例，即与第二晶体管T22的阈值电压无关，所以在第二晶体管T22阈值发生漂移的情况下，发光器件D21的显示始终不受影响。此时，发光器件D21正、负极间的电压VOLED为(VDD2_Vds)，该电压大于或等于发光器件D21的开启电压。通过适当地选择各器件的尺寸，可以使上述的初始化阶段和阈值补偿阶段合并为一个初始化阶段，下面结合图5对各步骤进行详细描述。如图5所示，初始化阶段为t51到t52的时间段。此阶段中，信号扫描线SCAN线上、电源线VDD上、数据线DATA上电位均为低电平，从而使第一晶体管T21和第四晶体管T24关断。在t51时刻，电容C21两端电压VAB为显示上一帧图像时存储的电压V34。在t51时刻，初始化信号线INIT上的高电平信号使第三晶体管T23打开，A点与公共接地端VSS连接，使得A点电位为0，从而使B点电位变为-V34，进而使发光器件D21正、负极间电压VOLED为负，发光器件D21反向偏置。此时，第二晶体管T22漏源电压Vds为V34，栅源电压Vgs为V34，从而第二晶体管T22导通，在t51到t52的时间段内，B点电位因为有第二晶体管T22的充电而上升，通过适当地选择第二晶体管T22及电容C21的尺寸，可以使t52时刻到来时，B点电位最终稳定在-Vth。如图5所示，数据写入阶段为t52到t55的时间段。此阶段与图3中t3到t6的数据写入阶段完全相同，在t53至t54时间段中，数据线DATA上输出相应的数据信号VDATA，初始化信号线INIT及电源线VDD上电位均为低电平，因此第二至第四晶体管(T22-T24)均关断。在t53到t54的时间段内信号扫描线SCAN上输出高电平，从而使第一晶体管T21打开，因其导通后阻抗很小，所以可以近似认为A点充电后的电位与数据线DATA线上送入的数据信号VDATA的电位一致。又由于电源线VDD上在此阶段为低电平，发光器件D21处于关闭状态，同时由于第二晶体管T22处于截止状态，流过第二晶体管T22的漏电流很小，因此B点基本没有充电。通过适当地选择第一晶体管T21、第二晶体管T22及电容C21的尺寸，能使A、B点之间的电压VAB在此阶段结束时最终稳定在Vth+VDATA。如图5所示，显示阶段为t55_t56的时间段。电源线VDD上提供电源电压VDD3，其中VDD3彡Vth+VDATA，此电压使第二晶体管T22处于饱和电流区。初始化信号线INIT、信号扫描线SCAN线及数据线DATA上电位均为低电平，使得第一晶体管T21及第三晶体管T23关断。由于关断的第一晶体管T21、第三晶体管T23存在漏电流，使A点电位下降，而第四晶体管T24流过的电流又能使A点电位上升，因此通过适当选择第一晶体管T21、第三晶体管T23及第四晶体管T24的尺寸，可以使A点电位保持不变，于是流过发光器件D21的电流与第二晶体管T22的(Vgs-Vth)2成比例。由于Vgs = VDATA+Vth,当然，此处可以通过选择适当的电容C21及第二晶体管T22的尺寸以及第一电源信号VDDl的大小，使得B点电位升高时不会使发光器件D21导通。 优选的，此处选择电容C21的大小尽可能小，第二晶体管T22的的寄生电容尽可能小，电容C21与第二晶体管T22之间的关系为C21*Rds22 <= Tframe，其中Rds22为第二晶体管T22导通时的漏源电阻，Tframe为刷新一帧所用的时间。进一步的，优选第一电源信号VDDl的大小可以在2V至5V之间，使得B点电位升高时不会使发光器件D21导通。此时，发光器件D21正、负极间的电压VOLED为(VDD2_Vds)，该电压大于或等于发光器件D21的开启电压。本实用新型实施例提供的像素驱动电路中，由于第三晶体管在初始化阶段的开启能使得存储在电容上的剩余电荷被释放，在后续的显示阶段就会避免出现存在的剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或者第一晶体管、第四晶体管与电容的配合，使得在数据写入阶段流过发光器件的电流只与数据电压有关，因此防止了晶体管阈值漂移导致的发光器件显示异常的问题；另外，由于第三晶体管在初始化阶段能使发光器件反向偏置，消除了积累电荷，从而使得该发光器件具有较高的使用寿命和较好的发光效率。本实用新型实施例提供的像素驱动电路中，第一晶体管T21、第二晶体管T22、第三晶体管T23、第四晶体管T24可以为N沟道薄膜晶体管，或是其它能实现可控开关作用的器件。本实用新型实施例提供的像素驱动电路中，电容C21的电容值可以等于所述第一晶体管T21源漏寄生电容的电容值的两倍。在图3所示的工作过程中的数据写入阶段(t3至t6)，第二晶体管T22、第三晶体管T23、第四晶体管T24关断，此时B点电位不变。在第一晶体管T21源漏极间有寄生电容Cl。因为在数据写入阶段电荷守恒，电容C21上增加的电荷等于在第一晶体管T21漏源间寄生电容减少的电荷，即(VDATA-Vth) *CI+Vth*C =V，* (C-Cl)，为了使 V’ = Vth+VDATA，当 C = 2C1 时能满足要求。上述实施例中，还包括数模变换电路，用于向所述电源线供给基准电压。数模变换电路可以为如图4所示的电路，包括第五晶体管T45、第六晶体管T46、第七晶体管T47、电阻R41和放大器A41。第五晶体管T45的源极、第六晶体管T46的漏极及第七晶体管T47的漏极连接；第五晶体管T45的栅极与第六晶体管T46的栅极连接形成第一控制端；第七晶体管T47的栅极作为第二控制端；第七晶体管T47的源极、电阻R41的一端及放大器A41的正向输入端连接；电阻R41的另一端接地；放大器A41的反向输入端与放大器A41的输出端连接；第五晶体管T45的漏极用于输入第二电源信号；第六晶体管T46的源极用于输入第一电源信号；放大器A41的输出端用于向图1中的电源线VDD或公共电压端VSS输出电源信号。上述实施例中提供的数模变换电路，其工作过程如下当b0为逻辑O且bl为逻辑O时，第五晶体管T45截止，但第六晶体管T46与第七晶体管T47为P沟道薄膜晶体管，从而导通，使VDD = VDDl ;当b0为逻辑O且bl为逻辑I时，第五晶体管T45导通，第六晶体管T46与第七晶体管T47为P沟道薄膜晶体管，从而第六晶体管T46截止、第七晶体管T47导通，使VDD = VDD2 ;当b0为逻辑I时，第七晶体管T47截止，使VDD = O。从而通过数模转换实现了不同电压的输出。需要说明的是，图4所示的数模转换电路中的晶体管可以为N沟道薄膜晶体管或者P沟道薄膜晶体管，电源线VDD上的电压与晶体管的类型无关。本实用新型实施例还提供了一种像素驱动方法，如图6所示，该方法包括如下步骤。601、初始化阶段，信号扫描线为低电平，使第一晶体管处于关闭状态，电源线电压为零，使第二晶体管、第四晶体管处于关闭状态，数据线电压为零，初始化信号线为高电平，使第三晶体管开启，以清除电容上残留的电荷，并使发光器件反向偏置。602、阈值补偿阶段，信号扫描线为低电平，使第一晶体管处于关闭状态，初始化信号线为低电平，使第三晶体管处于关闭状态，数据线电压为零，电源线提供第一电源信号，使第二晶体管、第四晶体管开启以使第二晶体管栅极与源极之间的电压等于第二晶体管的阈值电压。603、数据写入阶段，电源线电压为零，使第四晶体管处于关闭状态，初始化信号线为低电平，使第三晶体管处于关闭状态，信号扫描线为高电平，使第一晶体管开启，数据线提供数据电压，以使第二晶体管栅极与源极之间的电压等于数据电压与第二晶体管的阈值电压之和。604、显示阶段，信号扫描线为低电平，使第一晶体管处于关闭状态，初始化信号线为低电平，使第三晶体管处于关闭状态，数据线电压为零，电源线提供第二电源信号，使第四晶体管处于饱和状态，以使第二晶体管的栅极电压稳定，并使发光器件工作。该方法已在上述实施例对像素驱动电路工作过程的描述中进行了详细说明，在此不再赘述。本实用新型实施例提供的像素驱动方法中，由于第三晶体管在初始化阶段的开启能使得存储在电容上的剩余电荷被释放，在后续的显示阶段就会避免出现存在的剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或者第一晶体管、第四晶体管与电容的配合，使得在数据写入阶段流过发光器件的电流只与数据电压有关，因此防止了晶体管阈值漂移导致的发光器件显示异常的问题；另外，由于第三晶体管在初始化阶段能使发光器件反向偏置，消除了积累电荷，从而使得该发光器件具有较高的使用寿命和较好的发光效率。本实用新型实施例又提供一种像素驱动方法，如图7所示，该方法包括如下步骤。701、初始化阶段，使信号扫描线为低电平，使第一晶体管处于关闭状态，电源线电压为零，使第四晶体管处于关闭状态，数据线电压为零，初始化信号线为高电平，使第三晶体管开启，以清除电容上残留的电荷，使发光器件反向偏置，并使第二晶体管栅极与源极之间的电压等于第二晶体管的阈值电压。702、数据写入阶段，电源线电压为零，使第四晶体管处于关闭状态，初始化信号线为低电平，使第三晶体管处于关闭状态，信号扫描线为高电平，使第一晶体管开启，数据线提供数据电压，以使第二晶体管栅极与源极之间的电压等于数据电压与第二晶体管的阈值电压之和。703、显示阶段，信号扫描线为低电平，使第一晶体管处于关闭状态，初始化信号线为低电平，使第三晶体管处于关闭状态，数据线电压为零，电源线提供第二电源信号，使第四晶体管处于饱和状态，以使第二晶体管的栅极电压稳定，并使发光器件工作。该方法已在上述实施例对像素驱动电路工作过程的描述中进行了详细说明，在此不再赘述。需要说明的是，上述晶体管的源极s和漏极g的制作工艺相同，名称上是可以互换的，其可根据电压的方向在名称上改变。而且，同一像素电路中各个晶体管的类型可以相同，也可以不同，只需根据其自身阈值电压特点调整相应的时序高低电平即可。当然，优选的方式为，需要的栅极开启信号源相同的晶体管，其类型相同。更为优选的，同一像素电路中，所有晶体管的类型相同，比如均为N沟道薄膜晶体管或P沟道薄膜晶体管。本实用新型实施例提供的像素驱动方法中，由于第三晶体管在初始化阶段的开启能使得存储在电容上的剩余电荷被释放，在后续的显示阶段就会避免出现存在的剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或者第一晶体管、第四晶体管与电容的配合，使得在数据写入阶段流过发光器件的电流只与数据电压有关，因此防止了晶体管阈值漂移导致的发光器件显示异常的问题；另外，由于第三晶体管在初始化阶段能使发光器件反向偏置，消除了积累电荷，从而使得该发光器件具有较高的使用寿命和较好的发光效率。本实用新型实施例还提供了一种显示装置，包括多个上述实施例所描述的像素驱动电路。显示装置中，像素驱动电路形成于阵列基板上。阵列基板上纵横交叉设置多条扫描线和数据线，并由该多条扫描线和数据线限定了多个上述像素驱动电路。阵列基板还包括用于为驱动像素驱动电路提供信号的行驱动芯片和列驱动芯片、用于向所述行、列驱动芯片提供时序控制信号的芯片组以及电压、电流源。本实用新型实施例提供的显示装置中，由于使用了上述实施例描述的像素驱动电路，能显著提高发光器件的显示效果，能避免发生显示异常现象，并能使发光器件的使用寿命和发光效率提高。本实用新型实施例之一适用在OLED面板中。以上所述，仅为本实用新型的具体实施方式
，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
权利要求1.一种像素驱动电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；所述第一晶体管的栅极连接信号扫描线，漏极连接数据线；所述第三晶体管的栅极连接初始化信号线，源极连接公共接地端；所述电容连接在所述第二晶体管的栅极与源极间， 所述第二晶体管的漏极连接电源线；所述第四晶体管的栅极及漏极与所述第二晶体管的漏极连接，源极与所述第二晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的漏极连接；所述发光器件的正极与所述第二晶体管的源极连接，负极与所述公共接地端连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管为N沟道薄膜晶体管。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述电容的电容值等于所述第一晶体管源漏寄生电容的电容值的两倍。
4.根据权利要求1所述的像素驱动电路，其特征在于，还包括数模变换电路，用于向所述电源线供给基准电压。
5.一种显示装置，其特征在于，包括如权利要求1-4任一项所述的像素驱动电路。
专利摘要本实用新型实施例提供一种像素驱动电路及显示装置，涉及平板显示技术领域，解决了使用现有像素驱动电路时，发光器件显示效果差，会发生显示异常现象，以及使用寿命短、发光效率低的问题。本实用新型实施例中，由于第三晶体管在初始化阶段的开启使存储在电容上的剩余电荷释放，在显示阶段就会避免出现剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或第一晶体管、第四晶体管与电容的配合，使在数据写入阶段流过发光器件的电流只与数据电压有关，防止了晶体管阈值漂移的问题；由于第三晶体管在初始化阶段使发光器件反向偏置，消除积累电荷，使发光器件具有较高使用寿命和较好的发光效率。
文档编号G09G3/32GK202838917SQ20122054556
公开日2013年3月27日 申请日期2012年10月23日 优先权日2012年10月23日
发明者郭瑞 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司