显示设备及驱动该显示设备的方法

显示设备及驱动该显示设备的方法
【专利摘要】本发明提供一种显示设备及驱动该显示设备的方法，所述显示设备包括：多个像素，连接到栅极线和数据线；栅极驱动器，被构造为驱动栅极线；数据驱动器，包括被构造为驱动数据线的多个数据驱动部件；以及控制板。控制板包括：处理器，输出图像信号和控制信号；以及时序控制器，响应于图像信号和控制信号，输出第一控制信号以及第二控制信号和数据信号，其中，第一控制信号用于控制栅极驱动器，第二控制信号和数据信号用于控制数据驱动器。
【专利说明】显示设备及驱动该显示设备的方法
[0001]本申请要求于2013年I月24日提交的第10-2013-0008176号韩国专利申请的优先权，该申请的公开通过引用全部包含于此。
【技术领域】
[0002]本公开的实施例涉及一种显示设备及驱动该显示设备的方法。
【背景技术】
[0003]近年，各种显示设备(诸如液晶显示器、场发射显示器、等离子体显示器、有机发光显示器等)已被广泛使用。
[0004]这样的显示设备被应用于各种图像显示装置(例如，电视机、计算机监视器等)以显示图像和文本。具体地讲，使用薄膜晶体管驱动液晶单元的有源矩阵类型液晶显示器具有如下优点，诸如，较高的图像质量、低功耗、大的显示尺寸和高清晰度等。
[0005]通常，显示设备被应用于个人计算机和电视机，但是近来，在各种领域(或市场)中，对显示设备的需求不断增加，诸如，用于数字标牌的数字信息显示器(例如，个人数字相框、商业广告牌、公共信息台等)。

【发明内容】

[0006]本公开的实施例提供一种显示设备，其中，所述显示设备包括控制板，所述控制板包括用于数字信息处理的处理器。
[0007]本公开提供一种显示设备，其中，所述显示设备包括具有用于数字信息处理的处理器的控制板。
[0008]本发明构思的实施例提供一种显示设备，其中，所述显示设备包括:多个像素，连接到多条栅极线和多条数据线；栅极驱动器，驱动栅极线；数据驱动器，包括用于驱动数据线的多个数据驱动部件；以及控制板，其中，控制板包括:处理器，输出图像信号和控制信号；时序控制器，响应于图像信号和控制信号，输出第一控制信号以及第二控制信号和数据信号，其中，第一控制信号用于控制栅极驱动器，第二控制信号和数据信号用于控制数据驱动器。
[0009]在示例实施例中，处理器使用以下条目中的至少一个经由无线网络与外部装置进行通信=WiHD (无线HD)、WHDi (无线家庭数字接口)、WiFi (无线LAN)、蓝牙、Zigbee或二进制CDMA (码分多址)。
[0010]在示例实施例中，控制板还包括无线接口，无线接口用于使用以下条目中的至少一个经由无线网络与外部装置进行通信:WiHD (无线HD)、WHDi (无线家庭数字接口)、WiFi(无线LAN)、蓝牙、Zigbee或二进制CDMA (码分多址)。
[0011]在示例实施例中，处理器和时序控制器被集成在单个芯片中。
[0012]在示例实施例中，时序控制器由现场可编程门阵列(FPGA)来实现，并通过总线连接到处理器。[0013]在示例实施例中，总线适合于高级微控制器总线架构协议标准。
[0014]在示例实施例中，控制板还包括存储器连同存储器控制模块、显示调谐模块和图形处理器，并且它们由现场可编程门阵列实现。
[0015]在示例实施例中，存储器控制模块管理处理器对存储器的访问，显示调谐模块改变处理器的特性参数，图形处理器对图像信号执行图形处理并将处理后的图像提供给处理器。
[0016]在示例实施例中，控制板还包括:存储器；第一总线，连接存储器和处理器；以及第二总线，连接存储器和现场可编程门阵列。
[0017]在示例实施例中，控制板还包括电源管理单元，电源管理单元用于管理驱动显示设备所需的源电压，电源管理单元连接到可充电的电池并且在电池连接到外部源时对电池进行充电。
[0018]在示例实施例中，电池被布置在显示设备的后表面上。
[0019]处理器包括:显示调谐单元，改变时序控制器的操作参数；图像处理单元，处理来自外部源的图像信息以输出图像信号；视频后处理器，改变图像信号的频率以将具有改变的频率的图像信号施加到时序控制器。
[0020]在示例实施例中，处理器是高级RISC机器处理器。
[0021]在示例实施例中，所述显示设备还包括:第一电路板，电连接第一数据驱动部件和控制板；第二电路板，电连接第二数据驱动部件和控制板。
[0022]在示例实施例中，控制板被安装在第一电路板或第二电路板上，第一电路板和第二电路板彼此电连接。
[0023]所述显示设备还包括:第一线缆，电连接第一电路板和控制板；第二线缆，电连接第二电路板和控制板。
[0024]本发明构思的实施例提供一种驱动显示设备的方法，所述方法包括:使用从主机装置施加到处理器的信号来准备数据；使用处理器对数据执行图形处理；将图形处理后的数据施加到时序控制器；基于图形处理后的数据控制时序控制器以允许图像被显示在显示设备上；根据用户的设置使用处理器改变在显示设备中设置的参数。
[0025]在示例实施例中，在无线通信中信号从主机装置被施加到处理器。
[0026]在示例实施例中,所述方法还包括执行自检测功能。
[0027]在示例实施例中，时序控制器由现场可编程门阵列(FPGA)实现，并通过总线连接到处理器。
[0028]根据以上所述，控制板包括集成在单个芯片中的处理器和时序控制器。因此，用于数字标牌的显示设备可被容易地实现。此外，控制板从电池接收源电压，因此显示设备可被容易地安装并在不存在电源插座的地方操作。此外，显示设备的操作模式和显示设备的自检测功能可由包括在控制板中的处理器执行。
【专利附图】

【附图说明】
[0029]通过参考以下结合附图的详细描述，本公开的上述和其它优点将变得更加清楚，在附图中:
[0030]图1是示出根据本公开的示例性实施例的显示设备的框图；[0031]图2是示出图1中示出的控制板的框图；
[0032]图3是示出图2中示出的控制板中的显示控制芯片的框图；
[0033]图4A是示出图1中示出的显示设备的外观的透视图；
[0034]图4B是示出图4A中示出的显示设备的分解透视图；
[0035]图5是示出根据本公开的另一示例性实施例的图1中示出的控制板的框图；
[0036]图6是示出根据本公开的示例性实施例的显示设备的框图；
[0037]图7是示出根据本公开的示例性实施例的显示设备的框图；
[0038]图8是示出根据本公开的示例性实施例的显示设备的框图；
[0039]图9是示出图5中示出的控制板中的处理器和现场可编程门阵列的操作的流程图。
【具体实施方式】
[0040]将参照附图详细描述实施例。然而，本发明构思可以以各种不同的形式来实现，而不应被解释为仅限于示出的实施例。相反，提供这些实施例作为示例以使得本公开将是全面的和完整的，并将向本领域技术人员充分传达本发明构思的构思。因此，针对本发明构思的实施例中的一些，不对已知处理、元件和技术进行描述。除非另外指出，否则贯穿附图和书面描述，相同的标号表示相同的元件，因此将不重复进行描述。在附图中，为了清楚，可夸大层和区域的大小和相对大小。
[0041]图1是示出根据本公开的示例性实施例的显示设备的框图。
[0042]参照图1，显示设备100包括控制板110、第一电路板120、第二电路板130、数据驱动电路141至144和显示面板160。
[0043]显示设备100可以是液晶显示器、等离子体显示器、有机发光显示器或场发射显示器。
[0044]显示设备100中的控制板110可经由无线网络与主机装置10进行通信。控制板110从主机装置10接收用于控制显示设备100的图像信息和信号。主机装置10可以是视频点播(VOD)所需的机顶盒或计算机、TV家庭购物、网络游戏等，或者可以是连接到网络的无线网络共享器或线共享器。控制板110执行与图像信号、音频信号的传输和数据传输相关的各种功能。
[0045]显示设备100中的控制板110连接到电池20。电池20为可充电电池(例如，锂离子电池、镍镉电池、镍氢电池、锂聚合物电池、磷酸铁锂电池等)，以提供驱动显示设备100所需的源电压。控制板110从电池20接收源电压，并且根据电池20的剩余量控制显示设备100的操作以及电池20的充电。
[0046]由于显示设备100从电池20接收源电压，因此显示设备100被容易地安装在不存在电源插座的地方。因此，可提高对应用到各种装置(例如，个人数字相框、商业广告牌、公共信息台等)的数字信息显示器(DID)的利用。
[0047]控制板110通过第一线缆121电连接到第一电路板120，并通过第二线缆131电连接到第二电路板130。控制板110通过第一线缆121将图像数据和控制信号施加到数据驱动电路141和142，并通过第二线缆131将图像数据和控制信号施加到数据驱动电路143和144。从控制板110施加到数据驱动电路141至144的控制信号包括水平同步起始信号、时钟信号和线锁存(line latch)信号。
[0048]第一电路板120和第二电路板130包括用于驱动显不面板160的各种电路。第一电路板120包括用于连接控制板110与数据驱动电路141和142的多条线，第二电路板130包括用于连接控制板110与数据驱动电路143和144的多条线。可在一个电路板上形成第一电路板和第二电路板。
[0049]数据驱动集成电路151至154被分别安装在数据驱动电路141至144上，或者被直接安装在显示面板160上而不使用第一电路板120或第二电路板130。数据驱动集成电路151至154中的每一个响应于来自控制板110的数据信号和控制信号而驱动布置在显不面板160上的数据线。
[0050]显示面板160包括布置了多个像素的显示区域AR和布置在显示区域AR的外围区域上的非显示区域NAR。图像被显示在显示区域AR中而不被显示在非显示区域NAR中。显示面板160可包括玻璃基板、硅基板或薄膜基板。
[0051]数据驱动电路141至144被布置为与显示面板160的一侧邻近并沿第一方向Xl被布置，但是数据驱动电路141至144不应被限制于此或以这样的方式被限制。S卩，数据驱动电路141至144可沿第二方向X2被布置或沿第一方向Xl和第二方向X2被布置。
[0052]尽管在图中未示出，但是显示设备100还包括栅极驱动电路，栅极驱动电路被设置为带载封装结构、膜上芯片结构或玻璃上芯片结构并附着到显示面板160的非显示区域。根据另一实施例，栅极驱动电路包括栅极驱动器1C，但是栅极驱动电路不应限于栅极驱动器1C。即，栅极驱动电路可被构造为包括由氧化物半导体、非晶半导体、晶体半导体或多晶半导体组成的电路。
[0053]控制提供到显示设备100的图像信号和控制信号的时序的控制板110对于驱动显示设备100是重要的。具体地讲，控制板110包括时序控制器(未示出)和处理器(未示出)，其中，时序控制器输出图像信号和控制信号，处理器经由无线网络执行与主机装置10的通信，改变显示设备100的特性参数，并执行自检测功能。之后将详细描述包括在控制板110中的时序控制器和处理器。
[0054]图2是示出图1中示出的控制板的框图。
[0055]参照图2，控制板110包括显示控制芯片112和电源管理单元114。显示控制芯片112包括时序控制器和处理器以执行与图1中示出的主机装置10的无线通信，改变特性参数，并执行自检测功能。
[0056]用于从电池20接收源电压的连接到电池20的电源管理单元114将电池20的剩余量的信息提供给显示控制芯片112，并且在电池20连接到外部电源(未示出)时控制电池20的充电。
[0057]图3是示出图2中示出的控制板中的显示控制芯片的框图。
[0058]参照图3，显示控制芯片112包括存储器210、存储器管理单元220、无线接口 230、处理器240、时序控制器250和图形处理单元260。存储器210包括静态存储器(例如，可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPR0M)、闪存、随机存取存储器(RAM)、只读存储器(ROM)等)和/或动态存储器。
[0059]存储器管理单元220管理处理器240对存储器210的访问。例如，存储器管理单元220将虚拟存储地址转换为真实存储地址并执行功能，例如，存储器210的保护、高速缓冲存储器的管理以及总线的仲裁。根据另一实施例，存储器管理单元220可被包括在处理器240中而不是单独的硬件装置。
[0060]无线接口 230执行用于与图1中示出的主机装置10进行无线通信的接口功能。例如，无线接口 230使用以下条目中的至少一个经由无线网络与主机装置10进行通信:WiHD(无线HD)、WHDi (无线家庭数字接口)、WiFi (无线LAN)、蓝牙、Zigbee或二进制CDMA (码分多址)。无线接口 230通过天线232接收从主机装置10提供的信号并将所述信号提供给处理器240，并且通过天线232将来自处理器240的信号提供给主机装置10。尽管在图中未示出，但是处理器240可通过单独的线缆而不使用无线接口 230与主机装置10进行有线通信。
[0061]处理器240通过无线接口 230与图1中示出的主机装置10进行通信。处理器240将从主机装置10接收的图像信号和控制信号提供给时序控制器250。图形处理单元(GPU)260连接到处理器240。图形处理单元260对从主机装置10接收的图像信号执行图形处理，并将处理后的图像提供给处理器240。处理器240将图形处理后的图像信号提供给时序控制器250。在本示例性实施例中，处理器240和图形处理单元260彼此分离，但是处理器240和图形处理单元260可根据实施例被实现在单个处理器中。
[0062]当从主机装置10提供的图像信号的频率与显示面板160的频率不匹配时，处理器240将图像信号的频率转换为适合于显示面板160，并且随后将图像信号提供给时序控制器250。此外，处理器240改变在时序控制器250中设置的参数，例如，工作电压、时钟信号的频率等。此外，处理器240可执行自检测功能以检测包括在控制板110和显示设备100中的元件是否正常工作。
[0063]处理器240连接到电源管理单元114。处理器240根据从电源管理单元114提供的电池20的剩余量来控制显示设备100的操作。详细地讲，当电池20的剩余量低于参考电平时，处理器240控制显示面板160，使得显示面板160在节电模式下操作，从而降低显示面板160的亮度。此外，处理器240控制电池20的剩余量被显示在显示面板160上，从而用户识别出电池20的剩余量的信息。
[0064]作为示例，处理器240可以是由ARM (高级RISC机器)有限公司制造的ARM处理器。
[0065]显示控制芯片112的存储器210、存储器管理单元220、无线接口 230、处理器240、时序控制器250和图形处理单元260可被集成在单个芯片中。
[0066]图4A是示出图1中示出的显示设备的外观的透视图，图4B是示出图4A中示出的显示设备的分解透视图。
[0067]参照图4A，显示设备100包括显示面板160。显示面板160由外壳101支撑和固定。扬声器102被分别安装在外壳101的左下侧部分和右下侧部分。外壳101由支架103支撑。支架103具有可与外壳101连接和分离的结构。
[0068]参照图4B，显示设备100的外壳101包括前壳104和后壳108，并且显示设备100被容纳在前壳104与后壳108之间。前壳104包括包围显示面板160的前边框(frontvessel)105和边框基底106。后壳108由塑料材料形成。电路安装板107布置在显示面板160的后表面上。图1中示出的控制板110被安装在电路安装板107上。支架103包括一对固定构件109。固定构件109向上突出以支撑外壳101。提供多个电池20并且电池被安装在电路安装板107上。显示设备100需要多个电池20以提供用于长时间显示图像的源电压。电路安装板107可被扩大为具有与显示面板160的尺寸相应的尺寸，从而电池20可被布置在电路安装板107上。
[0069]图5是示出根据本公开的另一示例性实施例的图1中示出的控制板的框图。
[0070]参照图5，控制板300包括存储器310、处理器320、现场可编程门阵列(FPGA)330、输入/输出接口 340和350以及总线360,370和380。
[0071]存储器310包括静态存储器(例如，可擦除可编程只读存储器(EPR0M)、电可擦除可编程只读存储器(EEPR0M)、闪存、随机存取存储器(RAM)、只读存储器(ROM)等)和/或动态存储器。
[0072]处理器320通过输入/输出接口 340与图1中示出的主机装置10进行通信。处理器320从主机装置10接收图像信号和控制信号，并将图像信号和控制信号施加到FPGA330中的时序控制器332。输入/输出接口 340允许处理器320和主机装置10使用以下条目中的至少一个经由无线网络彼此通信:WiHD、WHD1、WiF1、蓝牙、Zigbee或二进制CDMA。此外，输入/输出接口 340通过单独的线缆连接到主机装置10。
[0073]处理器320包括图像处理单元321、存储器管理单元322、视频后处理器323和显示调谐单元324。可在软件中实现图像处理单元321、存储器管理单元322、视频后处理器323和显示调谐单元324。
[0074]图像处理单元321对从主机装置10提供的图像信号执行图形处理，并将处理后的图像提供给时序控制器332。
[0075]存储器管理单元322管理处理器320对存储器310的访问。例如，存储器管理单元322将虚拟存储地址转换为真实存储地址并执行功能，例如，存储器310的保护、高速缓冲存储器的管理以及总线的仲裁。
[0076]当从主机装置10提供的图像信号的频率与显示面板160的频率不匹配时，视频后处理器323将图像信号的频率转换为适合于显示面板160。
[0077]显示调谐单元324改变在处理器320中设置的参数，例如，工作电压、时钟信号的频率等。此外，处理器320可执行包括在处理器320中的元件的自检测功能。此外，显示调谐单元324可检测包括在FPGA330中的元件是否正常工作。
[0078]处理器320控制图像处理单元321、存储器管理单元322、视频后处理器323和显示调谐单元324的操作。此外，处理器320通过输入/输出接口 340连接到图1中示出的电池20。处理器320根据电池20的剩余量控制显示设备100的操作。详细地讲，当电池20的剩余量低于参考电平时，处理器320控制显示面板160，使得显示面板160在节电模式下操作，从而降低显示面板160的亮度。此外，处理器320控制电池20的剩余量被显示在显示面板160上，从而用户识别出电池20的剩余量的信息。作为示例，处理器320可以是由ARM (高级RISC机器)有限公司制造的ARM处理器。
[0079]FPGA330包括存储器管理模块331、时序控制器332、显示调谐模块333和图形处理器334。存储器管理模块331执行在FPGA330访问存储器310时所需的控制操作。
[0080]存储器管理模块331管理FPGA330对存储器310的访问。例如，存储器管理模块331将虚拟存储地址转换为真实存储地址并执行功能，例如，存储器310的保护、高速缓冲存储器的管理以及总线的仲裁。[0081]响应于来自处理器320的图像信号和控制信号，时序控制器332输出第一控制信号以及第二控制信号和数据信号，其中，第一控制信号控制栅极驱动电路，使得图像被显示在显示面板160上，第二控制信号和数据信号控制数据驱动电路。时序控制器332将从处理器320提供的图像信号存储在存储器310中。
[0082]显示调谐单元324改变在时序控制器332中设置的参数，例如，工作电压、时钟信号的频率等。此外，显示调谐单元324可执行自检测功能以检测包括在FPGA330中的元件是否正常工作。
[0083]图形处理器334对从处理器320提供的图像信号执行计算处理。
[0084]处理器320和FPGA330通过总线380彼此连接。处理器320和存储器310通过总线360彼此连接。FPGA330和存储器310通过总线370彼此连接。总线360、370和380中的每一个遵守AMBA (高级微控制器总线架构)协议标准。
[0085]图6是示出根据本公开的示例性实施例的显示设备的框图。
[0086]参照图6，显示设备400包括第一电路板410、第二电路板420、数据驱动电路441至444和显示面板460。数据驱动集成电路451至454被分别安装在数据驱动电路441至444 上。
[0087]与图1中示出的显示设备的控制板110不同，控制芯片430被安装在第一电路板410上。第一电路板410和第二电路板420通过线缆412彼此电连接。从控制芯片430输出的用于数据驱动电路443和444的图像数据和控制信号被直接施加到第一电路板410。从控制芯片430输出的用于数据驱动电路443和444的图像数据和控制信号通过第一电路板410和线缆412被施加到第二电路板420。
[0088]控制芯片430经由无线网络与主机装置10进行通信，并从电池20接收源电压。
[0089]图6示出第一电路板410上的控制芯片430，但是其不应被限制于此或以这样的方式被限制。S卩，控制芯片430可被安装在第二电路板420上而不是第一电路板410上。在这种情况下，从控制芯片430输出的用于数据驱动电路441和442的图像信号和控制信号通过线缆412从第二电路板420被施加到第一电路板410。可在一个电路板上形成第一电路板410和第二电路板420。
[0090]图7是示出根据本公开的示例性实施例的显示设备的框图。
[0091]参照图7，显示设备500包括控制板510、电路板520、数据驱动电路531至534和显示面板550。数据驱动集成电路541至544被分别安装在数据驱动电路531至534上。
[0092]图1中示出的显示设备100包括彼此分离的至少两个电路板(例如，第一电路板120和第二电路板130)，但是图7中示出的显示设备500包括单个电路板520。电路板520包括用于驱动显示面板550的各种电路。单个电路板520包括连接到控制板510和数据驱动电路531至534的多条线。
[0093]数据驱动集成电路541至544被分别安装在数据驱动电路531至534上，或被直接安装在显示面板160上而不使用第一电路板120或第二电路板130。数据驱动集成电路541至544中的每一个响应于来自控制板510的数据信号和控制信号而驱动布置在显示面板550上的数据线。
[0094]控制板510经由无线网络与主机装置10进行通信，并从电池20接收源电压。
[0095]图8是示出根据本公开的示例性实施例的显示设备的框图。[0096]参照图8，显示设备600包括电路板610、数据驱动电路631至634以及显示面板650。数据驱动集成电路641至644被分别安装在数据驱动电路631至634上。
[0097]图7中示出的显示设备500包括与电路板520分离的控制板510，但是图8中示出的显示设备600的控制芯片620被安装在电路板610上。电路板610包括在控制芯片620与数据驱动电路631至634之间连接的多条线。
[0098]控制芯片620经由无线网络与主机装置10进行通信，并从电池20接收源电压。
[0099]图9是示出图5中示出的控制板中的处理器和现场可编程门阵列的操作的流程图。
[0100]参照图5和图9，处理器320准备数据(SlOO )。处理器320使用以下条目中的至少一个经由无线网络与主机装置10进行通信:WiHD、WHD1、WiF1、蓝牙、Zigbee或二进制CDMA。处理器320将来自主机装置10的信号IN转换为适合于图1中示出的显示设备100的图像信号。
[0101]处理器320处理数据。处理器320将转换的图像信号施加到FPGA330。FPGA330执行浮点计算、管线计算、调度程序和渲染处理，并将执行结果应用到处理器320 (SllO)0处理器320将处理后的数据存储在存储器210中。处理器320对用户执行优化处理(S120)。处理器320响应于用户的需求而设置显示设备100的操作参数。
[0102]处理器320执行显示调谐更新(S130)。当显示设备100的参数需要在显示设备100操作时根据用户的需求而改变时，处理器320对在FPGA的时序控制器332中设置的参数执行更新处理。
[0103]处理器320执行自检测处理(S140)。处理器320可检测显示设备100是否正常工作，并且通过自检测处理，参数被设置为适当的值。
[0104]FPGA330执行控制操作，以将图形处理后(S200)的图像信号存储在存储器210中(S210)。另外，FPGA330的时序控制器332将数据信号DATA和控制信号CTRL施加到第一电路板120和第二电路板130 (S220)。
[0105]尽管已描述了本发明的示例性实施例，但是应理解，本发明不应限于这些示例性实施例，而可由本领域的普通技术人员在要求保护的本发明的精神和范围内做出各种改变和修改。
【权利要求】
1.一种显示设备，包括: 多个像素，连接到多条栅极线和多条数据线； 栅极驱动器，被构造为驱动栅极线； 数据驱动器，包括被构造为驱动数据线的多个数据驱动部件； 第一电路板，电连接到所述多个数据驱动部件之中的第一数据驱动部件； 第二电路板，电连接到所述多个数据驱动部件之中的第二数据驱动部件；以及 控制板，包括: 处理器，输出图像信号和控制信号， 时序控制器，响应于图像信号和控制信号，输出第一控制信号以及第二控制信号和数据信号，其中，第一控制信号用于控制栅极驱动器，第二控制信号和数据信号用于控制数据驱动器。
2.如权利要求1所述的显示设备，其中，处理器使用以下条目中的至少一个经由无线网络与外部装置进行通信:WiHD (无线HD)、WHDi (无线家庭数字接口)、WiFi (无线LAN)、蓝牙、Zigbee或二进制CDMA (码分多址)。
3.如权利要求1所述的显示设备，其中，控制板还包括无线接口，无线接口用于使用以下条目中的至少一个经由无线网络与外部装置进行通信=WiHD (无线HD)、WHDi (无线家庭数字接口)、WiFi (无线LAN)、蓝牙、Zigbee或二进制CDMA (码分多址)。
4.如权利要求1所述的显示设备，其中，处理器和时序控制器被集成在单个芯片中。
5.如权利要求1所述的显示设备，其中，时序控制器由现场可编程门阵列(FPGA)来实现，并通过总线连接到处理器。
6.如权利要求5所述的显示设备，其中，总线适合于高级微控制器总线架构协议标准。
7.如权利要求5所述的显示设备，其中，控制板还包括存储器， 其中，时序控制器连同存储器控制模块、显示调谐模块和图形处理器由现场可编程门阵列实现， 其中，存储器控制模块管理处理器对存储器的访问，显示调谐模块改变处理器的特性参数，图形处理器对图像信号执行图形处理并将处理后的图像提供给处理器。
8.如权利要求1所述的显示设备，其中，控制板还包括电源管理单元，电源管理单元用于管理驱动显示设备所需的源电压，电源管理单元连接到可充电的电池并且在电池连接到外部源时对电池进行充电。
9.如权利要求1所述的显示设备，其中，处理器包括: 显示调谐单元，改变时序控制器的操作参数； 图像处理单元，处理来自外部源的图像信息以输出图像信号； 视频后处理器，改变图像信号的频率以将具有改变的频率的图像信号施加到时序控制器。
10.如权利要求1所述的显示设备，其中，处理器是高级RISC机器处理器。
【文档编号】G09G3/20GK103971626SQ201310416857
【公开日】2014年8月6日 申请日期:2013年9月13日 优先权日:2013年1月24日
【发明者】张容准, 崔湳坤, 朴槿贞, 李铉大, 朴哲佑, 苏正训, 柳凤铉, 白允基, 林庆镐 申请人:三星显示有限公司