一种可改变初始化电位的像素架构及其实现方法
【专利摘要】本发明公开一种可改变初始化电位的像素架构及其实现方法，包括薄膜晶体管（TFT）、扫描电压信号线SCAN1、初始化电压信号线VINI、存储电容C和电源线VDD；所述TFT的栅极连接至扫描电压信号线SCAN1，其第一电极、第二电极分别连接至存储电容C和初始化电压信号线VINI；还包括一条复用连接线，与初始化电压信号线VINI和扫描电压信号线SCAN1均存在交叠，但在同一时刻，至少与所述初始化电压信号线VINI和扫描电压信号线SCAN1的其一电性连通。采用本发明，能够改善单一初始化电位造成的显示异常的缺陷，提高产品良率。
【专利说明】一种可改变初始化电位的像素架构及其实现方法
【技术领域】
[0001]本发明涉及平板显示技术，尤其涉及一种可改变初始化电位的像素架构及其实现方法。
【背景技术】
[0002]有机发光二极管(Organic Light-Emitting D1de,0LED)显示器作为一种主动发光型显示器，利用有机膜层中的电子和空穴的复合而发光，在响应速度、对比度和低功耗等方面具有显著优势。特别是有源矩阵有机发光二极管(AMOLED)显示器，有望成为下一代新型平板显示器。
[0003]通常AMOLED采用低温多晶硅(LTPS)工艺制作薄膜晶体管(TFT)，实现其像素和驱动电路。由于受LTPS制造工艺的限制，TFT的阈值电压通常会发生偏移。所以AMOLED —般采用带补偿功能的nTnC像素架构，来解决这个问题。
[0004]图1A?图1D为四种现有带补偿功能的像素架构示意图。如图1A?图1D所示，像素架构包括:驱动晶体管M4，开关晶体管Ml、M2、M3、M5和M6，存储电容，发光二极管，数据电压信号VDATA，扫描电压信号SCANl、SCAN2,发光控制信号EM，初始化电压信号VINI，第一电源VDD和第二电源VSS。所述的四种像素架构，就其工作原理而言，均需要采用一个恒压VINI信号对存储电容进行初始化充电。但由于受现有TFT工艺制程的限制(如ELA晶化工艺)容易造成显示区某些位置的像素电路中TFT特性发生偏移，导致该位置像素电路中存储电容所需的初始化电压发生变化，从而会出现显示异常。
【发明内容】
[0005]有鉴于此，本发明的主要目的在于提供一种可改变初始化电位的像素架构及其实现方法，通过增加电平，实现可选择性地使用至少两个不同的电平对存储电容进行初始化充电处理，以克服或改善因工艺制程而导致像素中薄膜晶体管(TFT)特性偏移的现象，从而改善单一初始化电位造成的显示异常的缺陷，提高产品良率。
[0006]为达到上述目的，本发明的技术方案是这样实现的:
一种可改变初始化电位的像素架构，包括薄膜晶体管、扫描电压信号线SCAN1、初始化电压信号线VIN1、存储电容C和电源线VDD ;所述薄膜晶体管的栅极连接至扫描电压信号线SCANl，其第一电极、第二电极分别连接至像素电容C和初始化电压信号线VINI ;还包括一条复用连接线；其中，
所述复用连接线，其与初始化电压信号线VINI和扫描电压信号线SCANl均存在交叠，但在同一时刻，至少与所述初始化电压信号线VINI和扫描电压信号线SCANl的其一电性连通。
[0007]其中，所述初始化电压信号线VINI，用于为存储电容C提供一个恒压的初始化电信号。
[0008]所述扫描电压信号线SCANl提供的多阶电平信号为二阶电平电压信号时，第二电平V2用于控制薄膜晶体管的关闭，第三电平V3用于控制所述薄膜晶体管的开启，且第二电平V2与第三电平V3均不等于第一电平Vl的电压；所述第一电平Vl即初始化电压信号线VINI的电压。
[0009]所述扫描电压信号线SCANl提供的多阶电平信号为三阶电平电压信号时，第二电平V2用于控制薄膜晶体管的关闭，第三电平V3用于控制薄膜晶体管的开启，第四电平V4用于像素电容C的初始化，且第二电平V2、第三电平V3和第四电平V4均不等于第一电平Vl的电压；所述第一电平Vl即初始化电压信号线VINI的电压。
[0010]所述扫描电压信号线SCANl和初始化电压信号线VINI采用同层金属Ml制作，复用连接线采用不同层金属M2制作。
[0011]所述初始化电压信号线VINI具有主线和分支结构，其复用连接线与所述初始化电压信号线VINI的交叠位置位于所述初始化电压信号线VINI的分支上。
[0012]一种可改变初始化电位的像素架构的实现方法，包括:
A、为初始化电压信号线VINI提供一恒压的初始第一电平VI，当第一电平Vl不能满足可正常显示的像素电容初始化电平需求时，将初始化电压信号线VINI经由复用连接线与扫描电压信号线SCANl连通，并切断当前像素中初始化电压信号线VINI与相邻像素VINI的连接；
B、通过所述扫描电压信号线SCANl提供多阶电平电压信号，利用一个电平信号控制薄膜晶体管的关闭，并利用另一个电平信号控制薄膜晶体管的开启。
[0013]其中，所述扫描电压信号线SCANl提供二阶电平电压信号时，利用第二电平V2控制薄膜晶体管的关闭、利用第三电平V3控制薄膜晶体管的开启；所述第二电平V2和第三电平V3均不等于第一电平Vl的电压。
[0014]所述扫描电压信号线SCANl提供三阶电平电压信号时，利用第二电平V2控制薄膜晶体管的关闭、利用第三电平V3控制薄膜晶体管的开启，再利用第四电平V4对像素电容进行初始化处理；所述第二电平V2、第三电平V3和第四电平V4均不等于第一电平Vl的电压。
[0015]本发明所提供的可改变初始化电位的像素架构及其实现方法，具有以下优点: 现有带补偿功能的AMOLED像素架构，只采用一个恒压信号对存储电容进行初始化充电，而当因工艺制程致使像素中TFT特性发生偏移时，会使得存储电容所需的初始化恒压信号也发生变化，从而产生显示不良。利用本发明，通过增加初始化电位，利用一个具有一低电平的恒压信号VINI和一个电平不同于VINI的SCANl信号，配合所述像素架构选择性地使用至少两个不同的电平对存储电容进行初始化处理，可改善单一初始化电位造成的显不不良，从而提闻了广品良率。
【专利附图】
【附图说明】
[0016]图1A?图1D为四种现有带补偿功能的像素架构示意图；
图2A?图2C为本发明像素架构的等效电路不意图；
图3为本发明一实施例的VINI和SCANl信号示意图；
图4为产生不同初始化电位时的像素架构等效电路示意图；
图5为本发明另一实施例的VINI和SCANl信号示意图；
图6为本发明阵列基板中实际像素版图架构示意图。
【具体实施方式】
[0017]下面结合附图及本发明的实施例对本发明的像素架构及其实现方法作进一步详细的说明。
[0018]图2A、图2B、图2C均为本发明像素架构等效电路示意图。如图所示，薄膜晶体管(TFT) Mn，扫描电压信号线SCANl，初始化电压信号线VINI，存储电容C和背板电源线VDD。
[0019]其中:薄膜晶体管Mn的第一电极、第二电极的两端分别连接至存储电容C和初始化电压信号线VINI，其栅极连接至扫描电压信号线SCANl。所述初始化电压信号线VINI，用于给存储电容提供一个恒压的初始化电信号。
[0020]还包括一条复用连接线，所述复用连接线，其分别与初始化电压信号线VINI和扫描电压信号线SCANl均有交叠，但其制作时与初始化电压信号线VINI的信号和扫描电压信号线SCANl异步/不同时电性连通(其后续可以通过光焊接或热焊接等方式与初始化电压信号线VINI和扫描电压信号线SCANl同时电学连通)，见图2A、图2B和图2C所示的连接关系O
[0021]所述扫描电压信号线SCAN1，用于提供多阶电平电压信号，其中第二电平信号V2控制薄膜晶体管的关闭，第三电平信号V3控制薄膜晶体管的开启(若为三阶电平信号时，则第四电平信号V4可用于像素电平的初始化)，所述多阶电平信号与初始化电压信号线VINI的电平即第一电平Vl的电压不同。所述多阶电平电压信号，至少为二阶电平。
[0022]图3本发明一实施例的VINI和SCANl信号示意图。如图所示，初始化电压信号线VINI的电平，即第一电平电压VI，用于给存储电容C提供一;〖亘定的初始化信号。扫描电压信号线SCANl提供一具有二阶电平的电压信号，分别为第二电平V2和第三电平V3。其中，所述第二电平V2用于控制TFT的关闭，第三电平V3用于控制TFT的开启，并且第二电平V2和第三电平V3均不等于第一电平VI。
[0023]图4为产生不同初始化电位时的像素架构等效电路示意图。对于AMOLED正常工作的像素，维持初始化电压信号线VINI的初始电位为Vl即第一电平不变；对于因工艺制程限制而导致TFT特性发生偏移的像素，第一电平Vl不能满足可正常显示的存储电容初始化电平需求。此时，可以通过光焊接或热焊接等方式，将初始化电压信号线VINI经由复用连接线与扫描电压信号线SCANl电性连通，同时切断该像素中初始化电压信号线VINI与相邻像素的VINI的连接关系，即可将该像素的存储电容的初始化电压变成了第三电平V3，，从而改善了显示不良现象，提高了产品良率。
[0024]图5为本发明另一实施例的VINI和SCANl信号示意图。其中，初始化电压信号线VINI提供以电压为Vl (即第一电平)的电压信号；扫描电压信号线SCANl提供一具有三阶电平的电压信号，分别为第二电平V2、第三电平V3和第四电平V4，其中V2用于控制TFT的关闭，V3用于控制TFT的开启，V4用于存储电容的初始化(充电处理)，并且第二电平V2、第三电平V3和第四电平V4均不等于第一电平VI。
[0025]同上述描述类似，当像素中TFT特性发生偏移，而第一电平Vl不能满足可正常显示的存储电容C初始化电平需求时，将初始化电压信号线VINI经由复用连接线通过焊接方式与扫描电压信号线SCANl电性连通，同时切断该像素中初始化电压信号线VINI与相邻像素VINI的连接关系，即可将该像素的存储电容的初始化电压先变为第三电平V3而后再稳定变为第四电平V4，从而改善了显示不良现象，提高了产品良率。
[0026]图6本发明阵列基板中实际像素版图架构示意图。其中，扫描电压信号线SCANl和初始化电压信号线VINI采用同层金属Ml制作，复用连接线采用不同层金属M2制作。复用连接线与扫描电压信号线SCANl及初始化电压信号线VINI均有交叠。
[0027]其中，初始化电压信号线VINI具有主线和分支结构，如图6所示的突起台阶结构，复用连接线与初始化电压信号线VINI的交叠位置可位于分支结构上。如前所述，当需要产生第二初始化电位时，可采用焊接方式将复用连接线与初始化电压信号线VINI和扫描电压信号线SCANl实现电性连通，同时将初始化电压信号线VINI的分支结构与主线分离，不影响初始化电压信号线VINI主线信号的完整性，即像素的存储电容可实现选择第二初始化电位，从而改善显示不良的缺陷。
[0028]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【权利要求】
1.一种可改变初始化电位的像素架构，包括薄膜晶体管、扫描电压信号线SCAN1、初始化电压信号线VIN1、存储电容C和电源线VDD;所述薄膜晶体管的栅极连接至扫描电压信号线SCAN1，其第一电极、第二电极分别连接至存储电容C和初始化电压信号线VINI ;其特征在于，还包括一条复用连接线；其中， 所述复用连接线，其与初始化电压信号线VINI和扫描电压信号线SCAN1均存在交叠，但在同一时刻，其至少与所述初始化电压信号线VINI和扫描电压信号线SCAN1的其一电性连通。
2.根据权利要求1所述的可改变初始化电位的像素架构，其特征在于，所述初始化电压信号线VINI，用于为存储电容C提供一个恒压的初始化电信号。
3.根据权利要求1所述的可改变初始化电位的像素架构，其特征在于，所述扫描电压信号线SCAN1提供的多阶电平信号为二阶电平电压信号时，第二电平V2用于控制薄膜晶体管的关闭，第三电平V3用于控制所述薄膜晶体管的开启，且第二电平V2与第三电平V3均不等于第一电平VI的电压；所述第一电平VI即初始化电压信号线VINI的电压。
4.根据权利要求1所述的可改变初始化电位的像素架构，其特征在于，所述扫描电压信号线SCAN1提供的多阶电平信号为三阶电平电压信号时，第二电平V2用于控制薄膜晶体管的关闭，第三电平V3用于控制薄膜晶体管的开启，第四电平V4用于存储电容C的初始化，且第二电平V2、第三电平V3和第四电平V4均不等于第一电平VI的电压；所述第一电平VI即初始化电压信号线VINI的电压。
5.根据权利要求1所述的可改变初始化电位的像素架构，其特征在于，所述扫描电压信号线SCAN1和初始化电压信号线VINI采用同层金属制作，复用连接线采用不同层金属制作。
6.根据权利要求1所述的可改变初始化电位的像素架构，其特征在于，所述初始化电压信号线VINI具有主线和分支结构，其复用连接线与所述初始化电压信号线VINI的交叠位置位于所述初始化电压信号线VINI的分支上。
7.一种可改变初始化电位的像素架构的实现方法，其特征在于，包括: A、为初始化电压信号线VINI提供一恒压的初始第一电平VI，当第一电平VI不能满足可正常显示的存储电容初始化电平需求时，将初始化电压信号线VINI经由复用连接线与扫描电压信号线SCAN1连通，并切断当前像素中初始化电压信号线VINI与相邻像素VINI的连接； B、通过所述扫描电压信号线SCAN1提供多阶电平电压信号，利用一个电平信号控制薄膜晶体管的关闭，并利用另一个电平信号控制薄膜晶体管的开启。
8.根据权利要求7所述的可改变初始化电位的像素架构的实现方法，其特征在于，所述扫描电压信号线SCAN1提供二阶电平电压信号时，利用第二电平V2控制薄膜晶体管的关闭、利用第三电平V3控制薄膜晶体管的开启；所述第二电平V2和第三电平V3均不等于第一电平VI的电压。
9.根据权利要求7所述的可改变初始化电位的像素架构的实现方法，其特征在于，所述扫描电压信号线SCAN1提供三阶电平电压信号时，利用第二电平V2控制薄膜晶体管的关闭、利用第三电平V3控制薄膜晶体管的开启，再利用第四电平V4对像素电容进行初始化处理；所述第二电平V2、第三电平V3和第四电平V4均不等于第一电平VI的电压。
【文档编号】G09G3/20GK104464589SQ201310433359
【公开日】2015年3月25日 申请日期:2013年9月22日 优先权日:2013年9月22日
【发明者】韩珍珍, 朱修剑 申请人:昆山国显光电有限公司