像素电路、像素电路的驱动方法和显示装置制造方法
【专利摘要】本发明提供了一种像素电路、像素电路的驱动方法和显示装置。所述像素电路包括像素驱动电路和发光元件，像素驱动电路与发光元件的第一端连接，发光元件的第二端接入第一电平；像素驱动电路包括多个行像素驱动电路，每个行像素驱动电路包括补偿电路和多个子像素驱动单元；子像素驱动单元包括驱动晶体管和控制模块；驱动晶体管，分别与发光元件和控制模块连接，用于在控制模块的控制下驱动发光元件发光；补偿电路，用于当驱动晶体管驱动该发光元件发光时，补偿该驱动晶体管的阈值电压；子像素驱动单元设置于有效显示区内，补偿电路设置于有效显示区外。本发明可以增加像素的开口率，从而在获得均匀显示的同时，降低有机发光层的电流密度。
【专利说明】像素电路、像素电路的驱动方法和显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种像素电路、像素电路的驱动方法和显示装置。
【背景技术】
[0002]AMOLED (Active Matrix/Organic Light Emitting Diode,有源矩阵有机发光二极管)面板能够发光是由驱动TFT (Thin Film Transistor，薄膜场效应晶体管)在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电流的不一致性。如传统的2T1C电路亮度均匀性一直很差，目前多解决的方法就是在像素内加入补偿电路，通过补偿TFT电路消除驱动TFT的阈值电压Vth的影响。但是缺点是TFT的增加往往是开口率的迅速下降，在相同像素驱动电流的条件下，虽然开口率低的AMOLED面板亮度不一定会下降，但其有机发光层的电流密度必然增加，这容易导致发光层材料的老化，整个AMOLED面板的使用寿命下降。
【发明内容】
[0003]本发明的主要目的在于提供一种像素电路、像素电路的驱动方法和显示装置，增加像素的开口率，从而在获得均匀显示的同时，降低有机发光层的电流密度。
[0004]为了达到上述目的，本发明提供了一种像素电路，包括像素驱动电路和发光元件，所述像素驱动电路与所述发光元件的第一端连接，所述发光元件的第二端接入第一电平；所述像素驱动电路包括多个行像素驱动电路，每个所述行像素驱动电路包括补偿电路和多个子像素驱动单元；
[0005]所述子像素驱动单元包括驱动晶体管和控制模块；
[0006]所述驱动晶体管，分别与所述发光元件和所述控制模块连接，用于在所述控制模块的控制下驱动所述发光元件发光；
[0007]所述补偿电路，用于当所述驱动晶体管驱动该发光元件发光时，补偿该驱动晶体管的阈值电压；
[0008]所述子像素驱动单元设置于有效显示区内，所述补偿电路设置于所述有效显示区外。
[0009]实施时，所述控制模块包括第一控制晶体管、第二控制晶体管和存储电容；
[0010]所述第一控制晶体管，栅极与一扫描线连接，第一极与一数据线连接，第二极与所述存储电容的第一端连接；
[0011]所述第二控制晶体管，栅极与控制信号线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述存储电容的第一端连接；
[0012]所述驱动晶体管，第一极与发光元件的第一端连接；第二极与所述存储电容的第二端连接，所述发光元件的第二端接入第一电平；
[0013]所述多个子像素驱动单元的驱动晶体管的第二极相互连接。[0014]实施时，所述补偿电路包括补偿单元；
[0015]所述补偿单元包括第一补偿晶体管和第二补偿晶体管；
[0016]所述第一补偿晶体管，栅极与所述控制信号线连接，第一极与所述存储电容的第二端连接，第二极接入第二电平；
[0017]所述第二补偿晶体管，栅极与所述扫描线连接，第一极接入参考电平，第二极与所述驱动晶体管的栅极连接。
[0018]实施时，所述补偿电路还包括至少一所述补偿单元；至少两所述补偿单元之间相
互并联。
[0019]实施时，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为P型薄膜晶体管时，所述参考电平小于或等于所述第二电平与所述驱动晶体管阈值电压的绝对值的差值，所述参考电平大于或等于所述数据线上输出的数据电压。
[0020]实施时，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为η型薄膜晶体管时，所述参考电平大于或等于所述第一电平与所述驱动晶体管的阈值电压的绝对值的和值，同时所述参考电平小于或等于所述数据线上给出的数据电压。
[0021 ] 本发明提供了一种像素电路的驱动方法，应用于上述的像素电路，所述像素电路的驱动方法包括:
[0022]补偿步骤:在补偿阶段，所述第一控制晶体管开启，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管开启，参考电平通过所述第二补偿晶体管接入驱动晶体管的栅极，控制所述数据线输出电平使得所述驱动晶体管开启，数据线输出的电平接入所述存储电容的第一端，所述存储电容放电，直至所述驱动晶体管关闭；
[0023]缓冲步骤:在缓冲阶段，所述第一控制晶体管关闭，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管关闭，以实现从补偿阶段到驱动阶段的缓冲；
[0024]驱动步骤:在驱动阶段，所述第一控制晶体管关闭，所述第二控制晶体管开启，所述第一补偿晶体管开启，所述第二补偿晶体管关闭，所述存储电容的两端的电压差保持不变，从而所述驱动晶体管的栅源电压不变，所述驱动晶体管开启从而驱动发光器件发光。
[0025]本发明还提供了一种显示装置，其特征在于，包括上述的像素电路。
[0026]与现有技术相比，本发明所述的像素电路、像素电路的驱动方法和显示装置，将一行中的每个子像素驱动单元中具有共性的一部分补偿电路进行整合并移至有效显示区以夕卜，使得像素的开口率大大增加，从而在获得均匀显示的同时，降低了有机发光层的电流密度，延长了 AMOLED面板的使用寿命。
【专利附图】
【附图说明】
[0027]图1是本发明第一实施例所述的像素电路的电路图；
[0028]图2是本发明第一实施例所述的像素电路的工作时序图；
[0029]图3Α是本发明第一实施例所述的像素电路在第一阶段的等效电路图；
[0030]图3Β是本发明第一实施例所述的像素电路在第二阶段的等效电路图；[0031]图3C是本发明第一实施例所述的像素电路在第三阶段的等效电路图；
[0032]图4是本发明第二实施例所述的像素电路的电路图；
[0033]图5是本发明实施例所述的像素电路的驱动方法的流程图。
【具体实施方式】
[0034]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035]本发明实施例所述的像素电路，包括像素驱动电路和发光元件，所述像素驱动电路与所述发光元件的第一端连接，所述发光元件的第二端接入第一电平；所述像素驱动电路包括多个行像素驱动电路，每个所述行像素驱动电路包括补偿电路和多个子像素驱动单元;
[0036]所述子像素驱动单元包括驱动晶体管和控制模块；
[0037]所述驱动晶体管，分别与所述发光元件和所述控制模块连接，用于在所述控制模块的控制下驱动所述发光元件发光；
[0038]所述补偿电路，用于当所述驱动晶体管驱动该发光元件发光时，补偿该驱动晶体管的阈值电压；
[0039]所述子像素驱动单元设置于有效显示区内，所述补偿电路设置于所述有效显示区外。
[0040]本发明实施例所述的像素电路将一行中的每个子像素驱动单元中具有共性的一部分补偿电路进行整合并移至有效显示区以外，使得像素的开口率大大增加，从而在获得均匀显示的同时，降低了有机发光层的电流密度，延长了 AMOLED面板的使用寿命。
[0041]实施时，所述控制模块包括第一控制晶体管、第二控制晶体管和存储电容；
[0042]所述第一控制晶体管，栅极与一扫描线连接，第一极与一数据线连接，第二极与所述存储电容的第一端连接；
[0043]所述第二控制晶体管，栅极与控制信号线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述存储电容的第一端连接；
[0044]所述驱动晶体管，第一极与发光元件的第一端连接；第二极与所述存储电容的第二端连接，所述发光元件的第二端接入第一电平；
[0045]所述多个子像素驱动单元的驱动晶体管的第二极相互连接。
[0046]实施时，所述补偿电路包括补偿单元；
[0047]所述补偿单元包括第一补偿晶体管和第二补偿晶体管；
[0048]所述第一补偿晶体管，栅极与所述控制信号线连接，第一极与所述存储电容的第二端连接，第二极接入第二电平；
[0049]所述第二补偿晶体管，栅极与所述扫描线连接，第一极接入参考电平，第二极与所述驱动晶体管的栅极连接。
[0050]根据一种优选的实施方式，所述补偿电路还包括至少一所述补偿单元；至少两所述补偿单元之间相互并联。[0051]优选的，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为P型薄膜晶体管时，所述参考电平应小于或等于所述第二电平与所述驱动晶体管的阈值电压绝对值的差值，同时所述参考电平应大于或等于所述数据线上输出的数据电压。
[0052]优选的，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为η型薄膜晶体管时，所述参考电平应大于或等于所述第一电平与所述驱动晶体管的阈值电压的绝对值的和值，同时所述参考电平应小于或等于所述数据线上输出的数据电压。
[0053]如图1所示，以一行像素驱动电路为例进行说明，每行像素驱动电路分为两部分，一部分为补偿电路，位于有效显示区外，另一部分为像素驱动电路，位于有效显示区内部。每行的子像素设定为m个，每行的设置于有效显示区外的补偿电路包括标号为Texl的第一补偿TFT和标号为Terl的第二补偿TFT。在有效显示区域内部，每个子像素驱动电路包括标号为DTFT的驱动TFT、标号为Tl的第一控制TFT、标号为T2的第二控制TFT和存储电容Cs ;每行像素驱动电路使用到三个直流电平，VDD为电源的高电平，VSS为电源的低电平，Vref为参考电平。具体以第η列子像素Pixel_n进行说明，以下一行像素的时序操作和补偿原理的介绍均以Pixel_n为例进行说明。
[0054]在图1中，标号为Pixel_l、Pixel_2、Pixel_n、Pixel_m的分别为第I列子像素、第2列子像素、第η列子像素、第m列子像素，η为大于2的整数，m为大于m的整数，标号为Vdata_l、Vdata_2、Vdata_n、Vdata_m的分别为第一列数据线输出的数据电压、第二列数据线输出的数据电压、第η列数据线输出的数据电压、第m列数据线输出的输出电压。
[0055]如图1所示，在本发明实施例所述的像素电路中，
[0056]Tl,栅极与一输出扫描电压Vscan的扫描线连接,漏极与一输出数据电压Vdata_n的数据线连接，源极与Cs的第一端连接；
[0057]T2，栅极与输出控制电压Vctr的控制信号线连接，漏极与DTFT的栅极连接，源极与Cs的第一端连接；
[0058]DTFT,漏极与OLED的阳极连接，源极与Cs的第二端连接，所述OLED的阴极接入VSS ；
[0059]所述多个子像素驱动单元的DTFT的源极相互连接；
[0060]Texl，栅极与所述控制信号线连接，漏极与Cs的第二端连接，源极接入VDD ；
[0061]Terl，栅极与所述扫描线连接，漏极接入Vref，源极与DTFT的栅极连接；
[0062]DTFT、Tl、T2、Texl 和 Terl 都是 p 型 TFT。
[0063]在图1中，与DTFT的栅极连接的节点标号为g，与Cs的第一端连接的节点标号为m,与Cs的第二端连接的节点标号为D。
[0064]如图1所述的像素电路的操作时序如图2所示(Vdata为数据电压，表示的是图像的信息，输出的电压与即将显示的图像有关，图像不确定，数据也就不确定，因此Vdata在第一阶段的输出电平是以格状填充表示的)，分成三个阶段:
[0065]第一阶段:Vscan从高电平跳变为低电平，Vctr由低电平跳变为高电平，因此本行每个子像素中与数据线相连的TFT开启，子像素中与DTFT栅极相连的TFT关闭。对应于Pixel_n中，Tl开启，T2关闭，同时补偿电路中的Terl开启，Texl关闭，该阶段的等效电路图如图3A，该阶段为补偿阶段。由于Terl开启，T2关闭，参考电平Vref通过Terl到达子像素中DTFT的栅极，因此DTFT的栅极电位为Vref。Tl开启，Vdata_n到达m点，由于Texl关闭，子像素驱动电路与VDD断开，由于V,ef电平较低，使得DTFT处于开启状态，因此从此时开始，存储电容Cs开放电，D点电位从VDD开始下降(Texl —直开启与VDD相连，所以D点的电位一开始是VDD)，直到D点电位下降为Vref+1 Vthd |，Vthd为DTFT的阈值电压，此时DTFT关闭，存储电容Cs不再放电。此时存储电容两端的电压为:
[0066]Vcs=Vref+1 Vthd | -Vdata_n ；
[0067]需要说明的是Vref≤Vdata n,同时要求VDD-1 Vthd I≤Vref,即在设定Vref的电平高低时必须要满足以上两个条件。
[0068]第二阶段:Vscan从低电平跳变为高电平，控制信号线上的Vctr保持高电平不变，因此本行每个子像素中与数据线相连的TFT关闭，子像素中与DTFT的栅极相连的TFT仍然关闭。对应于Pixel_n中，Tl关闭，T2关闭，同时补偿电路中的Terl关闭，Texl关闭，该阶段的等效电路图如图3B。该阶段为缓冲阶段，避免开关同时切换产生不必要的杂讯。
[0069]第三阶段=Vscan保持高电平不变，控制信号线上的Vctr由高电平跳变为低电平，因此本行每个子像素中与数据线相连的TFT关闭，子像素中与DTFT的栅极相连的TFT开启。对应于Pixel_n中，Tl关闭，T2开启，同时补偿电路中的Terl关闭，Texl开启，该阶段的等效电路图如图3C，该阶段为驱动阶段。此时，DTFT的栅极与存储电容Cs的一端通过T2连接，Terl关闭，DTFT的栅极与参考电平Vref断开，因此与DTFT的栅极相连接的存储电容Cs的一端处于悬空状态。Texl开启，DTFT的源极和存储电容Cs的另一端与VDD相连接，由于存储电容Cs的另一端悬空，因此Cs两端的电压保持不变，此时存储电容Cs连接于DTFT栅源之间，即DTFT的源极和栅极的电压Vsg就是Cs两端的电压。对于DTFT:
[0070]Vsg=VCs=Vref+1Vthd|-Vdata_n ；
[0071]由于Vref≤Vdata，因此Vsg大于或等于DTFT的阈值电压的绝对值| Vthd |，如果数据电压Vdata_n等于Vref,则Vsg等于| Vthd |,此时DTFT处于关闭状态，OLED不发光，表示零灰阶。如果Vdata_n小于Vref，则Vsg大于| Vthd |，DTFT开启，OLED发光，像素驱动电路正常工作。通过OLED的发光电流1led由DTFT的Vsg决定。
[0072]1led = K (Vsg- | Vthd | ) 2 = K (VCs- | Vthd | ) 2 = K (Vref + | Vthd | -Vdata_η-1 Vthd I) 2=K (Vref-Vdata_n)2;
[0073]由上式可以知道，OLED的发光电流只与Vref和Vdata_n有关系，而与驱动管的阈值电压Vthd已经没有关系了，K为与工艺和设计相关的常数，Vdata_n是第η列数据线输出的数据电压，η可以代表任何一列。
[0074]以上叙述说明了在位于有效显示区域外部的补偿电路的配合下，内部3T1C的像素驱动电路是如何工作的，即3T1C电路不仅可以增大开口率，同时也可以实现对驱动管阈值电压的补偿，达到面板显示均匀，开口率大大增加的双重效果。
[0075]图4为本发明另一实施例所述的像素电路的电路图，该实施例对如图1所示的实施例进行了优化，不仅在一行像素的左边设有补偿电路，同时在右边也增加了补偿电路，即增加了 Tex2和Ter2，这样做可以减小电源的高电平VDD和参考电平Vref的补偿电路开启时的电阻，该另一实施例所述的像素电路的时序操作和如图1所示的实施例完全一样，因此不再累述。当然也可以在该另一实施例的基础上在一行像素的左右两边再增加Tex和Ter的个数，但这与本发明并没有本质差异，都属于本发明的范畴。
[0076]所述补偿电路位于有效显示区域外部，优选位于显示区域外的一行像素的左边或右边，有利于设计时节省空间和减少电阻。
[0077]本发明实施例所述的显示装置包括上述的像素电路。所述显示装置可以包括液晶显示装置，例如液晶面板、液晶电视、手机、液晶显示器。除了液晶显示装置外，所述显示装置还可以包括有机发光显示器或者其他类型的显示装置，比如电子阅读器等。
[0078]如图5所示，本发明实施例所述的像素电路的驱动方法，应用于上述的像素电路，包括:
[0079]补偿步骤51:在补偿阶段，所述第一控制晶体管开启，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管开启，参考电平通过所述第二补偿晶体管接入驱动晶体管的栅极，数据线输出的电平接入所述存储电容的第一端，控制所述数据线输出电平使得所述驱动晶体管开启，所述存储电容放电，直至所述驱动晶体管关闭，此时所述驱动晶体管的栅源电压补偿所述驱动晶体管的阈值电压；
[0080]缓冲步骤52:在缓冲阶段，所述第一控制晶体管关闭，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管关闭，以实现从补偿阶段到驱动阶段的缓冲
[0081]驱动步骤53:在驱动阶段，所述第一控制晶体管关闭，所述第二控制晶体管开启，所述第一补偿晶体管开启，所述第二补偿晶体管关闭，所述存储电容的两端的电压差保持不变，从而所述驱动晶体管的栅源电压不变，所述驱动晶体管开启从而驱动发光器件发光。
[0082]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种像素电路，包括像素驱动电路和发光元件，所述像素驱动电路与所述发光元件的第一端连接，所述发光元件的第二端接入第一电平；其特征在于，所述像素驱动电路包括多个行像素驱动电路，每个所述行像素驱动电路包括补偿电路和多个子像素驱动单元； 所述子像素驱动单元包括驱动晶体管和控制模块； 所述驱动晶体管，分别与所述发光元件和所述控制模块连接，用于在所述控制模块的控制下驱动所述发光元件发光； 所述补偿电路，用于当所述驱动晶体管驱动该发光元件发光时，补偿该驱动晶体管的阈值电压； 所述子像素驱动单元设置于有效显示区内，所述补偿电路设置于所述有效显示区外。
2.如权利要求1所述的像素电路，其特征在于，所述控制模块包括第一控制晶体管、第二控制晶体管和存储电容； 所述第一控制晶体管，栅极与一扫描线连接，第一极与一数据线连接，第二极与所述存储电容的第一端连接； 所述第二控制晶体管，栅极与控制信号线连接，第一极与所述驱动晶体管的栅极连接，第二极与所述存储电容的第一端连接； 所述驱动晶体管，第一极与发光元件的第一端连接；第二极与所述存储电容的第二端连接，所述发光元件的第二端接入第一电平； 所述多个子像素驱动单元的驱动晶体管的第二极相互连接。
3.如权利要求2所述的像素电路，其特征在于，所述补偿电路包括补偿单元； 所述补偿单元包括第一补偿晶体管和第二补偿晶体管； 所述第一补偿晶体管，栅极与所述控制信号线连接，第一极与所述存储电容的第二端连接，第二极接入第二电平； 所述第二补偿晶体管，栅极与所述扫描线连接，第一极接入参考电平，第二极与所述驱动晶体管的栅极连接。
4.如权利要求3所述的像素电路，其特征在于，所述补偿电路还包括至少一所述补偿单元；至少两所述补偿单元之间相互并联。
5.如权利要求3或4所述的像素电路，其特征在于，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为P型薄膜晶体管时，所述参考电平小于或等于所述第二电平与所述驱动晶体管阈值电压的绝对值的差值，所述参考电平大于或等于所述数据线上输出的数据电压。
6.如权利要求3或4所述的像素电路，其特征在于，当所述驱动晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一补偿晶体管和所述第二补偿晶体管都为η型薄膜晶体管时，所述参考电平大于或等于所述第一电平与所述驱动晶体管的阈值电压的绝对值的和值，同时所述参考电平小于或等于所述数据线上给出的数据电压。
7.一种像素电路的驱动方法，应用于如权利要求3至6中任一权利要求所述的像素电路，其特征在于，所述像素电路的驱动方法包括: 补偿步骤:在补偿阶段，所述第一控制晶体管开启，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管开启，参考电平通过所述第二补偿晶体管接入驱动晶体管的栅极，控制所述数据线输出电平使得所述驱动晶体管开启，数据线输出的电平接入所述存储电容的第一端，所述存储电容放电，直至所述驱动晶体管关闭； 缓冲步骤:在缓冲阶段，所述第一控制晶体管关闭，所述第二控制晶体管关闭，所述第一补偿晶体管关闭，所述第二补偿晶体管关闭，以实现从补偿阶段到驱动阶段的缓冲； 驱动步骤:在驱动阶段，所述第一控制晶体管关闭，所述第二控制晶体管开启，所述第一补偿晶体管开启，所述第二补偿晶体管关闭，所述存储电容的两端的电压差保持不变，从而所述驱动晶体管的栅源电压不变，所述驱动晶体管开启从而驱动发光器件发光。
8.—种显 示装置，其特征在于，包括如权利要求1至6中任一权利要求所述的像素电路。
【文档编号】G09G3/32GK103714778SQ201310690019
【公开日】2014年4月9日 申请日期:2013年12月16日 优先权日:2013年12月16日
【发明者】青海刚, 祁小敬 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司