专利名称：可重构的eda实验平台的制作方法
技术领域：
本实用新型涉及一种EDA实验平台，特别是一种可重构的EDA实验平台。
背景技术：
开展EDA(Electronic Design Automation的缩写，译为电子设计自动化)实验对提高使用者理解EDA设计的原理和方法、提高EDA应用技术有着十分重要的辅助作用。然而，目前人们在开展各种实验的过程中发现，随着人们需要进行的实验内容和实验种类不一样，所需要的实验平台也完全不同。具体而言，主要分三类实验平台，分别是基于单片机的实验平台、基于DSP的实验平台和基于FPGA的实验平台。这三类实验平台侧重点各不相同:基于单片机的实验平台更多的是为用户提供综合性的计算和控制资源，使得用户理解和掌握微控制器的运行原理和能够完成的基本的控制功能。基于DSP的实验平台更多地是为用户提供高性能的计算服务，使用户能够实现诸如图像处理、高性能计算等一些典型的应用服务。而基于FPGA (Field — Programmable Gate Array的缩写，即现场可编程门阵列)的实验平台则主要为用户提供丰富的可编程逻辑资源，使用户能够根据实际的应用需求灵活地开发各种组合或者时序逻辑电路，完成特定的应用需求。然而，在这三类实验平台所能够提供的功能相对单一，应用范围也比较局限。
发明内容本实用新型要解决的技术问题是:提供一种可重构的EDA实验平台，以解决上述现有技术存在的功能单一，应用范围比较局限的不足之处。解决上述技术问题的技术方案是:一种可重构的EDA实验平台，包括核心处理单元和外围电路，所述的核心处理单元包括用于完成各种主要计算和控制功能的主处理FPGA芯片和用于完成为各 种接口电路数据接口格式的转换和数据锁存功能的从处理FPGA芯片，所述的主处理FPGA芯片和从处理FPGA芯片之间采用直接连线的方式进行数据互联。本实用新型的进一步技术方案是:所述的主处理FPGA芯片采用Spartan-3XC3S1000芯片，所述的从处理FPGA芯片采用Virtex-E XCV600E芯片。本实用新型的进一步技术方案是:所述的外围电路含有只被主处理FPGA芯片进行访问和控制的主存储器，该主存储器的地址线、数据线和访问控制信号线与主处理FPGA芯片的I/O端口直接连接，主存储器的时钟线与主处理FPGA芯片的时钟输出端口进行连接。所述的外围电路含有IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路，该LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路直接与从处理FPGA芯片输出的I/O端口信号线连接。所述的IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路与从处理FPGA芯片输出I/O端口信号线之间还连接有用于放大从处理FPGA芯片输出信号进行的驱动电路。[0009]所述的外围电路含有RS232接口电路、12C接口电路、SPI接口电路和网线接口，该RS232接口电路、I2C接口电路、SPI接口电路和网线接口分别直接与从处理FPGA芯片中的I/o端口信号线进行相连。所述的外围电路含有用于为实验平台对模拟信号量进行访问控制时使用的A/D接口芯片，该A/D接口芯片直接与主处理FPGA芯片相连。所述的A/D接口芯片为ADC0809芯片。所述的外围电路含有两片用于存储FPGA芯片运行过程中相关程序的配置存储芯片，该两片配置存储芯片均为24C256芯片，所述的两片配置存储芯片与主处理FPGA芯片直接相连。所述的外围电路含有用于给主处理FPGA芯片和从处理FPGA芯片提供程序加载和更新通路的JTAG接口电路，该JTAG接口电路与主处理FPGA芯片直接相连。由于采用上述结构，本实用新型之可重构的EDA实验平台与现有技术相比，具有以下有益效果:(I)功能多样，应用范围广泛:由于本实用新型的核心处理单元包括用于主处理FPGA芯片和从处理FPGA芯片，其中主处理FPGA芯片和从处理FPGA芯片之间通过IO接口实现数据的传输和交换，主处理FPGA芯片主要完成可重构EDA实验平台中的主要的计算和控制任务，从处理FPGA芯片主要完成各种接口信号的数据结构格式转换及数据锁存等功能。因此，本实用新型之可重构的EDA实验平台能够通过对组重FPGA芯片功能的重构，使得该实验平台应用特点能够分别满足嵌入式实验平台、DSP实验平台和FPGA实验平台的应用场合，极大地扩大了实验平台的应用范围。 (2)由于本实用新型的从处理FPGA芯片还连接有多种接口电路，使得本EDA实验平台能够满足不同的外围接口电路模块，为本实验平台通过重构满足多样化的实验应用需求提供良好的硬件支持。(3)应用本实用新型之可重构的EDA实验平台，能够将多种实验内容合并在一个实验平台上进行实验和训练，极大地降低了用户购买实验平台的成本，提高了实验平台的应用效率。下面，结合附图和实施例对本实用新型之可重构的EDA实验平台的技术特征作进一步的说明。
图1:本实用新型之可重构的EDA实验平台的结构框图；图2:驱动电路的原理图；图3 =SPI总线的连接原理图；图4:主处理FPGA芯片与A/D接口芯片的连接原理图。
具体实施方式
实施例一:一种可重构的EDA实验平台(结构框图参见图1)，包括核心处理单元和外围电路，所述的核心处理单元包括主处理FPGA芯片和从处理FPGA芯片，其中，主处理FPGA芯片采用Spartan-3XC3S1000芯片，用于完成各种主要计算和控制功能；从处理FPGA芯片采用Virtex-E XCV600E芯片，用于完成为各种接口电路数据接口格式的转换和数据锁存功能，所述的主处理FPGA芯片和从处理FPGA芯片之间采用直接连线的方式进行数据互联。所述的外围电路含有主存储器、IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路、RS232接口电路、I2C接口电路、SPI接口电路和网线接口、A/D接口芯片、两片配置存储芯片、JTAG接口电路，其中， 所述的主存储器只被主处理FPGA芯片进行访问和控制，该主存储器的地址线、数据线和访问控制信号线与主处理FPGA芯片的I/O端口直接连接，主存储器的时钟线与主处理FPGA芯片的时钟输出端口进行连接。所述的IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路通过用于放大从处理FPGA芯片输出信号的驱动电路与从处理FPGA芯片输出的I/O端口信号线连接。所述的RS232接口电路、I2C接口电路、SPI接口电路和网线接口分别直接与从处理FPGA芯片中的I/O端口信号线进行相连。所述的A/D接口芯片用于为实验平台对模拟信号量进行访问控制时使用，该A/D接口芯片型号为ADC0809芯片，所述的A/D接口芯片直接与主处理FPGA芯片相连。所述两片配置存储芯片用于存储FPGA芯片运行过程中的相关程序，该两片配置存储芯片均为型号24C256芯片，所述的两片配置存储芯片与主处理FPGA芯片直接相连。所述的JTAG接口电路用于给主处理FPGA芯片和从处理FPGA芯片提供程序加载和更新通路，该JTAG接口电路与主处理FPGA芯片直接相连。本实用新型之可重构的EDA实验平台用于开展电机驱动实验时的实现方法如下:1.当用户需要开展电机驱动实验时，可以通过对主处理FPGA芯片和从处理FPGA芯片的程序进行设计和加载，使主处理FPGA芯片完成电机驱动控制的主体功能。2.从处理FPGA芯片用于完成将主处理FPGA芯片计算得到的相关控制参数进行格式转换，传输至驱动电路。而驱动电路根据收到的信号进行放大之后，对驱动电机进行控制，从而实现利用可重构实验平台完成电机驱动的实验内容，其中，驱动电路是进行电机驱动控制过程中对信号进行放大的关键电路模块，其电路实现结构如图2所示。3.当用户需要对IXD、LED等典型显示设备进行访问和控制时，可以对主处理FPGA芯片和从处理FPGA芯片分别进行设计，并加载所设计的程序，由主处理FPGA芯片完成对IXD、LED等显示模块的相关数据处理和控制的功能。从处理FPGA芯片则完成从主处理FPGA芯片接收的数据进行格式转换，分别传输至LCD和LED信号接口。其中，将信号传输到LED信号接口时，其控制过程相对简单，只需要将控制信号直接送到LED显示灯的信号线上即可实现对LED显示灯的控制。4.对IXD信号的控制则需要在从处理FPGA芯片上开发IXD的接口电路程序，通过可编程逻辑期间运行接口电路程序，实现对LCD访问接口协议和数据格式的转换，从而实现对LCD的访问与控制。5.当用户需要进行数据通信实验时，由用户开发和设计主处理FPGA程序和从处理FPGA程序，其中，主处理FPGA程序完成数据通信中的数据准备及数据接收后的相关处理工作，而从处理FPGA芯片则完成数据接口格式及信号时序的转换。如图3所示为SPI数据总线协议，从处理FPGA芯片将需要根据数据访问协议实现对该数据通信访问协议的模拟和实现，使得主处理FPGA芯片能够按规定的数据访问协议实现相应的数据访问功能。6.当用户需要进行图像处理的综合实验时，可以由用户开发主处理FPGA程序，并加载至FPGA芯片中，根据运算规模和计算任务的复杂程度，决定是否需要使用可重构EDA主存储器资源。如果用户开发的图像处理程序相对简单，计算复杂度不高，则该图像处理程序完全在FPGA中完成。其所需要的计算存储空间，由FPGA中的可编程逻辑单元进行模拟实现。如果用户需要完成的图像处理程序相对较为复杂，需要较大规模的存储空间进行支持，则用户设计的图像处理程序可以将主存储器中所提供的存储资源作为访问空间，最终实现图像处理实验的各种计算要求。7.当用户需要完成温度控制相关实验时，可以由用户设计主处理FPGA程序和从处理FPGA程序，并分别加载至两个FPGA芯片中，通过A/D转换芯片对目标区域温度进行采样，并将采样得到的结果进行数据转换，并传输至主处理FPGA程序根据所收到的温度数值进行相关的控制预处理，得到的控制结果传输至从处理FPGA芯片，由从处理FPGA芯片按照一定的格式转换，最终通过驱动电路送至相关的控制单元，实现温度的连续控制目标。其中，主处理FPGA芯 片和A/D接口芯片之间的连接关系原理关系如图4所示。
权利要求1.一种可重构的EDA实验平台，包括核心处理单元和外围电路，其特征在于:所述的核心处理单元包括用于完成各种主要计算和控制功能的主处理FPGA芯片和用于完成为各种接口电路数据接口格式的转换和数据锁存功能的从处理FPGA芯片，所述的主处理FPGA芯片和从处理FPGA芯片之间采用直接连线的方式进行数据互联。
2.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的主处理FPGA芯片采用Spartan-3XC3S1000芯片，所述的从处理FPGA芯片采用Virtex-E XCV600E芯片。
3.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有只被主处理FPGA芯片进行访问和控制的主存储器，该主存储器的地址线、数据线和访问控制信号线与主处理FPGA芯片的I/O端口直接连接，主存储器的时钟线与主处理FPGA芯片的时钟输出端口进行连接。
4.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路，该IXD接口电路、LED接口电路、键盘接口电路和鼠标接口电路直接与从处理FPGA芯片输出的I/O端口信号线连接。
5.根据权利要求4所述的可重构的EDA实验平台，其特征在于:所述的LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路与从处理FPGA芯片输出I/O端口信号线之间还连接有用于放大从处理FPGA芯片输出信号进行的驱动电路。
6.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有RS232接口电路、I2C接口电路、SPI接口电路和网线接口，该RS232接口电路、I2C接口电路、SPI接 口电路和网线接口分别直接与从处理FPGA芯片中的I/O端口信号线进行相连。
7.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有用于为实验平台对模拟信号量进行访问控制时使用的A/D接口芯片，该A/D接口芯片直接与主处理FPGA芯片相连。
8.根据权利要求7所述的可重构的EDA实验平台，其特征在于:所述的A/D接口芯片为ADC0809芯片。
9.根据权利要求1所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有两片用于存储FPGA芯片运行过程中相关程序的配置存储芯片，该两片配置存储芯片均为24C256芯片，所述的两片配置存储芯片与主处理FPGA芯片直接相连。
10.根据权利要求1至权利要求9任一权利要求所述的可重构的EDA实验平台，其特征在于:所述的外围电路含有用于给主处理FPGA芯片和从处理FPGA芯片提供程序加载和更新通路的JTAG接口电路，该JTAG接口电路与主处理FPGA芯片直接相连。
专利摘要一种可重构的EDA实验平台，涉及一种EDA实验平台，包括核心处理单元和外围电路，核心处理单元包括直接互联的主处理FPGA芯片和从处理FPGA芯片。所述的外围电路含有主存储器、LCD接口电路、LED接口电路、键盘接口电路、鼠标接口电路、SPI接口电路、网线接口、A/D接口芯片、两片配置存储芯片、JTAG接口电路等。本实用新型可通过对组重FPGA芯片功能的重构，使得该实验平台应用特点能够分别满足嵌入式实验平台、DSP实验平台和FPGA实验平台的应用场合，扩大了应用范围，能够将多种实验内容合并在一个实验平台上进行实验和训练，降低了用户购买实验平台的成本，提高了实验平台的应用效率。
文档编号G09B23/18GK203149961SQ20132011137
公开日2013年8月21日 申请日期2013年3月12日 优先权日2013年3月12日
发明者潘梅勇, 张爱科, 黄庆华, 李瑞娟, 孔轶艳, 葛祥友 申请人:广西生态工程职业技术学院, 柳州职业技术学院