Amoled的像素测试电路的制作方法
【专利摘要】本发明提供一种AMOLED的像素测试电路，其包括像素驱动模块和与非逻辑电路模块；在上述像素驱动电路连接有电源端、数据信号端、当前扫描信号端、前排扫描信号端、预设电压端、发光控制信号输入端以及输出端；上述与非逻辑电路模块以上述像素驱动模块的发光控制信号输入端的信号和当前扫描信号输入端的信号作为输入信号，上述与非逻辑电路模块的输出端连接到上述像素驱动模块的前排扫描信号输入端。根据本发明的AMOLED的像素测试电路，在利用TEG量测机台进行量测时，不需要量测前排扫描信号输入端的信号，因此减少了量测时所需要的独立探针数。
【专利说明】AMOLED的像素测试电路
【技术领域】
[0001 ] 本发明涉及一种AMOLED的像素测试电路，尤其涉及减少了量测时所需要的探针数的AMOLED的像素测试电路。
【背景技术】
[0002]AMOLED (Active Matrix/Organic Light Emitting D1de:有源矩阵有机发光二极体面板)由于反应速度较快、对比度更高、视角较广等特点，被称为下一代显示技术。
[0003]在现行的AMOLED产品中，AA区的像素电路一般采用4T1C/4T2C/5T1C/6T1C/6T2C/7T1C(T 表示晶体管，C 表示电容)等 nTmC(n ≥ 4，m ≥ l，m、n为正整数)的结构，其电路设计较为复杂。因此，在进行高解析度产品设计时对制程要求更加严格。为了更加及时、准确地监控产品，通常在AMOLED产品中设置与各元件相对应的具有测试点的测试电路(testkey)，通过对各个测试电路进行量测，来获取各元件的参数。
[0004]图1示出 了一个较为复杂的6T1C的像素测试电路的例子。该像素测试电路包括:有机发光二极管0LED、第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、电容C，晶体管Tl~T6均为PMOS晶体管。其中，第一晶体管Tl的源极连接到数据信号输入端DM，其栅极连接到当前扫描信号输入端SN和第五晶体管T5的栅极，其漏极连接到第二晶体管T2的源极和第三晶体管T3的漏极；第二晶体管T2的漏极连接到第四晶体管T4的源极和第五晶体管T5的漏极，其栅极连接到第五晶体管T5的源极、第六晶体管T6的源极以及电容的一端；该电容的另一端连接到电源端VDD;第三晶体管T3的栅极连接到第四晶体管T4的栅极和发光控制信号输入端EN，其源极连接到电源端VDD ;第四晶体管T4的漏极连接到有机发光二极管OLED的阳极；第六晶体管T6的漏极连接到预设电压端VIN，其栅极连接到前排扫描信号输入端SN-1 ;有机发光二极管OLED的阴极连接到信号输出端Output。
[0005]在利用TEG(test element goup:测试元件组)量测机台对如图1所示的像素测试电路进行量测时，需要I个独立探针来进行量测，该I个独立探针分别量测数据信号端DM的信号、当前扫描信号端SN的信号、前排扫描信号端SN-1的信号、电源端VDD的电压、预设电压端VIN的电压、发光控制信号输入端EN的信号以及输出端Output的信号。
[0006]而且，随着电路复杂程度的升高，所需的独立探针数有可能随之增加，因此，有可能需要对量测机台配备更多的独立探针来完成相关量测。由此一来，会增加配套设备的成本。
【发明内容】
[0007]本发明的目的在于，提供一种进行量测时减少了独立探针数的AMOLED像素测试电路。
[0008]为了实现上述目的，本发明的已技术方案提供一种AMOLED的像素测试电路，其包括像素驱动模块和逻辑电路模块；在上述像素驱动电路连接有电源端、数据信号端、当前扫描信号端、前排扫描信号端、预设电压端、发光控制信号输入端以及输出端；上述逻辑电路模块以上述像素驱动模块的发光控制信号输入端的信号和当前扫描信号输入端的信号作为输入信号，上述逻辑电路模块的输出端连接到上述像素驱动模块的前排扫描信号输入端。
[0009]在上述AMOLED的像素测试电路中，上述逻辑电路模块包括由多个半导体开关元件组成的逻辑电路。
[0010]在上述AMOLED的像素测试电路中，上述逻辑电路模块为与非逻辑电路模块。
[0011]在上述AMOLED的像素测试电路中，上述多个半导体开关元件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管，上述第三晶体管、第四晶体管为NMOS晶体管；上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极接地。
[0012]在上述AMOLED的像素测试电路中，上述多个半导体开关元件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管，上述第三晶体管、第四晶体管为NMOS晶体管；上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极连接到第四晶体管的栅极。
[0013]在上述AMOLED的像素测试电路中，上述多个半导体开关元件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管，上述第三晶体管、第四晶体管为NMOS晶体管；上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极连接到预设电压端。
[0014]在上述AMOLED的像素测试电路中，上述像素驱动模块包括6个薄膜场效应晶体管、一个电容和一个OLED。
[0015]在上述AMOLED的像素测试电路中，上述6个薄膜场效应晶体管为PMOS晶体管。
[0016]根据本发明的AMOLED的像素测试电路，通过设置一与非逻辑电路模块，前排扫描信号SN-1不需要额外输入信号，因此，在利用独立探针来对像素测试电路进行量测时，不需要对前排扫描信号SN-1进行量测，减少了量测时所需要的独立探针数，从而降低了配套设备的成本。
【专利附图】
【附图说明】[0017]图1是表示一种现有技术中的AMOLED显示器的像素测试电路的电路图。
[0018]图2是表示图1所示的像素测试电路的发光控制信号、当前扫描信号和前排扫描信号的时序波形图。
[0019]图3是本发明的AMOLED的像素测试电路的框图。
[0020]图4是本发明的第一实施方式的用于实现与非逻辑关系的电路图。
[0021]图5是表示将图4的电路应用于图3所示的像素测试电路的情况下的详细的电路图。
[0022]图6是本发明的第二实施方式的用于实现与非逻辑关系的另一电路图。
【具体实施方式】
[0023]下面，参照附图对本发明的实施方式进行详细说明。
[0024]在以下的附图中，对于相同或相应的部分标注相同的附图标记，并省略重复的说明。
[0025]图2是表示图1所示的像素测试电路的发光控制信号、当前扫描信号和前排扫描信号的时序波形图。
[0026]如图2所示，在当前扫描信号SN以及发光控制信号EN均为高电平I时，前排扫描信号SN-1为低电平O ;在当前扫描信号SN为低电平O、发光控制信号EN为高电平I时，前排扫描信号SN-1为高电平I ;在当前扫描信号SN为高电平1、发光控制信号EN为低电平O时，前排扫描信号SN-1为高电平I ;在当前扫描信号SN以及发光控制信号EN均为低电平O时，前排扫描信号SN-1为高电平I。由此可知，前排扫描信号SN-1与当前扫描信号SN、发光控制信号EN之间满足与非逻辑关系，即，SN-1 = SN-EN。
[0027]利用这样的逻辑关系，如图3所示地，在AMOLED的像素测试电路的当前扫描信号输入端SN、发光控制信号输入端EN与前排扫描信号输入端SN-1之间连接一个与非逻辑电路。具体地，图3所示的AMOLED的像素测试电路包括一个像素驱动模块I和一个与非逻辑电路模块2。由于与非逻辑电路模块2的存在，在当前扫描信号输入端SN、发光控制信号输入端EN与前排扫描信号输入端SN-1之间始终满足与非逻辑关系，因此，在利用TEG量测机台进行量测时，不需要量测前排扫描信号输入端SN-1的信号，减少了量测时所需要的独立探针数。
[0028]在本发明中，上述与非逻辑电路模块2由多个半导体开关元件组成。
[0029]下面，参照图4、5对本发明第一实施方式的用于实现上述与非逻辑电路模块2的具体电路进行说明。
[0030]图4是本发明的第一实施方式的用于实现与非逻辑关系的电路图。
[0031]图5是表示将图4的电路应用于图3所示的像素测试电路的情况下的详细的电路图。
[0032]在本实施方式中，如图4所示，使用两个PMOS晶体管、两个NMOS晶体管来实现与非逻辑电路。
[0033]在图4中，A、B为两个信号输入端，VDD为电源端。T7、T8为PMOS晶体管，T9、TlO为NMOS晶体管。输入信号A连接到PMOS晶体管T8的栅极和NMOS晶体管T9的栅极，输入信号B连接到PMOS晶体管T7的栅极和NMOS晶体管TlO的栅极。另外，晶体管T7和晶体管T8的源极连接到电源端VDD，晶体管Τ7和晶体管Τ8的漏极连接到信号输出端Output，晶体管T9的漏极连接到信号输出端Output，其源极连接到晶体管TlO的漏极，晶体管TlO的源极接地。
[0034]由于PMOS晶体管具有输入低电平时导通而输入高电平时截止的性质，NMOS晶体管具有输入高电平时导通而输入低电平时截止的性质，因此，在图4中，当输入信号A、B均为高电平I时，两个PMOS晶体管T7、T8不导通，两个NMOS晶体管T9、TlO导通。由于电源端VDD连接到PMOS晶体管Τ7和Τ8的源极，而且NMOS晶体管TlO的源极接地，因此，信号输出端Output为低电平O。当输入信号A为高电平1、输入信号B为低电平O时，PMOS晶体管T7、NMOS晶体管T9导通，PMOS晶体管T8、NMOS晶体管TlO不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。当输入信号A为低电平O、输入信号B为高电平I时，PMOS晶体管T8、NM0S晶体管TlO导通，PMOS晶体管T7、NM0S晶体管T9不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。当输入信号A、B均为低电平O时，两个PMOS晶体管T7、T8导通，两个NMOS晶体管T9、TlO不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。
[0035]即，输入信号A、B与输出信号Output满足与非逻辑关系，与图1中的发光控制信号EN、当前扫描信号SN与前排扫描信号SN-1的逻辑关系相同。
[0036]利用这样的逻辑关系，将图4所示的与非逻辑电路连接到图3的电路中来得到图5所示的电路。具体地，在图5中，将图4的与非逻辑电路的电源端VDD连接到与图3中的电源端VDD，将图4的输入信号A与图3中的扫描信号端SN相连接，将图4的输入信号B与图3中的发光控制信号EN相连接，将图4的输出端Output与图3中的前排扫描信号端SN-1相连接。
[0037]通过如上所述地将图4所示的与非逻辑电路连接到AMOLED像素测试电路中，在扫描信号SN、发光控制信号EN和前排扫描信号SN-1之间始终满足与非逻辑关系，因此，前排扫描信号SN-1不需要额外输入信号。因此，在利用独立探针来对像素测试电路进行量测时，只要量测数据信号端DM的信号、当前扫描信号端SN的信号、电源端VDD的信号、预设电压端VIN的信号、发光控制信号输入端EN的信号以及输出端Output的信号即可，与图1所示的像素测试电路相比，减少了量测时所需要的独立探针数。
[0038]另外，在图4所示的与非逻辑电路中，也可以将NMOS晶体管TlO的源极连接到预设电压端VIN。此时，预设电压端VIN的电压小于电源电压VdcL
[0039]下面，参照图6说明本发明的第二实施方式的用于实现与非逻辑关系的另一电路图。
[0040]另外，在图6的电路图中，与图4所示的电路图不同的点仅在于NMOS晶体管TlO的源极与栅极短接。
[0041]同样地，在图6中，当输入信号A、B均为高电平I时，两个PMOS晶体管T7、T8不导通，两个NMOS晶体管T9、TlO导通，因此，信号输出端Output为低电平O。当输入信号A为高电平1、输入信号B为低电平O时，PMOS晶体管T7、NMOS晶体管T9导通，PMOS晶体管T8.NM0S晶体管TlO不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。当输入信号A为低电平O、输入信号B为高电平I时，PMOS晶体管T8、NM0S晶体管TlO导通，PMOS晶体管T7、NM0S晶体管T9不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。当输入信号A、B均为低电平O时，两个PMOS晶体管T7、T8导通，两个NMOS晶体管T9、T10不导通，因此，信号输出端Output的电压与电源端VDD的电压相同，为高电平I。
[0042]因此，同样地，在图6所示的电路中，输入信号A、B与输出信号Output之间也满足
与非逻辑关系。
[0043]利用这样的逻辑关系，将图6所示的与非逻辑电路连接到图1所示的像素测试电路中。其框图与图4所示的框图相同，与非电路F = A? B相当于图6所示的与非逻辑电路。
[0044]通过如上所述地将图6所示的与非逻辑电路连接到AMOLED像素测试电路中，在扫描信号SN、发光控制信号EN和前排扫描信号SN-1之间始终满足与非逻辑关系，因此，前排扫描信号SN-1不需要额外输入信号。因此，在利用独立探针来对像素测试电路进行量测时，只要量测数据信号端DM的信号、当前扫描信号端SN的信号、电源端VDD的信号、预设电压端VIN的信号、发光控制信号输入端EN的信号以及输出端Output的信号即可，与图1所示的像素测试电路相比，减少了量测时所需要的独立探针数。
[0045]以上，参照图4、图6说明了利用两个PMOS晶体管和两个NMOS晶体管来实现一个与非逻辑电路的两个实施方式。但是，在图4、图6中，也可以使用单一 MOS电路，此时，将NMOS晶体管换成非门&PM0S晶体管即可实现与非逻辑关系。
[0046]另外，虽然在本发明中以与非逻辑模块为例来进行了说明，但是根据需要，也可以采用其他逻辑电路模 块。
[0047]本发明可适用于大部分机构使用的双数探针TEG机台，以减少利用TEG量测机台对像素测试电路进行量测时需要配备的探针数，从而降低了配套设备成本。
【权利要求】
1.一种AMOLED的像素测试电路，其特征在于， 包括像素驱动模块和逻辑电路模块； 在上述像素驱动电路连接有电源端、数据信号端、当前扫描信号端、前排扫描信号端、预设电压端、发光控制信号输入端以及输出端； 上述逻辑电路模块以上述像素驱动模块的发光控制信号输入端的信号和当前扫描信号输入端的信号作为输入信号，上述逻辑电路模块的输出端连接到上述像素驱动模块的前排扫描信号输入端。
2.根据权利要求1所述的AMOLED的像素测试电路，其特征在于， 上述逻辑电路模块包括由多个半导体开关元件组成的逻辑电路。
3.根据权利要求2所述的AMOLED的像素测试电路，其特征在于， 上述逻辑电路模块为与非逻辑电路模块。
4.根据权利要求3所述的AMOLED的像素测试电路，其特征在于， 上述多个半导体开关元件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管，上述第三晶体管、第四晶体管为NMOS晶体管； 上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极接地。
5.根据权利要求3所述的AMOLED的像素测试电路，其特征在于， 上述多个半导体开关元件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管，上述第三晶体管、第四晶体管为NMOS晶体管； 上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极连接到第四晶体管的栅极。
6.根据权利要求3所述的AMOLED的像素测试电路，其特征在于， 上述多个半导体开关元件为第一晶体管、第二晶体管、第三晶体管、第四晶体管，其中，上述第一晶体管、第二晶体管为PMOS晶体管,上述第三晶体管、第四晶体管为NMOS晶体管； 上述当前扫描信号输入端连接到上述第二晶体管和第三晶体管的栅极，上述发光控制信号输入端连接到上述第一晶体管和第四晶体管的栅极，上述第一晶体管、第二晶体管的源极连接到电源端，上述第一晶体管、第二晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的漏极连接到上述前排扫描信号输入端，上述第三晶体管的源极连接到上述第四晶体管的漏极，上述第四晶体管的源极连接到预设电压端。
7.根据权利要求1至6中任一项所述的AMOLED的像素测试电路，其特征在于，上述像素驱动模块包括6个薄膜场效应晶体管、一个电容和一个OLED。
8.根据权利要求7所述的AMOLED的像素测试电路，其特征在于，上述6个薄膜场 效应晶体管为PMOS晶体管。
【文档编号】G09G3/32GK104036730SQ201410261107
【公开日】2014年9月10日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】董杭, 孙鲁男, 左文霞, 柯其勇 申请人:上海和辉光电有限公司