一种GOA单元及其驱动方法、GOA电路、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种发光控制信号的GOA单元及其驱动方法、GOA电路、显示装置。

背景技术：

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示器是目前研究领域的热点之一，与液晶显示器(Liquid CrystalDisplay，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及相应速度快等优点。

现有的显示装置中，每行像素单元连接有一条扫描信号线和一条发光控制信号线，现有技术中，为了使显示装置实现窄边框化，通常采用扫描信号的GOA单元驱动扫描信号线，用发光控制信号的GOA单元驱动发光控制信号线。GOA电路通常由多个GOA单元级联形成，在开机或唤醒睡眠时，如图1(a)和图1(b)所示，每级GOA单元在驱动与其对应的像素电路前，如图1(a)所示，像素电路中驱动晶体管Md处于floating(悬浮)状态，此时，驱动晶体管Md容易受其他信号的干扰，使得像素电路中部分驱动晶体管Md被打开，使得Md、M6线路上有电流流过，导致驱动晶体管Md打开的像素出现错误发光现象。

此外，由于显示过程中像素电路中的高压端VDD比低压端VSS先输入信号，而驱动晶体管Md打开了的像素电路中在Md、M6线路上有电流，会将低压端VSS的电位值拉高，导致向高压端VDD/低压端VSS提供信号的电源发生损伤或坏死，而在这种情况下，电路中的SSD(start-up short detection function，上电短路侦测功能)便会启动保护功能，自动切断电源，导致屏幕不能完成正常显示。

技术实现要素：

本发明的实施例提供一种发光控制信号的GOA单元及其驱动方法、GOA电路、显示装置，可避免显示装置出现画面闪烁或显示异常的现象。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种发光控制信号的GOA单元，包括电位控制模块、上拉模块、下拉模块、以及写入模块；所述电位控制模块，分别连接第一电压端、第二电压端、第一时钟信号端、第二时钟信号端、信号输入端、以及第一节点，用于在所述第一时钟信号端和所述第一电压端的控制下，将所述第二电压端的信号输出至所述第一节点，在所述第一时钟信号端、所述第一电压端、以及所述信号输入端的控制下将所述第二时钟信号端的信号输出至所述第一节点；所述下拉模块，分别连接所述第一节点、所述第一电压端、所述第二电压端、所述第一时钟信号端、所述第二时钟信号端、以及所述信号输出端，用于在所述第一节点、所述第一电压端、所述第二电压端、所述第一时钟信号端、以及所述第二时钟信号端的控制下，将所述第一电压端的信号输出至所述信号输出端；所述上拉模块，分别连接所述第一节点、所述第二电压端、以及信号输出端，用于在所述第一节点的控制下，将所述第二电压端的信号输出至所述信号输出端；所述写入模块，分别连接所述第二电压端、信号控制端、以及所述信号输出端，用于在所述信号控制端的控制下，将所述第二电压端的电压输出至所述信号输出端。

优选的，所述写入模块包括第一晶体管；所述第一晶体管的栅极连接所述信号控制端，第一极连接所述第二电压端，第二极连接所述信号输出端。

优选的，所述电位控制模块包括上拉控制模块和下拉控制模块；所述上拉控制模块分别连接所述下拉控制模块、所述第一时钟信号端、所述第二时钟信号端、所述第一电压端、所述第二电压端、以及所述第一节点，用于在所述第一时钟信号端和所述第一电压端的控制下将所述第二电压端的信号输出至所述第一节点；所述下拉控制模块还分别连接所述信号输入端、所述第一时钟信号端、所述第二时钟信号端、所述第一电压端、以及所述第一节点，用于在所述信号输入端、所述第一时钟信号端、所述第一电压端的控制下，将所述第二时钟信号端的信号输出至所述第一节点。

优选的，所述上拉控制模块包括第二晶体管、第三晶体管、以及第一电容；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一电压端，第二极连接所述第三晶体管的栅极；所述第三晶体管的第一极连接所述第二电压端，第二极连接所述第一节点；所述第一电容的第一端连接所述第二电压端，第二端连接所述第三晶体管的栅极。

进一步优选的，所述上拉控制模块还包括第四晶体管和第五晶体管；所述第四晶体管的栅极连接所述第二晶体管的第二极，第一极连接所述第二电压端，第二极连接所述第五晶体管的第一极；所述第五晶体管的栅极连接所述第二时钟信号端，第二极连接所述下拉控制模块。

优选的，所述下拉控制模块包括第六晶体管、第七晶体管、第八晶体管、以及第二电容；所述第六晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端，第二极连接所述第七晶体管的第一极；所述第七晶体管的栅极连接所述第一电压端，第二极连接所述第八晶体管的栅极；所述第八晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一节点；所述第二电容的第一端连接所述第八晶体管的栅极，第二端连接所述第八晶体管的第二极。

进一步优选的，所述下拉控制模块还包括第九晶体管；所述第九晶体管的栅极连接所述第六晶体管的第二极，第一极连接所述第一时钟信号端，第二极连接所述上拉控制模块。

优选的，所述下拉模块包括第十晶体管、第十一晶体管、第十二晶体管、以及第三电容；所述第十晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一电压端，第二极连接所述第十二晶体管的栅极；所述第十一晶体管的栅极连接所述第一节点，第一极连接所述第二电压端，第二极连接所述第十二晶体管的栅极；所述第十二晶体管的第一极连接所述第一电压端，第二极连接所述信号输出端；所述第三电容的第一端连接所述第二时钟信号端，第二端连接所述第十二晶体管的栅极。

优选的，所述上拉模块包括第十三晶体管；所述第十三晶体管的栅极连接所述第一节点，第一极连接所述第二电压端，第二极连接所述信号输出端。

第二方面，提供一种第一方面所述的发光控制信号的GOA单元的驱动方法，包括：在前N图像帧内，写入模块在信号控制端的控制下，将第二电压端的信号写入至信号输出端；从第N+1图像帧开始，在一图像帧的缓冲阶段，第一时钟信号端输入第一电压、信号输入端输入第一电压、第二时钟信号端输入第二电压，电位控制模块在所述第一时钟信号端输入的第一电压和第一电压端的控制下，将所述第二电压端的信号输出至第一节点，并在所述第一时钟信号端输入的第一电压、所述第一电压端、以及所述信号输入端输入的第一电压的控制下将所述第二时钟信号端输入的第二电压输出至所述第一节点；下拉模块在所述第一节点、所述第一电压端、所述第二电压端、所述第一时钟信号端输入的第一电压、以及所述第二时钟信号端输入的第二电压的控制下，将所述第一电压端的信号输出至所述信号输出端；在一图像帧的下拉阶段，所述第二时钟信号端输入第一电压、所述第一时钟信号端输入第二电压、所述信号输入端输入第二电压，所述电位控制模块在所述第一时钟信号端输入的第二电压、所述第一电压端、以及所述信号输入端输入的第二电压的控制下将所述第二时钟信号端输入的第一电压输出至所述第一节点；上拉模块在所述第一节点的控制下，将所述第二电压端的信号输出至所述信号输出端；在一图像帧的上拉阶段，所述第一时钟信号端输入第一电压、所述第二时钟信号端输入第二电压、所述信号输入端输入第二电压，所述电位控制模块在所述第一时钟信号端输入的第一电压和所述第一电压端的控制下，将所述第二电压端的信号输出至所述第一节点；下拉模块在所述第一节点、所述第一电压端、所述第二电压端、所述第一时钟信号端输入的第一电压、以及所述第二时钟信号端输入的第二电压的控制下，将所述第一电压端的信号输出至所述信号输出端；其中，N为大于等于1的正整数。

第三方面，提供一种GOA电路，包括多个级联的如第一方面所述的发光控制信号的GOA单元。

第四方面，提供一种显示装置，包括第三方面所述的GOA电路。

本发明实施例提供一种发光控制信号的GOA单元及其驱动方法、GOA电路、显示装置，通过在GOA单元内增设写入模块，并在前N图像帧内其他模块均关闭，写入模块开启，并将第二电压端的信号输出至信号输出端，通过信号输出端控制与其连接的发光控制晶体管关闭，这样一来，无论驱动晶体管是否开启，像素电路中均无电流流向发光器件，因此像素电路不会出现错误发光现象，电路中的SSD也不会切断电源。待像素电路稳定后，控制GOA单元中的写入模块关闭，其他模块正常开启，控制像素电路进行正常显示。从而保证显示装置画面显示的质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1(a)为现有技术提供的一种像素电路的结构示意图；

图1(b)为用于驱动图1(a)所示的像素电路时采用的各个信号的时序图；

图2为本发明实施例提供的一种GOA单元的结构示意图一；

图3为本发明实施例提供的一种GOA单元的结构示意图二；

图4为图3所示的GOA单元各个模块的一种具体结构示意图一；

图5为图3所示的GOA单元各个模块的一种具体结构示意图二；

图6为用于驱动图3所示的GOA单元时采用的各个信号的时序图；

图7-10为图3所示的GOA单元对应不同情况时的等效电路图；

图11为本发明实施例提供的一种GOA单元的驱动方法流程示意图；

图12为本发明实施例提供的一种GOA电路的结构示意图。

附图标记

10-电位控制模块；11-上拉控制模块；12-下拉控制模块；20-下拉模块；30-上拉模块；40-写入模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种发光控制信号的GOA单元，如图2所示，包括电位控制模块10、下拉模块20、上拉模块30、以及写入模块40。

具体的，电位控制模块10，分别连接第一电压端V1、第二电压端V2、第一时钟信号端CK、第二时钟信号端CB、信号输入端EI、以及第一节点A，用于在第一时钟信号端CK和第一电压端V1的控制下，将第二电压端V2的信号输出至第一节点A，在第一时钟信号端CK、第一电压端V1、以及信号输入端EI的控制下将第二时钟信号端CB的信号输出至第一节点A。

下拉模块20，分别连接第一节点A、第一电压端V1、第二电压端V2、第一时钟信号端CK、第二时钟信号端CB、以及信号输出端EO，用于在第一节点A、第一电压端V1、第二电压端V2、第一时钟信号端CK、以及第二时钟信号端CB的控制下，将第一电压端V1的信号输出至信号输出端EO。

上拉模块30，分别连接第一节点A、第二电压端V2、以及信号输出端EO，用于在第一节点A的控制下，将第二电压端V2的信号输出至信号输出端EO。

写入模块40，分别连接第二电压端V2、信号控制端S1、以及信号输出端EO，用于在信号控制端S1的控制下，将第二电压端V2的电压输出至信号输出端EO。

本发明实施例提供一种发光控制信号的GOA单元，通过在GOA单元内增设写入模块40，并在前N图像帧内其他模块均关闭，写入模块40开启，将第二电压端V2的信号输出至信号输出端EO，通过信号输出端EO控制与其连接的像素电路中的发光控制晶体管关闭，这样一来，无论驱动晶体管是否开启，像素电路中均无电流流向发光器件，因此像素电路不会出现错误发光现象，电路中的SSD也不会切断电源。待像素电路稳定后，控制GOA单元中的写入模块40关闭，其他模块正常开启，控制像素电路进行正常显示。从而保证显示装置画面显示的质量。

优选的，如图3所示，电位控制模块10包括上拉控制模块11和下拉控制模块12。

上拉控制模块11别连接下拉控制模块12、第一时钟信号端CK、第二时钟信号端CB、第一电压端V1、第二电压端V2、以及第一节点A，用于在第一时钟信号端CK和第一电压端V1的控制下将第二电压端V2的信号输出至第一节点A。

下拉控制模块12还分别连接信号输入端EI、第一时钟信号端CK、第二时钟信号端CB、第一电压端V1、以及第一节点A，用于在信号输入端EI、第一时钟信号端CK、第一电压端V1的控制下，将第二时钟信号端CB的信号输出至第一节点A。

以下对图3所示的发光控制信号的GOA单元中的各个模块的具体结构进行详细的说明。

具体的，如图4所示，写入模块40包括第一晶体管T1。

第一晶体管T1的栅极连接信号控制端S1，第一极连接第二电压端V2，第二极连接信号输出端EO。

需要说明的是，所述写入模块40还可以包括并联的多个第一晶体管T1。上述仅仅是对写入模块40的举例说明，其它与该写入模块40功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图4所示，上拉控制模块11包括第二晶体管T2、第三晶体管T3以及第一电容C1。

第二晶体管T2的栅极连接第一时钟信号端CK，第一极连接第一电压端V1，第二极连接第三晶体管T3的栅极。

第三晶体管T3的第一极连接第二电压端V2，第二极连接第一节点A。

第一电容C1的第一端连接第二电压端V2，第二端连接第三晶体管T3的栅极。

需要说明的是，所述上拉控制模块11还可以包括与第二晶体管T2并联的多个开关晶体管、和/或与第三晶体管T3并联的多个开关晶体管。上述仅仅是对上拉控制模块11的举例说明，其它与上拉控制模块11功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图4所示，下拉控制模块12包括第六晶体管T6、第七晶体管T7、第八晶体管T8、以及第二电容C2。

第六晶体管T6的栅极连接第一时钟信号端CK，第一极连接信号输入端EI，第二极连接第七晶体管T7的第一极。

第七晶体管T7的栅极连接第一电压端V1，第二极连接第八晶体管T8的栅极。

第八晶体管T8的第一极连接第二时钟信号端CB，第二极连接第一节点A。

第二电容C2的第一端连接第八晶体管T8的栅极，第二端连接第八晶体管T8的第二极。

需要说明的是，所述下拉控制模块12还可以包括与第六晶体管T6并联的多个开关晶体管、和/或与第七晶体管T7并联的多个开关晶体管、和/或与第八晶体管T8并联的多个开关晶体管。上述仅仅是对下拉控制模块12的举例说明，其它与下拉控制模块12功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图4所示，下拉模块20包括第十晶体管T10、第十一晶体管T11、第十二晶体管T12、以及第三电容C3。

第十晶体管T10的栅极连接第一时钟信号端CK，第一极连接第一电压端V1，第二极连接第十二晶体管T12的栅极。

第十一晶体管T11的栅极连接第一节点A，第一极连接第二电压端V2，第二极连接第十二晶体管T12的栅极。

第十二晶体管T12的第一极连接第一电压端V1，第二极连接信号输出端EO。

第三电容C3的第一端连接第二时钟信号端CB，第二端连接第十二晶体管T12的栅极。

需要说明的是，所述下拉模块20还可以包括与第十晶体管T10并联的多个开关晶体管、和/或与第十一晶体管T11并联的多个开关晶体管、和/或与第十二晶体管T12并联的多个开关晶体管。上述仅仅是对下拉模块20的举例说明，其它与下拉模块20功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

如图4所示，上拉模块30包括第十三晶体管T13。

第十三晶体管T13的栅极连接第一节点A，第一极连接第二电压端V2，第二极连接信号输出端EO。

需要说明的是，所述上拉模块30还可以包括与第十三晶体管T13并联的多个开关晶体管。上述仅仅是对上拉模块30的举例说明，其它与上拉模块30功能相同的结构在此不再一一赘述，但都应当属于本发明的保护范围。

此处，需要说明的是，第一、本发明实施例对各个模块以及单元中的晶体管的类型不做限定，即上述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、十晶体管T10、第十一晶体管T11、第十二晶体管T12、以及第十三晶体管T13可以是为N型晶体管或者P型晶体管。本发明以下实施例均是以第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、十晶体管T10、第十一晶体管T11、第十二晶体管T12、以及第十三晶体管T13为P型晶体管为例进行的说明。

其中，上述晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。本发明实施例对此不作限制。

此外，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明实施例对此不作限制。

第二、本发明实施例均是以第二电压端V2输入高电平，第一电压端V1输入低电平，或将第一电压端V1接地处理为例进行的说明，并且，这里的高、低仅表示输入的电压之间的相对大小关系。

以下，根据一个具体的实施例对本发明提供的GOA单元进行说明。

实施例一

如图5所示，提供一种发光控制信号的GOA单元，包括上拉控制模块11、下拉控制模块12、下拉模块20、上拉模块30、以及写入模块40。

具体的，写入模块40包括第一晶体管T1。

第一晶体管T1的栅极连接信号控制端S1，第一极连接第二电压端V2，第二极连接信号输出端EO。

上拉控制模块11包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、以及第一电容C1。

第二晶体管T2的栅极连接第一时钟信号端CK，第一极连接第一电压端V1，第二极连接第三晶体管T3的栅极。

第三晶体管T3的第一极连接第二电压端V2，第二极连接第一节点A。

第四晶体管T4的栅极连接第二晶体管T2的第二极，第一极连接第二电压端V2，第二极连接第五晶体管T5的第一极。

第五晶体管T5的栅极连接第二时钟信号端CB，第二极连接下拉控制模块12。

第一电容C1的第一端连接第二电压端V2，第二端连接第三晶体管T3的栅极。

下拉控制模块12包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、以及第二电容C2。

第六晶体管T6的栅极连接第一时钟信号端CK，第一极连接信号输入端EI，第二极连接第七晶体管T7的第一极。

第七晶体管T7的栅极连接第一电压端V1，第二极连接第八晶体管T8的栅极。

第八晶体管T8的第一极连接第二时钟信号端CB，第二极连接第一节点A。

第九晶体管T9的栅极连接第六晶体管T6的第二极，第一极连接第一时钟信号端CK，第二极连接上拉控制模块11。

第二电容C2的第一端连接第七晶体管T7的第二极，第二端连接第八晶体管T8的第二极。

下拉模块20包括第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第三电容C3。

第十晶体管T10的栅极连接第一时钟信号端CK，第一极连接第一电压端V1，第二极连接第十二晶体管T12的栅极。

第十一晶体管T11的栅极连接第一节点A，第一极连接第二电压端V2，第二极连接第十二晶体管T12的栅极。

第十二晶体管T12的第一极连接第一电压端V1，第二极连接信号输出端EO。

第三电容C3的第一端连接第二时钟信号端CB，第二端连接第十二晶体管T12的栅极。

上拉模块30包括第十三晶体管T13。

第十三晶体管T13的栅极连接第一节点A，第一极连接第二电压端V2，第二极连接信号输出端EO。

如图6所示，该GOA单元的每一帧显示过程可以分为缓冲阶段P1、下拉阶段P2、和上拉阶段P3。以下结合图6所示的各个控制信号端的时序图，对图5所示的发光控制信号的GOA单元的工作原理进行详细的说明。

在前N图像帧内，信号控制端S1输入低压信号，第一时钟信号端CK、第二时钟信号端CB输入高压信号，此时，如图8所示，第一晶体管T1导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、十晶体管T10、第十一晶体管T11、第十二晶体管T12、以及第十三晶体管T13均截止(处于截止状态的晶体管以打“×”表示)。

其中，第一晶体管T1导通，第二电压端V2的电压写入到信号输出端EO，信号输出端EO一直保持高电压，控制与其连接的晶体管截止。此时，GOA单元内的其他晶体管在高压信号作用下全部保持截止状态。

此处，N为大于等于1的正整数，本发明实施例优选的，N＝1，即在第一图像帧内，信号控制端S1输入低压信号，第一时钟信号端CK、第二时钟信号端CB输入高压信号，此时，如图7所示，第一晶体管T1导通，第二电压端V2的电压写入到信号输出端EO，信号输出端EO一直保持高电压，控制与其连接的晶体管截止。

从第N+1图像帧开始，在一图像帧的缓冲阶段P1，第一时钟信号端CK、信号输入端EI输入低压信号，第二时钟信号端CB、信号控制端S1输入高压信号，此时，如图8所示，第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、十晶体管T10、以及第十二晶体管T12均导通，第一晶体管T1、第五晶体管T5、第十一晶体管T11、以及第十三晶体管T13均截止。

其中，第二晶体管T2导通，第一电压端V1的信号经第二晶体管T2写入至第三晶体管T3的栅极以控制第三晶体管T3开启，此时，第二电压端V2的信号经第三晶体管T3写入至第一节点A；第六晶体管T6和第七晶体管T7开启，信号输入端EI的信号经第六晶体管T6和第七晶体管T7写入至第八晶体管T8的栅极，以控制第八晶体管T8开启，此时，第二时钟信号端CB的信号经第八晶体管T8写入至第一节点A。第一节点A输出高压信号。与此同时，第七晶体管T7第二极的低压信号写入至第二电容C2的第一端对第二电容C2进行充电。

在此基础上，第一节点A输出的高压信号控制第十一晶体管T11和第十三晶体管T13关闭，第十晶体管T10导通，第一电压端V1的信号经第十晶体管T10写入至第十二晶体管T12的栅极，控制第十二晶体管T12开启，第一电压端V1的电压经第十二晶体管T12写入至信号输出端EO。信号输出端EO输出低压信号。

在一图像帧的下拉阶段P2，第二时钟信号端CB输入低压信号，第一时钟信号端CK、信号控制端S1、信号输入端EI输入高压信号，此时，如图9所示，第五晶体管T5、第七晶体管T7、第八晶体管T8、第十一晶体管T11、以及第十三晶体管T13均导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第九晶体管T9、十晶体管T10、以及第十二晶体管T12均截止。

其中，存储电容C2进行放电，控制第八晶体管T8导通，第二时钟信号端CB的低压经第八晶体管T8写入至第一节点A。第一节点A输出低压信号。

在此基础上，第一节点A的低压控制第十一晶体管T11和第十三晶体管T13开启，第二电压端V2的电压经第十一晶体管T11写入至第十二晶体管T12的栅极，控制第十二晶体管T12截止，第二电压端V2的电压经第十三晶体管T13写入至信号输出端EO。信号输出端EO输出高压信号。

在一图像帧的上拉阶段P3，第一时钟信号端CK输入低压信号，信号输入端EI、第二时钟信号端CB、信号控制端S1输入高压信号，此时，如图10所示，第二晶体管T2、第三晶体管T3、第四晶体管T4、第六晶体管T6、第七晶体管T7、十晶体管T10、以及第十二晶体管T12均导通，第一晶体管T1、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十一晶体管T11、以及第十三晶体管T13均截止。

其中，第二晶体管T2导通，第一电压端V1的信号经第二晶体管T2写入至第三晶体管T3的栅极以控制第三晶体管T3开启，此时，第二电压端V2的信号经第三晶体管T3写入至第一节点A。第一节点A输出高压信号。

在此基础上，第一节点A输出的高压信号控制第十一晶体管T11和第十三晶体管T13关闭，第十晶体管T10导通，第一电压端V1的信号经第十晶体管T10写入至第十二晶体管T12的栅极，控制第十二晶体管T12开启，第一电压端V1的电压经第十二晶体管T12写入至信号输出端EO。信号输出端EO输出低压信号。

如图1(a)所示的像素电路，电压的施加顺序为：V1/Vinit on—S1/S2/EM等控制信号开始—VDD on—VSS on。即在复位阶段，第一信号端S1输入低压开启信号，使能信号端EM以及扫描信号端S2输入高压截止信号；数据写入阶段，扫描信号端S2输入低压开启信号，第一信号端S1、以及使能信号端EM输入高压截止信号；发光阶段，使能信号端EM输入低压开启信号，第一信号端S1、以及扫描信号端S2输入高压截止信号。信号输出端EO输出的信号，写入到使能信号端EM，用于控制第六晶体管M6的开启与关闭，从而控制像素电路的发光。

如图1(b)所示，S1施加的t1时间和S2信号施加的t2时间比EM施加的t3时间要短很多。其原因是图1(b)的信号顺序应该依次按照竖向顺序施加，因此t1驱动的时间内横向的像素被施加控制信号，接着下一排的像素也被施加控制信号，最后以同样的方式，所有像素都被施加控制信号。所以大部分像素电路在使能信号端EM变为低压期间(即发光阶段)从高压端VDD被施加ELVDD电压，而在数据写入阶段，高压端VDD被施加电压为GND(即0V-Vth)，在发光阶段高压端VDD的电压突然突变为ELVDD电压(例如为4.5V)，从而导致驱动晶体管Md的Vgd(Gate-Drain的电压差，决定TFT开关的电压差)变大，电压变得异常，因此驱动晶体管Md的电流也会变为大电流，导致像素电路出现异常驱动，使得显示装置的开机画面出现屏幕闪烁的问题。虽然可以通过在使能信号端EM变为低压前(即与其连接的GOA电路驱动之前)施加ELVDD，ELVSS电压来解决上述异常驱动的问题，但在这种情况下，由于没有GOA信号，整个画面就会发亮，就会出现使用者并不希望出现的异常显示画面。

本发明实施例提供的GOA单元，通过在前N帧(像素电路出现异常驱动的几帧，例如N＝1)控制信号输出端EO输出高压信号，使EM信号持续保持高压，不让电流流向发光器件，从第N+1帧开始，GOA单元正常驱动，施加ELVDD，ELVSS电压，第一帧异常时间过后，使用EM正常驱动电路，从而很好的解决了像素电路出现画面闪烁的问题。

本发明实施例还提供一种发光控制信号的GOA单元的驱动方法，如图11所示，所述方法包括：

S10、在前N图像帧内，写入模块40在信号控制端S1的控制下，将第二电压端V2的信号写入至信号输出端EO。

其中，N为大于等于1的正整数。

S20、从第N+1图像帧开始，在一图像帧的缓冲阶段P1，第一时钟信号端CK输入第一电压、信号输入端EI输入第一电压、第二时钟信号端CB输入第二电压，电位控制模块10在第一时钟信号端CK输入的第一电压和第一电压端V1的控制下，将第二电压端V2的信号输出至第一节点A，并在第一时钟信号端CK输入的第一电压、第一电压端V1、以及信号输入端EI输入的第一电压的控制下将第二时钟信号端CB输入的第二电压输出至第一节点A。

下拉模块20在第一节点A、第一电压端V1、第二电压端V2、第一时钟信号端CK输入的第一电压、以及第二时钟信号端CB输入的第二电压的控制下，将第一电压端V1的信号输出至信号输出端EO。

其中，此处每一个信号端输入的第一电压和第二电压是两个相对的信号值。例如第一时钟信号端CK输入的第一电压为控制晶体管导通的信号，则第一时钟信号端CK输入的第二电压为控制晶体管截止的信号。具体的，与第一时钟信号端CK连接的晶体管为P型晶体管，则第一时钟信号端CK输入的第一电压为低压开启信号，第二电压为高压截止信号。

S30、在一图像帧的下拉阶段P2，第二时钟信号端CB输入第一电压、第一时钟信号端CK输入第二电压、信号输入端EI输入第二电压，电位控制模块10在第一时钟信号端CK输入的第二电压、第一电压端V1、以及信号输入端EI输入的第二电压的控制下将第二时钟信号端CB输入的第一电压输出至第一节点A。

上拉模块30在第一节点A的控制下，将第二电压端V2的信号输出至信号输出端EO。

S40、在一图像帧的上拉阶段P3，第一时钟信号端CK输入第一电压、第二时钟信号端CB输入第二电压、信号输入端EI输入第二电压，电位控制模块在第一时钟信号端CK输入的第一电压和第一电压端V1的控制下，将第二电压端V2的信号输出至第一节点A。

下拉模块20在第一节点A、第一电压端V1、第二电压端V2、第一时钟信号端CK输入的第一电压、以及第二时钟信号端CB输入的第二电压的控制下，将第一电压端V1的信号输出至信号输出端EO。

本发明实施例提供一种发光控制信号的GOA单元的驱动方法，通过在GOA单元内增设写入模块40，并在前N图像帧内其他模块均关闭，写入模块40开启，并将第二电压端V2的信号输出至信号输出端EO，通过信号输出端EO控制与其连接的发光控制晶体管关闭，这样一来，无论驱动晶体管是否开启，像素电路中均无电流流向发光器件，因此像素电路不会出现错误发光现象，电路中的SSD也不会切断电源。待像素电路稳定后，控制GOA单元中的写入模块40关闭，其他模块正常开启，控制像素电路进行正常显示。从而保证显示装置画面显示的质量。

本发明实施例还提供一种GOA电路，如图12所示，包括多个级联的上述发光控制信号的GOA单元。

其中，从第一行到第n+1行，信号输入端EI依次输入低压开启信号，信号输出端EO依次输出控制信号。

此外，由于每个GOA单元依次开启，因此，在同一时刻，相邻的奇数行DOA单元中的第一时钟信号端CK和第二时钟信号端CB与偶数行DOA单元中的第一时钟信号端CK和第二时钟信号端CB在图7中的波形正好相反。

本发明实施例提供的GOA电路具有与本发明前述实施例提供的GOA单元相同的有益效果，由于GOA单元在前述实施例中已经进行了详细说明，此处不再赘述。

本发明实施例还提供一种显示装置，包括上述GOA电路。

本发明实施例提供的显示装置具有与本发明前述实施例提供的GOA单元相同的有益效果，由于GOA单元在前述实施例中已经进行了详细说明，此处不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。