像素电路、驱动方法和显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法和显示装置。


背景技术：

2.在相关的oled(有机发光二极管)显示产品中，为了减小功耗，同时提升用户体验，可调节刷新率成为了oled显示产品的一大属性，可调刷新率给oled显示产品带来的难题是在高刷新率模式下，电容可能充电效率不足，在低刷新率模式下，会出现漏电导致画质变差的情况。


技术实现要素：

3.本发明的主要目的在于一种像素电路、驱动方法和显示装置，解决现有技术中不能在高刷新率模式下保证充电效率的前提下，保证低刷新率模式下的画质要求的问题。
4.本发明实施例所述的像素电路包括发光元件、驱动电路和储能电路；所述储能电路包括存储电容单元；
5.所述存储电容单元包括第一电容极板、第二电容极板、中间电容极板和电容控制电路；
6.所述中间电容极板设置于所述第一电容极板和所述第二电容极板之间；
7.所述第一电容极板和所述第二电容极板相对设置，所述第一电容极板与所述中间电容极板相对设置，所述第二电容极板与所述中间电容极板相对设置；
8.所述第二电容极板与所述驱动电路的控制端电连接；
9.所述电容控制电路分别与电容控制端，所述第一电容极板、所述第二电容极板、所述中间电容极板、所述驱动电路的控制端、第一电压端和地端电连接，用于在所述电容控制端提供的电容控制信号的控制下，控制所述中间电容极板与所述第一电压端之间连通或断开，控制所述第一电容极板与所述驱动电路的控制端之间连通或断开，并控制所述第一电容极板与所述第一电压端之间断开或连通，控制所述中间电容极板与所述地端之间断开或连通；
10.所述驱动电路与所述发光元件电连接，用于在所述驱动电路的控制端的电位的控制下，驱动所述发光元件发光。
11.可选的，所述中间电容极板的面积小于所述第一电容极板的面积，所述中间电容极板的面积小于所述第二电容极板的面积。
12.可选的，所述电容控制电路包括第一控制电路和第二控制电路；
13.所述第一控制电路分别与所述电容控制端、所述中间电容极板、所述第一电容极板、所述驱动电路的控制端和所述第一电压端电连接，用于在所述电容控制信号的控制下，控制所述中间电容极板与所述第一电压端之间连通或断开，控制所述第一电容极板与所述驱动电路的控制端之间连通或断开；
14.所述第二控制电路分别与所述电容控制端、所述第一电容极板、所述中间电容极
板、所述第一电压端和所述地端电连接，用于在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间断开或连通，控制所述中间电容极板与所述地端之间断开或连通。
15.可选的，所述第一控制电路包括第一晶体管和第二晶体管；
16.所述第一晶体管的控制极与所述电容控制端电连接，所述第一晶体管的第一极与所述第一电压端电连接，所述第一晶体管的第二极与所述中间电容极板电连接；
17.所述第二晶体管的控制极与所述电容控制端电连接，所述第二晶体管的第一极与所述第一电容极板电连接，所述第二晶体管的第二极与所述驱动电路的控制端电连接。
18.可选的，所述第二控制电路包括第三晶体管和第四晶体管；
19.所述第三晶体管的控制极与所述电容控制端电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一电容极板电连接；
20.所述第四晶体管的控制极与所述电容控制端电连接，所述第四晶体管的第一极与所述地端电连接，所述第四晶体管的第二极与所述中间电容极板电连接。
21.可选的，所述第一晶体管和所述第二晶体管为n型晶体管，所述第三晶体管和所述第四晶体管为p型晶体管；或者，所述第一晶体管和所述第二晶体管为p型晶体管，所述第三晶体管和所述第四晶体管为n型晶体管。
22.可选的，本发明至少一实施例所述的像素电路还包括数据写入电路、第一发光控制电路、第二发光控制电路、补偿控制电路、第一初始化电路和第二初始化电路；
23.所述数据写入电路分别与扫描线、数据线和所述驱动电路的第一端电连接，用于在所述扫描线提供的扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；
24.所述补偿控制电路分别与所述扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
25.所述第一发光控制电路分别与发光控制线、第二电压端和所述驱动电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第二电压端与所述驱动电路的第一端之间连通；
26.所述第二发光控制电路分别与所述发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第三电压端电连接；
27.所述第一初始化电路与第一初始控制线、第一初始电压端和所述驱动电路的控制端电连接，用于在所述第一初始控制线提供的第一初始控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述驱动电路的控制端；
28.所述第二初始化电路与第二初始控制线、第二初始电压端和所述发光元件的第一极电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第二极。
29.本发明实施例还提供一种驱动方法，应用于上述的像素电路，所述驱动方法包括：
30.当所述像素电路工作于高刷新频率下时，电容控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之
间连通，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开；
31.当所述像素电路工作于低刷新频率下时，电容控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通。
32.可选的，所述电容控制电路包括第一控制电路和第二控制电路；所述驱动方法包括：
33.当所述像素电路工作于高刷新频率下时，所述第一控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之间连通，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开；
34.当所述像素电路工作于低刷新频率下时，所述第一控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通。
35.本发明实施例还提供一种显示装置，包括上述的像素电路。
36.本发明实施例能够在高刷新率模式下保证充电效率的前提下，保证了低刷新率模式下的画质要求。
附图说明
37.图1是本发明至少一实施例所述的像素电路的结构图；
38.图2是本发明至少一实施例所述的像素电路的结构图；
39.图3是本发明至少一实施例所述的像素电路的结构图；
40.图4是图3所示的像素电路的至少一实施例的工作时序图；
41.图5是本发明至少一实施例所述的像素电路的结构图；
42.图6是本发明至少一实施例所述的像素电路的电路图。
具体实施方式
43.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。
45.在本发明实施例中，所述晶体管包括控制极、第一极和第二极；所述晶体管的控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极；或者，所述第一极可以为漏极，所述第二电可以为源极。
46.本发明实施例所述的像素电路包括驱动电路和储能电路；所述储能电路包括存储
电容单元；
47.所述存储电容单元包括第一电容极板、第二电容极板、中间电容极板和电容控制电路；
48.所述中间电容极板设置于所述第一电容极板和所述第二电容极板之间；
49.所述第一电容极板和所述第二电容极板相对设置，所述第一电容极板与所述中间电容极板相对设置，所述第二电容极板与所述中间电容极板相对设置；
50.所述第二电容极板与所述驱动电路的控制端电连接；
51.所述电容控制电路分别与电容控制端、所述第一电容极板、所述第二电容极板、所述中间电容极板、所述驱动电路的控制端、第一电压端和地端电连接，用于在所述电容控制端提供的电容控制信号的控制下，控制所述中间电容极板与所述第一电压端之间连通或断开，控制所述第一电容极板与所述驱动电路的控制端之间连通或断开，并控制所述第一电容极板与所述第一电压端之间断开或连通，控制所述中间电容极板与所述地端之间断开或连通；
52.所述驱动电路与所述发光元件电连接，用于在所述驱动电路的控制端的电位的控制下，驱动所述发光元件发光。
53.可选的，所述中间电容极板的面积小于所述第一电容极板的面积，所述中间电容极板的面积小于所述第二电容极板的面积，但不以此为限。
54.本发明实施例提出在原有的电容设计上新增一个中间电容极板，并同时增加由电容控制端控制的电容控制电路，以在高刷新率模式下，通过电容控制电路控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之间连通，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开，以对第一电容极板和中间电容极板同时充电，同时中间电容极板的面积较小，在双极板加小正对面积下，可以实现充电效率最大化，在低刷新率模式下，通过电容控制电路控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通，通过第一电压端为第一电容极板充电，而不向中间电容极板充电，通过增大极板正对面积以及极板之间的距离，能够实现最大储电能力。并且，本发明实施例仅增加一个电容控制信号即可实现高低刷新模式的控制。本发明实施例能够在高刷新率模式下保证充电效率的前提下，保证了低刷新率模式下的画质要求。
55.在本发明至少一实施例中，当显示刷新频率大于预定刷新频率时，所述像素电路工作于高刷新率模式下，当显示刷新频率小于或等于预定刷新频率时，所述像素电路工作于低刷新模式下；例如，所述预定刷新频率可以为30hz、40hz或50hz，但不以此为限。
56.如图1所示，本发明实施例所述的像素电路包括发光元件e0、驱动电路11和储能电路；所述储能电路包括存储电容单元；
57.所述存储电容单元包括第一电容极板cb1、第二电容极板cb2、中间电容极板cb0和电容控制电路10；
58.所述中间电容极板cb0设置于所述第一电容极板cb1和所述第二电容极板cb2之间；
59.所述第一电容极板cb1和所述第二电容极板cb2相对设置，所述第一电容极板cb1
与所述中间电容极板cb0相对设置，所述第二电容极板cb2与所述中间电容极板cb0相对设置；
60.所述第二电容极板cb2与所述驱动电路11的控制端电连接；
61.所述电容控制电路10分别与电容控制端re、所述第一电容极板cb1、所述第二电容极板cb2、所述中间电容极板cb0、所述驱动电路11的控制端、第一电压端v1和地端gnd电连接，用于在所述电容控制端re提供的电容控制信号的控制下，控制所述中间电容极板cb0与所述第一电压端v1之间连通或断开，控制所述第一电容极板cb1与所述驱动电路11的控制端之间连通或断开，并控制所述第一电容极板cb1与所述第一电压端v1之间断开或连通，控制所述中间电容极板cb0与所述地端gnd之间断开或连通；
62.所述驱动电路11与所述发光元件e0电连接，用于在所述驱动电路11的控制端的电位的控制下，驱动所述发光元件e0发光。
63.在本发明至少一实施例中，所述第一电压端v1可以为高电压端vdd，但不以此为限。
64.在本发明至少一实施例中，如图2所示，所述电容控制电路包括第一控制电路21和第二控制电路22；
65.所述第一控制电路21分别与所述电容控制端re、所述中间电容极板cb0、所述第一电容极板cb1、所述驱动电路11的控制端和所述第一电压端v1电连接，用于在所述电容控制信号的控制下，控制所述中间电容极板cb0与所述第一电压端v1之间连通或断开，控制所述第一电容极板cb1与所述驱动电路11的控制端之间连通或断开；
66.所述第二控制电路22分别与所述电容控制端re、所述第一电容极板cb1、所述中间电容极板cb0、所述第一电压端v1和所述地端gnd电连接，用于在所述电容控制信号的控制下，控制所述第一电容极板cb1与所述第一电压端v1之间断开或连通，控制所述中间电容极板cb0与所述地端gnd之间断开或连通。
67.本发明如图2所示的像素电路的至少一实施例在工作时，
68.当所述像素电路工作于高刷新频率下时，所述第一控制电路21在电容控制信号的控制下，控制中间电容极板cb0与第一电压端v1之间连通，控制第一电容极板cb1与驱动电路11的控制端之间连通，所述第二控制电路22在所述电容控制信号的控制下，控制所述第一电容极板cb1与所述第一电压端v1之间断开，控制所述中间电容极板cb0与地端gnd之间断开；
69.当所述像素电路工作于低刷新频率下时，所述第一控制电路21在电容控制信号的控制下，控制中间电容极板cb0与第一电压端v1之间断开，控制第一电容极板cb1与驱动电路11的控制端之间断开，所述第二控制电路22在所述电容控制信号的控制下，控制所述第一电容极板cb1与所述第一电压端v1之间连通，控制所述中间电容极板cb0与地端gnd之间连通。
70.可选的，所述第一控制电路包括第一晶体管和第二晶体管；
71.所述第一晶体管的控制极与所述电容控制端电连接，所述第一晶体管的第一极与所述第一电压端电连接，所述第一晶体管的第二极与所述中间电容极板电连接；
72.所述第二晶体管的控制极与所述电容控制端电连接，所述第二晶体管的第一极与所述第一电容极板电连接，所述第二晶体管的第二极与所述驱动电路的控制端电连接。
73.可选的，所述第二控制电路包括第三晶体管和第四晶体管；
74.所述第三晶体管的控制极与所述电容控制端电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一电容极板电连接；
75.所述第四晶体管的控制极与所述电容控制端电连接，所述第四晶体管的第一极与所述地端电连接，所述第四晶体管的第二极与所述中间电容极板电连接。
76.可选的，所述第一晶体管和所述第二晶体管为n型晶体管，所述第三晶体管和所述第四晶体管为p型晶体管；或者，所述第一晶体管和所述第二晶体管为p型晶体管，所述第三晶体管和所述第四晶体管为n型晶体管。
77.如图3所示，在图2所示的像素电路的至少一实施例的基础上，所述第一控制电路包括第一晶体管t1和第二晶体管t2；
78.所述第一晶体管t1的栅极与所述电容控制端re电连接，所述第一晶体管t1的源极与高电压端vdd电连接，所述第一晶体管t1的漏极与所述中间电容极板cb0电连接；
79.所述第二晶体管t2的栅极与所述电容控制端re电连接，所述第二晶体管t2的源极与所述第一电容极板cb1电连接，所述第二晶体管t2的漏极与所述驱动电路11的控制端电连接；
80.所述第二控制电路包括第三晶体管t3和第四晶体管t4；
81.所述第三晶体管t3的栅极与所述电容控制端re电连接，所述第三晶体管t3的源极与所述高电压端vdd电连接，所述第三晶体管t3的漏极与所述第一电容极板cb1电连接；
82.所述第四晶体管t4的栅极与所述电容控制端re电连接，所述第四晶体管t4的源极与所述地端gnd电连接，所述第四晶体管t4的漏极与所述中间电容极板cb0电连接。
83.在图3所示的像素电路的至少一实施例中，t1和t2可以为n型晶体管，t3和t4可以为p型晶体管，但不以此为限。
84.在图4中，标号为vre的为电容控制端re提供的电容控制信号的电位。
85.如图4所示，本发明如图3所示的像素电路的至少一实施例在工作时，
86.在第一阶段s1，当所述像素电路工作于高刷新频率下时，re提供高电压信号，t1和t2导通，t3和t4关断，以控制高电压端vdd与中间电容极板cb0之间连通，控制所述第一电容极板cb1与所述驱动电路11的控制端之间连通，控制高电压端vdd与所述第一电容极板cb1之间断开，控制所述中间电容极板cb0与地端gnd电连接；
87.在第二阶段，当所述像素电路工作于低刷新频率下时，re提供低电压信号，t1和t2关断，t3和t4导通，以控制高电压端vdd与中间电容极板cb0之间断开，控制所述第一电容极板cb1与所述驱动电路11的控制端之间断开，控制高电压端vdd与所述第一电容极板cb1之间导通，控制所述中间电容极板cb0与地端gnd导通。
88.本发明至少一实施例所述的像素电路还可以包括数据写入电路、第一发光控制电路、第二发光控制电路、补偿控制电路、第一初始化电路和第二初始化电路；
89.所述数据写入电路分别与扫描线、数据线和所述驱动电路的第一端电连接，用于在所述扫描线提供的扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端，以进行数据电压写入；
90.所述补偿控制电路分别与所述扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电
路的第二端之间连通，以进行阈值电压补偿；
91.所述第一发光控制电路分别与发光控制线、第二电压端和所述驱动电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第二电压端与所述驱动电路的第一端之间连通；
92.所述第二发光控制电路分别与所述发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第三电压端电连接；
93.所述第一初始化电路与第一初始控制线、第一初始电压端和所述驱动电路的控制端电连接，用于在所述第一初始控制线提供的第一初始控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述驱动电路的控制端，以在补偿阶段开始时，控制所述驱动电路导通其第一端与第二端之间的连通；
94.所述第二初始化电路与第二初始控制线、第二初始电压端和所述发光元件的第一极电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述发光元件的第二极，以控制发光元件不发光，并清除所述发光元件的第一极残留的电荷。
95.如图5所示，在图4所示的像素电路的至少一实施例的基础上，本发明至少一实施例所述的像素电路还可以包括数据写入电路51、第一发光控制电路52、第二发光控制电路53、补偿控制电路54、第一初始化电路55和第二初始化电路56；
96.所述数据写入电路51分别与扫描线gate、数据线data和所述驱动电路11的第一端电连接，用于在所述扫描线gate提供的扫描信号的控制下，将所述数据线data提供的数据电压vdata写入所述驱动电路11的第一端，以进行数据电压写入；
97.所述补偿控制电路54分别与所述扫描线gate、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在所述扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通，以进行阈值电压补偿；
98.所述第一发光控制电路52分别与发光控制线em、第二电压端v2和所述驱动电路11的第一端电连接，用于在所述发光控制线em提供的发光控制信号的控制下，控制所述第二电压端v2与所述驱动电路11的第一端之间连通；
99.所述第二发光控制电路53分别与所述发光控制线em、所述驱动电路11的第二端和所述发光元件e0的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件e0的第一极之间连通；所述发光元件e0的第二极与第三电压端v3电连接；
100.所述第一初始化电路55与第一初始控制线r1、第一初始电压端i1和所述驱动电路11的控制端电连接，用于在所述第一初始控制线r1提供的第一初始控制信号的控制下，将所述第一初始电压端i1提供的第一初始电压vinit1写入所述驱动电路11的控制端，以在补偿阶段开始时，控制所述驱动电路11导通其第一端与第二端之间的连通；
101.所述第二初始化电路56与第二初始控制线r2、第二初始电压端i2和所述发光元件e0的第一极电连接，用于在所述第二初始控制线r2提供的第二初始控制信号的控制下，将所述第二初始电压端i2提供的第二初始电压写入所述发光元件e0的第二极，以控制发光元件e0不发光，并清除所述发光元件e0的第一极残留的电荷
102.在本发明至少一实施例中，所述第二电压端可以为高电压端，所述第三电压端可以为低电压端，但不以此为限。
103.在本发明至少一实施例中，所述发光元件可以为有机发光二极管，所述发光元件的第一极可以为阳极，所述发光元件的第二极可以为阴极，但不以此为限。
104.在本发明至少一实施例中，所述第一初始电压端和所述第二初始电压端可以为同一初始电压端，但不以此为限。
105.如图6所示，在图5所示的像素电路的至少一实施例的基础上，所述第一发光控制电路52可以包括第五晶体管t5，所述第二发光控制电路53可以包括第六晶体管t6，所述第二初始化电路56可以包括第七晶体管t7；所述数据写入电路51可以包括第八晶体管t8，所述补偿控制电路54可以包括第九晶体管t9，所述第一初始化电路55可以包括第十晶体管t10；所述驱动电路11包括驱动晶体管dtft，所述发光元件为有机发光二极管o1；
106.t5的栅极与发光控制线em电连接，t5的源极与高电压端vdd电连接，t5的漏极与dtft的源极电连接；
107.t6的栅极与发光控制线em电连接，t6的源极与dtft的漏极电连接，t6的漏极与o1的阳极电连接；o1的阴极与低电压端vss电连接；
108.t7的栅极与第二初始控制线r2电连接，t7的源极与初始电压端i0电连接，t7的漏极与o1的阳极电连接；所述初始电压端i0用于提供初始电压vinit；
109.t8的栅极与扫描线gate电连接，t8的源极与数据线data电连接，t8的漏极与dtft的源极电连接；
110.t9的栅极与扫描线gate电连接，t9的源极与dtft的栅极电连接，t9的漏极与dtft的漏极电连接；
111.t10的栅极与第一初始控制线r1电连接，t10的源极与所述初始电压端i0电连接，t0的漏极与dtft的栅极电连接。
112.在图6中，标号为c0的为寄生电容。
113.在图6所示的像素电路的至少一实施例中，所述第二初始控制线r2可以为所述扫描线，但不以此为限。
114.在图6所示的像素电路的至少一实施例中，t5、t6、t7、t8、t9、t10和dtft可以为p型晶体管，t1和t2为n型晶体管，t3和t4为p型晶体管，但不以此为限。
115.本发明如图6所示的像素电路的至少一实施例在工作时，显示周期可以包括先后设置的初始化阶段、补偿阶段和发光阶段；
116.在初始化阶段，r1提供低电压信号，r2提供高电压信号，gate和em提供高电压信号，t10导通，i0提供初始电压vinit，以将所述初始电压vinit写入dtft的栅极，以使得在所述补偿阶段开始时，dtft能够导通；
117.在补偿阶段，r1提供高电压信号，r2提供低电压信号，gate提供低电压信号，em提供高电压信号，t8和t9导通，数据线data提供数据电压vdata，以将vdata写入dtft的源极，dtft的栅极与dtft的漏极之间连通；t7导通，以控制o1不发光，并清除o1的阳极残留的电荷；
118.在所述补偿阶段开始时，通过vdata向存储电容单元充电，以改变dtft的栅极的电位，直至dtft关断，此时dtft的栅极电位为vdata+vth，vth为dtft的阈值电压，以进行阈值
电压补偿；
119.在发光阶段，r1提供高电压信号，r2提供高电压信号，gate提供高电压信号，em提供低电压信号，t5和t6导通，dtft驱动o1发光。
120.本发明实施例所述的驱动方法，应用于上述的像素电路，所述驱动方法包括：
121.当所述像素电路工作于高刷新频率下时，电容控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之间连通，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开；
122.当所述像素电路工作于低刷新频率下时，电容控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通。
123.本发明实施例提出在原有的电容设计上新增一个中间电容极板，并同时增加由电容控制端控制的电容控制电路，以在高刷新率模式下，通过电容控制电路控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之间连通，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开，以对第一电容极板和中间电容极板同时充电，同时中间电容极板的面积较小，在双极板加小正对面积下，可以实现充电效率最大化，在低刷新率模式下，通过电容控制电路控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通，通过第一电压端为第一电容极板充电，而不向中间电容极板充电，通过增大极板正对面积以及极板之间的距离，能够实现最大储电能力。并且，本发明实施例仅增加一个电容控制信号即可实现高低刷新模式的控制。本发明实施例能够在高刷新率模式下保证充电效率的前提下，保证了低刷新率模式下的画质要求。
124.可选的，所述电容控制电路包括第一控制电路和第二控制电路；本发明至少一实施例所述驱动方法包括：
125.当所述像素电路工作于高刷新频率下时，所述第一控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间连通，控制第一电容极板与驱动电路的控制端之间连通，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间断开，控制所述中间电容极板与地端之间断开；
126.当所述像素电路工作于低刷新频率下时，所述第一控制电路在电容控制信号的控制下，控制中间电容极板与第一电压端之间断开，控制第一电容极板与驱动电路的控制端之间断开，所述第二控制电路在所述电容控制信号的控制下，控制所述第一电容极板与所述第一电压端之间连通，控制所述中间电容极板与地端之间连通。
127.本发明实施例所述的显示装置包括上述的像素电路。
128.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
129.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也
应视为本发明的保护范围。