显示驱动电路及显示装置的制作方法

文档序号:31708098发布日期:2022-10-01 12:53阅读:69来源:国知局
显示驱动电路及显示装置的制作方法

1.本技术涉及显示技术领域,特别是涉及显示驱动电路及显示装置。


背景技术:

2.现有技术中,显示装置中通常会设置有若干个像素电路,例如在oled(organic light-emitting diode,有机发光二极管)显示装置中通常会设置有若干个包含oled的像素电路,该若干个像素电路按照阵列排布,并使得每一个像素电路的电源端分别与一电源线连接以接收电源信号,不同像素电路所连接的电源线不同。
3.现有技术的缺陷在于,由于每一个像素电路均连接了单独一条电源线,使得显示装置中电源线的数量较多,电源线走线较为复杂,易导致电源线之间产生的寄生电容较多,且电源线之间的信号干扰较为严重,此外,还易导致电源线占用过多空间,从而对显示装置中的电路设计造成了较大限制,因此,受上述因素的影响,现有显示装置的显示效果较差。


技术实现要素:

4.本技术主要解决的技术问题是如何改善显示装置的显示效果。
5.为了解决上述技术问题,本技术采用的第一个技术方案是:一种显示驱动电路,包括多个像素电路;每一个像素电路的数据端与对应的数据线连接,数据线用于提供数据信号;每一个像素电路的栅极端与对应的栅极线连接,栅极线用于提供栅极信号;多个像素电路中的n1个像素电路的电源端均与同一条第一公共线连接,第一公共线用于提供电源电压信号,n1大于1且不大于第一共用数量;第一共用数量与像素电路中的薄膜场效应晶体管的特性参数、n1个像素电路中的一像素电路中的电流和n1个像素电路中的相邻像素电路之间的电源电压信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系。
6.其中,像素电路中的薄膜场效应晶体管的特性参数还分别与薄膜场效应晶体管的迁移率、薄膜场效应晶体管的构造电容呈正相关关系。
7.其中,薄膜场效应晶体管的特性参数为将第四值除以薄膜场效应晶体管的沟道的长度得到的商,第四值为薄膜场效应晶体管的迁移率、薄膜场效应晶体管的沟道的宽度和薄膜场效应晶体管的构造电容的乘积。
8.其中,第一共用数量为第一值的四分之一次方,第一值为将第一预设常数除以第二值得到的商,第二值为像素电路中的薄膜场效应晶体管的特性参数与第三值的乘积,第三值为多个像素电路中相邻像素电路之间的电源电压信号线路的电阻与像素电路中的电流的乘积的二次方。
9.其中,第一共用数量为基于第一计算公式确定的值;第一计算公式为:
[0010][0011]
n1为第一共用数量,h1为第一预设常数,k为薄膜场效应晶体管的特性参数,i为像素电路中的电流,r1为多个像素电路中相邻像素电路之间的电源电压信号线路的电阻,μ为薄膜场效应晶体管的迁移率,w为薄膜场效应晶体管的沟道的宽度,l为薄膜场效应晶体管的沟道的长度,c为薄膜场效应晶体管的构造电容。
[0012]
其中,第一预设常数与像素电路中的电流呈正相关关系,且与相邻像素电路之间的电流波动值呈负相关关系。
[0013]
其中,多个像素电路中的n2个像素电路的初始化信号接收端均与同一条第二公共线连接,第二公共线用于提供初始化信号,n2大于1且不大于第二共用数量;第二共用数量与像素电路中的薄膜场效应晶体管的特性参数、n2个像素电路中的一像素电路中的电流和n2个像素电路中的相邻像素电路之间的初始化信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系。
[0014]
其中,像素电路中的薄膜场效应晶体管的特性参数还分别与薄膜场效应晶体管的迁移率、薄膜场效应晶体管的构造电容呈正相关关系。
[0015]
其中,像素电路包括第一发光控制模块、驱动模块、第二发光控制模块、开关模块、存储模块、初始化模块、数据写入模块和发光模块;数据写入模块的输入端用于接收数据信号,数据写入模块的输出端连接第二发光控制模块的输入端,第一发光控制模块的输入端用于接收电源电压信号,第一发光控制模块的输出端连接驱动模块的输入端,驱动模块的输出端连接第二发光控制模块的输入端,第二发光控制模块的输出端连接发光模块的输入端,发光模块的输出端用于接收地电压信号,初始化模块的输入端用于接收初始化信号,初始化模块的第一输出端连接存储模块的输入端,初始化模块的第二输出端连接发光模块的输入端,存储模块的第一输出端连接开关模块的输入端,存储模块的第二输出端连接驱动模块的驱动端,开关模块的输出端连接驱动模块的输入端。
[0016]
为了解决上述技术问题,本技术采用的第二个技术方案是:一种显示装置,包括发光显示模组和上述显示驱动电路。
[0017]
本技术的有益效果在于:区别于现有技术,在本技术的技术方案中,多个像素电路中,设置有共用同一条第一公共线以接收电源电压信号的n1个像素电路,以减少显示装置中第一公共线的数量,降低走线复杂度和线路间的寄生电容,降低线路间的信号干扰,减少线路所占用空间。此外,由于第一共用数量与像素电路中的薄膜场效应晶体管的特性参数、n1个像素电路中的一像素电路中的电流和n1个像素电路中的相邻像素电路之间的电源电压信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系,可通过上述各相关关系确定出第一共用数量,并使得n1大于2且不大于第一共用数量,避免使得连接同一第一公共线的像素电路中,出现连接第一公共线的线路长度相差较大的像素电路,进一步避免因线路长度相差较大而导致线路电阻相差较大,进而导致各像素电路所接收到的电源电压信号不均一的情况发生。本技术基于上述方
式,减少了第一公共线的数量且防止因减少第一公共线数量而引发其它负面影响,改善了显示装置的显示效果。
附图说明
[0018]
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0019]
图1是本技术显示驱动电路的一实施例的结构示意图;
[0020]
图2是本技术像素电路的一实施例的结构示意图;
[0021]
图3是本技术显示装置的一实施例的结构示意图;
[0022]
图4是本技术显示驱动电路的一实施例的结构示意图。
[0023]
附图标记:像素电路11,电源电压信号线路111,初始化信号线路112,第一公共线12,第二公共线13,第一像素电路集合20,第二像素电路集合30,第一发光控制模块41,驱动模块42,第二发光控制模块43,开关模块44,存储模块45,初始化模块46,数据写入模块47和发光模块48,薄膜场效应晶体管49,显示装置50,发光显示模组51,显示驱动电路52。
具体实施方式
[0024]
下面将结合本技术实施例中的附图,对本技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本技术一部分实施例,而不是全部的实施例。基于本技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本技术保护的范围。
[0025]
本技术中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本技术的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0026]
首先对本技术提及的显示装置中的多个像素电路进行举例说明,本技术中的显示驱动电路,可以包括由多个“2t1c像素电路”构成的多个像素电路,具体请参见图4,图4是本技术显示驱动电路的一实施例的结构示意图,如图4所示,显示驱动电路包括多个像素电路11,一个像素电路11中包括两个薄膜场效应晶体管和一个电容,多个像素电路11的电源端均连接同一条电源公共线(vdd),各像素电路11还分别与电源负极线(vss)、数据线(data)和栅极线(gate)连接。基于上述方式,即可构造出多个像素电路11均与同一条电源公共线连接的显示驱动电路,也是后续本技术显示驱动电路的基本构造。
[0027]
此外,本技术显示驱动电路中的像素电路还可以是除“2t1c像素电路”以外的其它类型的像素电路,具体可根据实际需求而定,此处不作限定。
[0028]
本技术首先提出一种显示驱动电路,如图1所示,图1是本技术显示驱动电路的一实施例的结构示意图,显示驱动电路包括多个像素电路11。
[0029]
每一个像素电路11的数据端与对应的数据线连接,数据线用于提供数据信号,每一个像素电路11的栅极端与对应的栅极线连接,栅极线用于提供栅极信号。
[0030]
多个像素电路11中的n1个像素电路11的电源端分别与同一条第一公共线连接,以接收同一条第一公共线提供的电源电压信号,该n1个像素电路的总数量大于2且不大于第一共用数量,也即,n1大于2且不大于第一共用数量。
[0031]
其中,第一共用数量与像素电路11中的薄膜场效应晶体管的特性参数、n1个像素电路11中的一像素电路11中的电流和n1个像素电路11中的相邻像素电路11之间的电源电压信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系。基于上述正相关关系和负相关关系,可使得第一共用数量总能适应显示驱动电路的实际情况。
[0032]
具体地,如图1所示,第一像素电路集合20可包括上述n1个像素电路,一显示装置的显示驱动电路中的各像素电路11通常属于同一规格的像素电路11,也即,多个像素电路11中的各像素电路11所对应的薄膜场效应晶体管的特性参数、多个像素电路11中相邻像素电路11之间的电源电压信号线路的电阻、一像素电路11的电流均相同或可视作相同,因此,可基于任意一像素电路11所对应的该特性参数和该电阻,以及任意两个相邻像素电路11之间的电源电压信号线路111的电阻,根据上述第第一共用数量的计算方式,确定上述第一共用数量。
[0033]
像素电路可以是oled像素电路,也可以是其它类型的像素电路,具体可根据实际需求而定,此处不作限定。在实际中,可在传统像素电路的基础上增加一层金属跨线,用于连接第一公共线,也可通过其它方式使像素电路连接第一公共线,此处不作限定。
[0034]
基于上述方式,可基于显示驱动电路中的各像素电路11之间的相关数据,确定共用同一第一公共线的像素电路11的最大数量(即上述第一共用数量),并使得该n1个像素电路11的数量不超过该最大数量,进而可使得n1个像素电路11分别与电源电压信号线路111之间的连接线路的总电阻均相差不大,提高了n1个像素电路11中的每一个像素电路11所接收到的电源电压信号的幅值的均一性,改善了包含该显示驱动电路的显示装置的显示效果。
[0035]
区别于现有技术,在本技术的技术方案中,多个像素电路中,设置有共用同一条第一公共线以接收电源电压信号的n1个像素电路,以减少显示装置中第一公共线的数量,降低走线复杂度和线路间的寄生电容,降低线路间的信号干扰,减少线路所占用空间。此外,由于第一共用数量与像素电路中的薄膜场效应晶体管的特性参数、n1个像素电路中的一像素电路中的电流和n1个像素电路中的相邻像素电路之间的电源电压信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系,可通过上述各相关关系确定出第一共用数量,并使得n1大于2且不大于第一共用数量,避免使得连接同一第一公共线的像素电路中,出现连接第一公共线的线路长度相差较大的像素电路,进一步避免因线路长度相差较大而导致线路电阻相差较大,进而导致各像素电路所接收到的电源电压信号不均一的情况发生。本技术基于上述方式,减少了第一公共线的数量且防止因减少第一公共线数量而引发其它负面影响,改善了显示装置的显示效果。
[0036]
在一实施例中,像素电路11中的薄膜场效应晶体管的特性参数还分别与薄膜场效应晶体管的迁移率、薄膜场效应晶体管的构造电容呈正相关关系。
[0037]
具体地,由上述相关关系可知,薄膜场效应晶体管的沟道宽长比越大,则相应薄膜场效应晶体管的特性参数越大。薄膜场效应晶体管的迁移率越大,则相应薄膜场效应晶体管的特性参数越大。薄膜场效应晶体管的构造电容越大,则相应薄膜场效应晶体管的特性参数越大。
[0038]
基于上述方式,可进一步精确确定像素电路11中的薄膜场效应晶体管的特性参数的大小,进而提高第一共用数量的合理性,从而进一步改善显示装置的显示效果。
[0039]
可选地,薄膜场效应晶体管的特性参数为将第四值除以薄膜场效应晶体管的沟道的长度得到的商,第四值为薄膜场效应晶体管的迁移率、薄膜场效应晶体管的沟道的宽度和薄膜场效应晶体管的构造电容的乘积。
[0040]
具体地,像素电路11中通常设置有tft(thin film transistor,薄膜场效应晶体管),可获取任意一像素电路11中的tft的迁移率、沟道的宽度、沟道的长度,并获取tft中由金属层、绝缘层和有源层所构成电容的电容值,记作构造电容。
[0041]
基于上述方式,可根据像素电路11中的tft的各项参数确定tft的特性参数,以便于可进一步根据该特性参数确定上述第一共用数量,以提高每一个像素电路11所接收到的电源电压信号的幅值的均一性,改善显示装置的显示效果。
[0042]
在一实施例中,第一共用数量为第一值的四分之一次方,第一值为将第一预设常数除以第二值得到的商,第二值为像素电路中的薄膜场效应晶体管的特性参数与第三值的乘积,第三值为多个像素电路中相邻像素电路之间的电源电压信号线路的电阻与像素电路中的电流的乘积的二次方。
[0043]
基于上述方式,可结合显示驱动电路中各像素电路11的相关参数,得到第一共用数量。
[0044]
可选地,第一共用数量可为基于第一计算流程确定的值。
[0045]
其中,第一计算流程包括:
[0046]
将迁移率乘以宽度,除以长度,乘以构造电容,得到第一值。
[0047]
将一像素电路的电流乘以相邻像素电路之间的电源电压信号线路的电阻,得到第二值。
[0048]
将第二值的平方乘以第一值,得到第三值。
[0049]
将预设常数除以第三值,得到第四值。
[0050]
对第四值开四次方,得到第一共用数量。
[0051]
具体地,上述第一值即为上述薄膜场效应晶体管的特性参数。
[0052]
或者,上述第一计算流程也可通过第一计算公式进行表示,也即,第一共用数量可为基于第一计算公式确定的值,第一计算公式如下:
[0053][0054]
式(1)中,n1为所述第一共用数量,h1为第一预设常数,k为所述薄膜场效应晶体管的特性参数,i为所述像素电路中的电流,r1为所述多个像素电路中相邻像素电路之间的电
源电压信号线路的电阻,μ为所述薄膜场效应晶体管的迁移率,w为所述薄膜场效应晶体管的沟道的宽度,l为所述薄膜场效应晶体管的沟道的长度,c为所述薄膜场效应晶体管的构造电容。
[0055]
基于上述方式,可通过第一计算流程或第一计算公式,合理运用各项参数计算得到较为合理的第一共用数量,用于对该n1个像素电路11中所包括的像素电路11的数量进行限制,改善了显示装置的显示效果。
[0056]
可选地,在一种示例中,第一预设常数与像素电路11中的电流呈正相关关系,且与相邻像素电路之间的电流波动值呈负相关关系。具体地,相邻像素电路之间的电流波动值为相邻像素电路11之间的电流差值。为确保显示装置中各像素电路所显示亮度的均一性,该电流差值通常需限制为像素电路11中的电流的2%-3%内。
[0057]
在另一种示例中,第一预设常数具体也可以在第一预设常数范围内,该预设常数范围可根据显示装置的实际运行硬件条件和/或运行环境条件决定,例如,该第一预设常数范围可以是0.08-0.12,也可以是其它范围,此处不作限定。
[0058]
在一实施例中,多个像素电路11中的n2个像素电路的初始化信号接收端分别与同一条第二公共线连接,以接收同一条第二公共线提供的初始化信号,该n2个像素电路的总数量大于2且不大于第二共用数量,也即,n2大于2且不大于第二共用数量。
[0059]
其中,第二共用数量与像素电路11中的薄膜场效应晶体管的特性参数、n2个像素电路11中的一像素电路11中的电流和n2个像素电路11中的相邻像素电路11之间的初始化信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系。基于上述正相关关系和负相关关系,可使得第二共用数量总能适应显示驱动电路的实际情况。
[0060]
具体地,如图1所示,第二像素电路集合30可包括上述n2个像素电路,一显示装置的显示驱动电路中的各像素电路11通常属于同一规格的像素电路11,也即,多个像素电路11中的各像素电路11所对应的薄膜场效应晶体管的特性参数、多个像素电路11中相邻像素电路11之间的初始化信号线路的电阻、一像素电路11的电流均相同或可视作相同,因此,可基于任意一像素电路11所对应的该特性参数和该电阻,以及任意两个相邻像素电路11之间的初始化信号线路112的电阻,根据上述第第二共用数量的计算方式,确定上述第二共用数量。
[0061]
基于上述方式,可基于像素电路11及相邻像素电路11之间的相关数据,确定共用同一第二公共线的像素电路11的最大数量(即上述第二共用数量),并使得该n2个像素电路11中的像素电路11的数量不超过该最大数量,进而可使得n2个像素电路11中每一个像素电路11分别与初始化信号线路112之间的连接线路的总电阻均相差不大,提高了每一个像素电路11所接收到的初始化信号的幅值的均一性,进而使得各像素电路11基于初始化信号进行初始化处理的结果保持一致,改善了包含该显示驱动电路的显示装置的显示效果。
[0062]
需要说明的是,一个第一像素电路集合20和一个第二像素电路集合30所包含的像素电路11之间,可以完全相同,也可以完全不同,也可以部分相同,也即,连接同一第一公共线的多个像素电路11可以全部连接同一第二公共线,也可以部分连接同一第二公共线,也可均连接不同第二公共线。举例说明,如图1所示,该第一像素电路集合20和该第二像素电路集合30中,仅有两个像素电路11是同时连接同一第一公共线12且连接同一第二公共线
13。
[0063]
可选地,像素电路11中的薄膜场效应晶体管的特性参数还分别与薄膜场效应晶体管的迁移率、薄膜场效应晶体管的构造电容呈正相关关系。
[0064]
具体地,由上述相关关系可知,薄膜场效应晶体管的沟道宽长比越大,则相应薄膜场效应晶体管的特性参数越大。薄膜场效应晶体管的迁移率越大,则相应薄膜场效应晶体管的特性参数越大。薄膜场效应晶体管的构造电容越大,则相应薄膜场效应晶体管的特性参数越大。
[0065]
基于上述方式,可进一步精确确定像素电路11中的薄膜场效应晶体管的特性参数的大小,进而提高第一共用数量的合理性,从而进一步改善显示装置的显示效果。
[0066]
进一步地,薄膜场效应晶体管的特性参数为将第四值除以薄膜场效应晶体管的沟道的长度得到的商,第四值为薄膜场效应晶体管的迁移率、薄膜场效应晶体管的沟道的宽度和薄膜场效应晶体管的构造电容的乘积。
[0067]
具体地,像素电路11中通常设置有tft(thin film transistor,薄膜场效应晶体管),可获取任意一像素电路11中的tft的迁移率、沟道的宽度、沟道的长度,并获取tft中由金属层、绝缘层和有源层所构成电容的电容值,记作构造电容。
[0068]
基于上述方式,可根据像素电路11中的tft的各项参数确定tft的特性参数,以便于可进一步根据该特性参数确定上述第二共用数量,以提高每一个像素电路11所接收到的初始化信号的幅值的均一性,改善显示装置的显示效果。
[0069]
可选地,第二共用数量为第五值的四分之一次方,第五值为将第二预设常数除以第六值得到的商,第六值为像素电路中的薄膜场效应晶体管的特性参数与第七值的乘积,第七值为多个像素电路中相邻像素电路之间的初始化信号线路的电阻与像素电路中的电流的乘积的二次方。
[0070]
基于上述方式,可结合显示驱动电路中各像素电路11的相关参数,得到第二共用数量。
[0071]
进一步地,第二共用数量可为基于第二计算流程确定的值。
[0072]
其中,第二计算流程包括:
[0073]
将迁移率乘以宽度,除以长度,乘以构造电容,得到第五值。
[0074]
将一像素电路的电流乘以相邻像素电路之间的初始化信号线路的电阻,得到第六值。
[0075]
将第六值的平方乘以第五值,得到第七值。
[0076]
将预设常数除以第七值,得到第八值。
[0077]
对第八值开四次方,得到第二共用数量。
[0078]
具体地,上述第五值即为上述薄膜场效应晶体管的特性参数。
[0079]
或者,上述第二计算流程也可通过第二计算公式进行表示,也即,第二共用数量可为基于第二计算公式确定的值,第二计算公式如下:
[0080][0081]
式(2)中,n2为所述第二共用数量,h2为第二预设常数,k为所述薄膜场效应晶体管的特性参数,i为所述像素电路中的电流,r2为所述多个像素电路中相邻像素电路之间的初始化信号线路的电阻,μ为所述薄膜场效应晶体管的迁移率,w为所述薄膜场效应晶体管的沟道的宽度,l为所述薄膜场效应晶体管的沟道的长度,c为所述薄膜场效应晶体管的构造电容。
[0082]
基于上述方式,可通过第二计算流程或第二计算公式,合理运用各项参数计算得到较为合理的第二共用数量,用于对该n2个像素电路11中所包括的像素电路11的数量进行限制,改善了显示装置的显示效果。
[0083]
更进一步地,在一种示例中,第二预设常数与像素电路11中的电流呈正相关关系,且与相邻像素电路之间的电流波动值呈负相关关系。具体地,相邻像素电路之间的电流波动值为相邻像素电路11之间的电流差值。为确保显示装置中各像素电路所显示亮度的均一性,该电流差值通常需限制为像素电路11中的电流的2%-3%内。
[0084]
在另一种示例中,第二预设常数具体也可以在第二预设常数范围内,该预设常数范围可根据显示装置的实际运行硬件条件和/或运行环境条件决定,例如,该第二预设常数范围可以是0.08-0.12,也可以是其它范围,此处不作限定。
[0085]
在一实施例中,如图2所示,图2是本技术像素电路的一实施例的结构示意图,像素电路11包括第一发光控制模块41、驱动模块42、第二发光控制模块43、开关模块44、存储模块45、初始化模块46、数据写入模块47和发光模块48。
[0086]
数据写入模块47的输入端用于接收数据信号,数据写入模块47的输出端连接第二发光控制模块43的输入端,第一发光控制模块41的输入端用于接收电源电压信号,第一发光控制模块41的输出端连接驱动模块42的输入端,驱动模块42的输出端连接第二发光控制模块43的输入端,第二发光控制模块43的输出端连接发光模块48的输入端,发光模块48的输出端用于接收地电压信号,初始化模块46的输入端用于接收初始化信号,初始化模块46的第一输出端连接存储模块45的输入端,初始化模块46的第二输出端连接发光模块48的输入端,存储模块45的第一输出端连接开关模块44的输入端,存储模块45的第二输出端连接驱动模块42的驱动端,开关模块44的输出端连接驱动模块42的输入端。
[0087]
可选地,如图2所示,像素电路11还包括薄膜场效应晶体管49。
[0088]
数据写入模块47的输出端连接薄膜场效应晶体管49的第一端,薄膜场效应晶体管49的第二端连接第二发光控制模块43的输入端,薄膜场效应晶体管49的驱动端用于接收栅极信号,第一发光控制模块41的驱动端和第二发光控制模块43的驱动端均用于接收发光控制信号。
[0089]
本技术还提出一种显示装置,如图3所示,图3是本技术显示装置的一实施例的结构示意图,显示装置50包括发光显示模组51和显示驱动电路52,显示驱动电路52可以是前文实施例中的任意一种显示驱动电路。
[0090]
该显示装置可以是车载显示装置,也可以是电视,还可以是移动终端显示器,更可以是其它类型的显示装置,此处不作限定。
[0091]
区别于现有技术,在本技术的技术方案中,多个像素电路中,设置有共用同一条第一公共线以接收电源电压信号的n1个像素电路,以减少显示装置中第一公共线的数量,降低走线复杂度和线路间的寄生电容,降低线路间的信号干扰,减少线路所占用空间。此外,由于第一共用数量与像素电路中的薄膜场效应晶体管的特性参数、n1个像素电路中的一像素电路中的电流和n1个像素电路中的相邻像素电路之间的电源电压信号线路的电阻均呈负相关关系,薄膜场效应晶体管的特性参数与薄膜场效应晶体管的沟道宽长比呈正相关关系,可通过上述各相关关系确定出第一共用数量,并使得n1大于2且不大于第一共用数量,避免使得连接同一第一公共线的像素电路中,出现连接第一公共线的线路长度相差较大的像素电路,进一步避免因线路长度相差较大而导致线路电阻相差较大,进而导致各像素电路所接收到的电源电压信号不均一的情况发生。本技术基于上述方式,减少了第一公共线的数量且防止因减少第一公共线数量而引发其它负面影响,改善了显示装置的显示效果。
[0092]
以上所述仅为本技术的实施方式,并非因此限制本技术的专利范围,凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本技术的专利保护范围内。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1