移位寄存器及其驱动方法、显示面板与流程

本发明涉及显示，尤其涉及一种移位寄存器及其驱动方法、显示面板。

背景技术：

1、随着显示技术的不断发展，显示产品的应用领域越来越广泛，人们对显示产品的显示质量要求越来越高。为了更好的实现窄边框显示产品，显示产品中采用了goa(英文：gate on array)技术，即将栅极驱动电路直接制作在阵列基板上，通过栅极驱动电路包括的各级移位寄存器驱动显示区域的子像素行，从而实现显示产品的显示功能。但是相关技术中为了保证输出能力，栅极驱动电路通常采用大宽长比的晶体管结构，这会不利于窄边框的发展方向。

技术实现思路

1、本发明的目的在于提供一种移位寄存器及其驱动方法、显示面板，用于改善栅极驱动电路结构，缩窄显示产品的边框宽度。

2、为了实现上述目的，本发明提供如下技术方案：

3、本发明的第一方面提供一种移位寄存器，包括：

4、移位寄存电路，包括扫描信号输出端，用于经所述扫描信号输出端输出基础扫描信号；

5、第一中间控制电路，分别与第一时钟信号输入端、所述扫描信号输出端、第一电平信号输入端、第二信号输入端和第一中间信号输出端耦接；用于在所述第一时钟信号输入端输入的第一时钟信号和所述基础扫描信号的控制下，控制导通或断开所述第一电平信号输入端和所述第一中间信号输出端之间的电连接，以及控制导通或断开所述第二信号输入端和所述第一中间信号输出端之间的电连接；

6、第一输出控制电路，分别与第一栅极驱动信号输出端、所述第一中间信号输出端、所述第三电平信号输入端和第四电平信号输入端耦接；用于在所述第一中间信号输出端输出的第一中间信号的控制下，控制导通或断开所述第三电平信号输入端和所述第一栅极驱动信号输出端之间的电连接；以及控制导通或断开所述第四电平信号输入端和所述第一栅极驱动信号输出端之间的电连接；

7、第二中间控制电路，分别与第二时钟信号输入端、所述扫描信号输出端、第一电平信号输入端、第二信号输入端和第二中间信号输出端耦接；用于在所述第二时钟信号输入端输入的第二时钟信号和所述基础扫描信号的控制下，控制导通或断开所述第一电平信号输入端和所述第二中间信号输出端之间的电连接，以及控制导通或断开所述第二信号输入端和所述第二中间信号输出端之间的电连接；

8、第二输出控制电路，分别与第二栅极驱动信号输出端、所述第二中间信号输出端、所述第三电平信号输入端和第四电平信号输入端耦接；用于在所述第二中间信号输出端输出的第二中间信号的控制下，控制导通或断开所述第三电平信号输入端和所述第二栅极驱动信号输出端之间的电连接；以及控制导通或断开所述第四电平信号输入端和所述第二栅极驱动信号输出端之间的电连接。

9、可选的，所述第二信号输入端为第二电平信号输入端，用于输入第二电平信号；或者，所述第二信号输入端为使能信号输入端，用于输入使能信号。

10、可选的，所述第一中间控制电路和所述第二中间控制电路包括或非门电路；所述或非门电路包括第一或非门输入端、第二或非门输入端和第一或非门输出端；所述或非门电路还包括：第一控制子电路、第二控制子电路、第三控制子电路和第四控制子电路；

11、所述第一控制子电路分别与所述第一或非门输入端、所述第二信号输入端和第一控制节点耦接，用于在所述第一或非门输入端输入的信号的控制下，控制导通或断开所述第二信号输入端和所述第一控制节点之间的电连接；

12、所述第二控制子电路分别与所述第一控制节点、所述第二或非门输入端和所述第一或非门输出端耦接，用于在所述第二或非门输入端输入的信号的控制下，控制导通或断开所述第一控制节点和所述第一或非门输出端之间的电连接；

13、所述第三控制子电路分别与所述第二或非门输入端、所述第一或非门输出端和所述第一电平信号输入端耦接，用于在所述第二或非门输入端输入的信号的控制下，控制导通或断开所述第一或非门输出端和所述第一电平信号输入端之间的电连接；

14、所述第四控制子电路分别与所述第一或非门输入端、所述第一或非门输出端和所述第一电平信号输入端耦接，用于在所述第二或非门输入端端输入的信号的控制下，控制导通或断开所述第一或非门输出端和所述第一电平信号输入端之间的电连接。

15、在所述第一中间控制电路中，所述第一或非门输入端和所述第二或非门输入端中的一个与第一时钟信号输入端耦接，另一个与扫描信号输出端耦接，所述第一或非门输出端与所述第一中间信号输出端耦接；

16、在所述第二中间控制电路中，所述第一或非门输入端和所述第二或非门输入端中的一个与第二时钟信号输入端耦接，另一个与扫描信号输出端耦接，所述第一或非门输出端与所述第二中间信号输出端耦接。

17、可选的，所述第一控制子电路包括第一控制晶体管，所述第一控制晶体管的栅极与所述第一或非门输入端耦接，所述第一控制晶体管的第一极与所述第二信号输入端耦接，所述第一控制晶体管的第二极与所述第一控制节点耦接；

18、所述第二控制子电路包括第二控制晶体管，所述第二控制晶体管的栅极与所述第二或非门输入端耦接，所述第二控制晶体管的第一极与所述第一控制节点耦接，所述第二控制晶体管的第二极与所述第一或非门输出端耦接；

19、所述第三控制子电路包括第三控制晶体管，所述第三控制晶体管的栅极与所述第二或非门输入端耦接，所述第三控制晶体管的第一极与所述第一电平信号输入端耦接，所述第三控制晶体管的第二极与所述第一或非门输出端耦接；

20、所述第四控制子电路包括第四控制晶体管，所述第四控制晶体管的栅极与所述第一或非门输入端耦接，所述第四控制晶体管的第一极与所述第一电平信号输入端耦接，所述第四控制晶体管的第二极与所述第一或非门输出端耦接。

21、可选的，所述第一输出控制电路和所述第二输出控制电路包括非门电路；所述非门电路包括非门输入端和非门输出端；所述非门电路包括：第五控制子电路和第六控制子电路；

22、所述第五控制子电路分别与所述非门输入端、第四电平信号输入端和所述非门输出端耦接，用于在所述非门输入端输入的信号的控制下，控制导通或断开所述第四电平信号输入端和所述非门输出端之间的电连接；

23、所述第六控制子电路分别与所述非门输入端、第三电平信号输入端和所述非门输出端耦接，用于在所述非门输入端输入的信号的控制下，控制导通或断开所述第三电平信号输入端和所述非门输出端之间的电连接；

24、在所述第一输出控制电路中，所述非门输入端与所述第一中间信号输出端耦接，所述非门输出端与所述第一栅极驱动信号输出端耦接；

25、在所述第二输出控制电路中，所述非门输入端与所述第二中间信号输出端耦接，所述非门输出端与所述第二栅极驱动信号输出端耦接。

26、可选的，所述第五控制子电路包括第五控制晶体管，所述第五控制晶体管的栅极与所述非门输入端耦接，所述第五控制晶体管的第一极与所述第四电平信号输入端耦接，所述第五控制晶体管的第二极与所述非门输出端耦接；

27、所述第六控制子电路包括第六控制晶体管，所述第六控制晶体管的栅极与所述非门输入端耦接，所述第六控制晶体管的第一极与所述第三电平信号输入端耦接，所述第六控制晶体管的第二极与所述非门输出端耦接。

28、可选的，所述第三电平信号输入端与所述第一电平信号输入端输入的信号相同或不同；所述第四电平信号输入端与所述第二电平信号输入端输入的信号相同或不同。

29、可选的，所述移位寄存电路包括：

30、第七控制子电路，分别与第五时钟信号输入端、起始信号输入端、第二电平信号输入端和第二控制节点耦接，用于在所述第五时钟信号输入端输入的第五时钟信号和所述起始信号输入端输入的信号的控制下，控制导通或断开所述第二电平信号输入端和所述第二控制节点之间的电连接；

31、第八控制子电路，分别与输入节点、所述起始信号输入端、第一电平信号输入端和第二控制节点耦接，用于在所述输入节点的电位和所述起始信号输入端输入的信号的控制下，控制导通或断开所述第一电平信号输入端和所述第二控制节点之间的电连接；

32、第九控制子电路，分别与所述输入节点、所述扫描信号输出端、所述第二电平信号输入端和所述第二控制节点耦接，用于在所述输入节点的电位和所述扫描信号输出端输出的基础扫描信号的控制下，控制导通或断开所述第二电平信号输入端和所述第二控制节点之间的电连接；

33、第十控制子电路，分别与第五时钟信号输入端、所述扫描信号输出端、所述第一电平信号输入端和所述第二控制节点耦接，用于在所述第五时钟信号和所述扫描信号输出端输出的基础扫描信号的控制下，控制导通或断开所述第一电平信号输入端和所述第二控制节点之间的电连接；

34、第十一控制子电路，分别与所述第二控制节点、所述第一电平信号输入端、所述第二电平信号输入端和所述扫描信号输出端耦接，用于在所述第二控制节点的电位的控制下，控制导通或断开所述第一电平信号输入端和所述扫描信号输出端之间的电连接，以及控制导通或断开所述第二电平信号输入端和所述扫描信号输出端之间的电连接。

35、可选的，所述移位寄存电路还包括：

36、第十二控制子电路，分别与控制信号输入端、第二电平信号输入端和扫描信号输出端耦接，用于在所述控制信号输入端输入的控制信号的控制下，控制导通或断开所述第二电平信号输入端和所述扫描信号输出端之间的电连接。

37、可选的，所述第七控制子电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第五时钟信号输入端耦接，所述第一晶体管的第一极与所述第二电平信号输入端耦接，所述第一晶体管的第二极与所述第二晶体管的第一极耦接，所述第二晶体管的栅极与所述起始信号输入端耦接，所述第二晶体管的第二极与所述第二控制节点耦接；

38、所述第八控制子电路包括第三晶体管和第四晶体管，所述第三晶体管的栅极与所述起始信号输入端耦接，所述第三晶体管的第一极与所述第四晶体管的第二极耦接，所述第三晶体管的第二极与所述第二控制节点耦接，所述第四晶体管的第一极与所述第一电平信号输入端耦接，所述第四晶体管的的栅极与所述输入节点耦接；

39、所述第九控制子电路包括第五晶体管和第六晶体管，所述第五晶体管的栅极与所述输入节点耦接，所述第五晶体管的第一极与所述第二电平信号输入端耦接，所述第五晶体管的第二极与所述第六晶体管的第一极耦接，所述第六晶体管的第二极与所述第二控制节点耦接，所述第六晶体管的栅极与所述扫描信号输出端耦接；

40、所述第十控制子电路包括第七晶体管和第八晶体管，所述第七晶体管的栅极与所述扫描信号输出端耦接，所述第七晶体管的第一极与所述第八晶体管的第二极耦接，所述第七晶体管的第二极与所述第二控制节点耦接，所述第八晶体管的第一极与所述第一电平信号输入端耦接，所述第八晶体管的栅极与所述第五时钟信号输入端耦接；

41、所述第十一控制子电路包括第九晶体管和第十晶体管，所述第九晶体管的栅极与所述第二控制节点耦接，所述第九晶体管的第一极与所述第二电平信号输入端耦接，所述第九晶体管的第二极与所述扫描信号输出端耦接；所述第十晶体管的栅极与所述第二控制节点耦接，所述第十晶体管的第一极与所述第一电平信号输入端耦接，所述第十晶体管的第二极与所述扫描信号输出端耦接；

42、第十二控制子电路包括第十一晶体管，所述第十一晶体管的栅极与所述控制信号输入端耦接，所述第十一晶体管的第一极与所述第二电平信号输入端耦接，所述第十一晶体管的第二极与所述扫描信号输出端耦接。

43、可选的，所述输入节点直接与第六时钟信号输入端耦接；

44、或者，

45、所述移位寄存电路还包括：

46、第十三控制子电路，分别与第五时钟信号输入端、第一电平信号输入端、第二电平信号输入端和所述输入节点耦接，用于在所述第五时钟信号输入端输入的第五时钟信号的控制下，控制导通或断开所述第二电平信号输入端和所述输入节点之间的电连接，以及控制导通或断开所述第一电平信号输入端和所述输入节点之间的电连接。

47、可选的，所述第十三控制子电路包括第十二晶体管和第十三晶体管，所述第十二晶体管的栅极与所述第五时钟信号输入端耦接，所述第十二晶体管的第一极与所述第二电平信号输入端耦接，所述第十二晶体管的第二极与所述输入节点耦接，所述第十三晶体管的栅极与所述第五时钟信号输入端耦接，所述第十三晶体管的第一极与第一电平信号输入端耦接，所述第十三晶体管的第二极与所述输入节点耦接。

48、基于上述移位寄存器的技术方案，本发明的第二方面提供一种显示面板，包括多个级联的移位寄存器；第n个移位寄存器中的扫描信号输出端与第n+1个移位寄存器中移位寄存电路的起始信号输入端耦接，n为大于或等于1的整数；

49、所述显示面板还包括帧起始信号线、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线；

50、第n个移位寄存器中移位寄存电路的起始信号输入端与所述帧起始信号线耦接；

51、多个级联的所述移位寄存器划分为多组移位寄存器组，每组移位寄存器组包括相邻的两级移位寄存器，每组移位寄存器组中，前一级移位寄存器耦接的第一时钟信号输入端与第一时钟信号线耦接，前一级移位寄存器耦接的第二时钟信号输入端与第二时钟信号线耦接，后一级移位寄存器耦接的第一时钟信号输入端与第三时钟信号线耦接，后一级移位寄存器耦接的第二时钟信号输入端与第四时钟信号线耦接。

52、可选的，所述显示面板还包括：第一电平信号线、第二电平信号线、第三电平信号线、第四电平信号线、第五时钟信号线、第六时钟信号线、控制信号线；

53、所述帧起始信号线、所述控制信号线、所述第一电平信号线、所述第二电平信号线、所述第六时钟信号线、所述第五时钟信号线、所述第四时钟信号线、所述第三时钟信号线、所述第二时钟信号线、所述第一时钟信号线、所述第三电平信号线和所述第四电平信号线沿靠近显示区域的方向依次排列；

54、所述移位寄存电路在所述显示面板的衬底基板上的正投影，与所述帧起始信号线、所述控制信号线、所述第一电平信号线、所述第二电平信号线、所述第六时钟信号线和所述第五时钟信号线中的至少一条信号线在所述衬底基板上的正投影至少部分交叠；

55、所述第一中间控制电路和/或所述第二中间控制电路在所述显示面板的衬底基板上的正投影，与所述第四时钟信号线、所述第三时钟信号线、所述第二时钟信号线和所述第一时钟信号线中的至少一条信号线在所述衬底基板上的正投影至少部分交叠；

56、所述第一输出控制电路和/或所述第二输出控制电路在所述显示面板的衬底基板上的正投影，与所述第三电平信号线和所述第四电平信号线中的至少一条信号线在所述衬底基板上的正投影至少部分交叠。

57、基于上述移位寄存器的技术方案，本发明的第三方面提供一种移位寄存器的驱动方法，用于驱动上述移位寄存器，所述驱动方法包括：

58、移位寄存电路经所述扫描信号输出端输出基础扫描信号；

59、第一中间控制电路在所述第一时钟信号输入端输入的第一时钟信号和所述基础扫描信号的控制下，控制导通或断开所述第一电平信号输入端和所述第一中间信号输出端之间的电连接，以及控制导通或断开所述第二信号输入端和所述第一中间信号输出端之间的电连接；

60、第一输出控制电路在所述第一中间信号输出端输出的第一中间信号的控制下，控制导通或断开所述第三电平信号输入端和所述第一栅极驱动信号输出端之间的电连接；以及控制导通或断开所述第四电平信号输入端和所述第一栅极驱动信号输出端之间的电连接；

61、第二中间控制电路在所述第二时钟信号输入端输入的第二时钟信号和所述基础扫描信号的控制下，控制导通或断开所述第一电平信号输入端和所述第二中间信号输出端之间的电连接，以及控制导通或断开所述第二信号输入端和所述第二中间信号输出端之间的电连接；

62、第二输出控制电路在所述第二中间信号输出端输出的第二中间信号的控制下，控制导通或断开所述第三电平信号输入端和所述第二栅极驱动信号输出端之间的电连接；以及控制导通或断开所述第四电平信号输入端和所述第二栅极驱动信号输出端之间的电连接。

63、本发明提供的技术方案中，所述移位寄存电路、所述第一中间控制电路和所述第一输出控制电路构成一组电路结构，用于控制第一栅极驱动信号输出端输出第一栅极驱动信号；所述移位寄存电路、所述第二中间控制电路和所述第二输出控制电路构成另一组电路结构，用于控制第一栅极驱动信号输出端输出第二栅极驱动信号；两组电路结构复用一个移位寄存电路。因此，本发明提供的技术方案中，能够利用一个移位寄存电路，配合中间控制电路和输出控制电路使用，实现输出两个栅极驱动信号，即第一栅极驱动信号和第二栅极驱动信号，从而节省了一个移位寄存电路，有效减少了输出两个栅极驱动信号时所使用的晶体管的数量，在将所述移位寄存器应用于显示产品时，进一步缩窄了显示产品的边框宽度。