专利名称：一种双vram图形显示适配器的制作方法
技术领域：
本实用新型涉及一种单片机图形显示适配器，特别是一种带有两个显示缓冲区，即双VRAM的图形显示适配器。
单片机系统因其体积小、价格廉、面向控制等优点，被广泛应用于各种工业控制、仪器仪表和各种自动化、智能化产品之中，但多数的单片机系数均采用以LED为主的数码显示方式。目前虽有很少量的单片机系统偿试用CRT来实现曲线或图形的显示，但是，就目前已有的图形显示适配器而言，均采用单一的显示缓冲区的方式，这种适配器存在单片机系统与显示控制器对VRAM的争用的问题，特别是在显示动态图形的情况下，单片机系统需要对VRAM进行大量的读/写操作，这就造成了由于单片机系统和显示控制器对VRAM争用问题非常突出，使屏幕干扰、雪花闪烁到了不能容忍的地步。
本实用新型的目的是提供一种双VRAM的图形显示适配器，把单片机与显示控制电路对显示缓冲区的操作分别隔离，以解决单片机系统与显示控制电路对VRAM的争用的问题，使屏幕干扰、雪花闪烁降至最低，又提高了数据传输速度。同时，两个VRAM既可用做显示缓冲区，还可用于图形编辑区，可分别对其进行图形编辑，并可进行两幅图形之间的快速切换。
本实用新型的技术方案是A.该适配器设有两条显示通道控制信号CS1和CS2的信号线。这两条信号线一端与该适配器与单片机系统相连接的外接插座J1连接，另一端分别与逻辑控制电路LOG-CON的IN1和IN2连接。
B.该适配器设有两个在地址空间上完全重叠，但又相互独立的显示缓冲区VRAM1和VRAM2。VRAM1和VRAM2是两个RAM集成电路，VRAM1和VRAM2的地址线分别与地址总线控制电路ADD-C1和ADD-C2的输出端连接，VRAM1和VRAM2的数据线分别与数据总线控制电路DATA-C1和DATA-C2的输出端连接；VRAM1读有效和写有效控制端分别与逻辑控制电路LOG-CON的控制信号OUT1和OUT2连接，VRAM2读有效和写有效控制端分别与逻辑控制电路LOG-CON的控制信号OUT3和OUT4连接。
C.该适配器设有两个地址总线控制电路ADD-C1和ADD-C2。ADD-C1和ADD-C2的输入端是一组二选一电路，其中一路与该适配器的外接插座J1的地址线A0-A14连接，另一路与显示控制电路DIR-CON的地址线MA0-MA14连接；ADD-C1的输出端与VRAM1的地址线连接，ADD-C2的输出端与VRAM2的地址线连接；ADD-C1和ADD-C2的控制端分别与逻辑控制电路LOG-CON的控制信号OUT6和OUT8连接。当OUT6、OUT8为0或1时，ADD-C1和ADD-C2的输入端分别接入外接插座J1的地址线A0-A14或显示控制电路DIR-CON的地址线MA0-MA14。
D.该适配器设有两个数据总线控制电路DATA-C1和DATA-C2。DATA-C1和DATA-C2是两个可控的8入/8出电路；DATA-C1和DATA-C2的输入与外接插座J1的数据总线D0～D7连接，DATA-C1的输出端与VRAM1和显示输出控制电路DIR-C1的数据线连接，DATA-C2的输出端与VRAM2和显示输出控制电路DIR-C2数据线连接；DATA-C1和DATA-C2的控制端分别与逻辑控制电路LOG-CON的控制信号OUT6和OUT8连接。当OUT6、OUT8为0或1时，DATA-C1和DATA-C2把数据总线分别挂起或者分别接入VRAM1、DIR-C1的数据线和VRAM2、DIR-C2的数据线。
E.该适配器设有两个显示输出控制电路DIR-C1和DIR-C2。DIR-C1和DIR-C2是两个可控的并/串转换电路；DIR-C1和DIR-C2的输入端分别与DATA-C1、VRAM1和DATA-C2、VRAM2的数据线连接，输出端分别与逻辑控制电路IOG-CON的IN7和IN8连接；控制端分别与逻辑控制电路LOG-CON的控制信号OUT5和OUT9连接。当OUT5和OUT9为0或者1时，DIR-C1和DIR-C2的输出有效或者无效。
F.该适配器设有一个逻辑控制电路LOG-CON。LOG-CON的IN1～IN9分别与CS1、CS2、读信号RD、写信号WR、DIR-CON的显示允许信号RDY、DIR-C2输出端IN6、DIR-C1输出端IN7和时序电路TIME的时序信号IN8连接；LOG-CON的OUT1～OUT9分别与VRAM1和VRAM2的写有效和读有效控制端、ADD-C1控制端、ADD-C2控制端、DATA-C1控制端、DATA-C2控制端、DIR-C1控制端、DIR-C2控制端和J2连接。逻辑控制电路LOG-CON的输入与输出的逻辑关系如下OUT1＝IN1·IN2+IN2·IN8+IN2·IN3OUT2＝IN1+IN2+IN4OUT3＝IN1·IN2+IN2·IN8+IN2·IN3OUT4＝IN1+IN2+IN4OUT5＝IN2·IN5OUT6＝IN2OUT7＝IN6+IN7OUT8＝IN2OUT9＝IN1·IN5该适配器的VRAM1、ADD-C1、DATA-C1和DIR-C1组成显示通道1，VRAM2、ADD-C2、DATA-C2和DIR-C2组成显示通道2。这两个通道在地址空间上是完全重叠的，但又是相互独立的；每个通道不能同时向两个对象开放；两个通道也不能同时向一个对象开放。这就形成了单片机对通道1进行读/写操作的同时，显示控制电路DIR-CON只能对通道2进行显示刷新操作，反之亦然。两个显示通道分别向那个对象开放，由逻辑控制电路LOG-CON根据显示通道控制信号CS1和CS2来进行，因此，单片机系统只要根据需要设置CS1和CS2，即可对两个显示通道中的一个进行读/写操作，而显示控制电路DIR-CON在逻辑控制电路LOG-CON的控制下，自动对另一个对单片机系统不开放的通道进行显示刷新操作。
本实用新型的优点是两个在地址空间即是完全重叠的，又是相互独立的显示通道，把单片机与显示控制电路对显示缓冲区的操作分别隔离了，解决了单片机与显示控制电路对显示缓冲区争用问题。同时，两个在地址空间完全重叠、又相互独立的显示通道，既可用做显示缓冲区，还可用于图形编辑区，可分别对其进行图形编辑，并进行两幅图形之同的快速切换，这样可使屏幕干扰、闪烁降至最低，又提高了传输速度。若进行两通道的适时切换，可形成双图形闪烁的显示效果。若再增加显示通道控制信号和相应的显示通道，就可做成多图形显示适配器。
下面结合本实用新型的实施例和附图对本实用新型作进一步的说明。
图1是本实用新型的整体电路原理图；图2是本实用新型实施例的时序电路TIME原理图；图3是本实用新型实施例的逻辑控制电路LOG-CON原理图；图4是本实用新型实施例的显示通道1电路原理图；图5是本实用新型实施例的显示通道2电路原理图；图6是本实用新型实施例的显示控制电路DIR-CON原理图；其中图4、图5、图6组成本实用新型实施例的主体电路。图2、图3、图4、图5、图6组成本实用新型实施例的全部电路。
本实施例是一个640×400分辨率，显示缓冲区是两个32KRAM的图形显示适配器，其组成和工作过程如下1.时序电路TIME的组成和工作过程如图2所示，晶振X(16.625MHz)它与电阻R1、R2，电容C1、C2、C3和非门U20A、U20B组成点频振荡电路，经非门U20C整形后，分三路输出第一路由U19的2脚和10脚经与非门U21B后，送至U14(DIR-C1)和U15(DIR-C1)的15脚，作为移位/装载信号，在低电平时把数据线上一节数据装入U14和U15中，在高电平期间，配合基本时钟信号，把数据从U14、U15中串行输出；第二路由U19的12脚输出至U16(LOG-CON)的9脚，供U16(LOG-CON)配合其他信号，产生相应的控制信号；
第三路经非门U20E后，输至U17(DIR-CON)的21脚，作为U17(DIR-CON)的时钟信号，同步U17(DIR-CON)的所有操作。除了点频信号外，所有时序信号都在来自J1的26脚的单片机系统的复位信号的有效期内工作。
U19选用74LS174，U21A、U21B选用74LS00，U20A、U20B、U20C选用74LS04，X选用16.625MHz晶振，C1、C2选用56P电容，C3选用0.47u电容，R1、R2选用150Ω电阻。
2.逻辑控制电路LOG-CON的组成和工作过程如图3所示，逻辑控制电路LOG-CON由U16、U21C和U22A组成，U16选用GAL16V8，U21C选用74LS00，U22A选用74LS14。
(1)逻辑控制电路LOG-CON的输入J1的21、22、28、27脚的CS1、CS2、RD、WR信号分别接到U16的2、3、4、5脚，U17(DIR-CON)的18脚接到U16的6脚，U14(DIR-C1)的13脚和U15(DIR-C2)的13脚分别接到U16的7、8脚，U19(TIME)的12脚接到U16的9脚。
(2)逻辑控制电路LOG-CON的输出U16的19、18脚分别接U12(VRAM1)的22、27脚，U16的17、16脚分别接U13(VRAM2)的22、27脚，U16的15脚接U15(DIR-C2)的9脚，U16的14脚接U1、U2、U3、U4、(ADD-C1)的1脚和U10(DATA-C1)的19脚，U16的13脚接U18的15脚，U16的12脚接U5、U6、U7、U8(ADD-C2)的1脚和U11(DATA-C2)的19脚，U22A的2脚接U14(DIR-C1)的9脚。
(3)逻辑控制电路LOG-CON的输入与输出的逻辑关系OUT1＝IN1·IN2+IN2·IN8+IN2·IN3OUT2＝IN1+IN2+IN4OUT3＝IN1·IN2+IN2·IN8+IN2·IN3OUT4＝IN1+IN2+IN4OUT5＝IN2·IN5OUT6＝IN2OUT7＝IN6+IN7
OUT8＝IN2OUT9＝IN1·IN53.主体电路的组成和工作过程如下(1)组成如图4、图5、图6所示，J1是适配器与单片机系统相连的接头，J2是适配器与显示器(CRT)相连接的接头，U17是显示控制器DIR-CON(选用6845)，U9是数据缓冲器(选用74LS245)，U1、U2、U3、U4(选用74LS157)组成地址总线控制电路ADD-C1，U5、U6、U7、U8(选用74LS157)组成ADD-C2，U10、U11(选用74LS245)是数据总线控制电路DATA-C1和DATA-C2，U12、U13(选用62256)是显示缓冲器VRAM1和VRAM2，U14、U15(选用74LS166)是显示输出控制电路DIR-C1和DIR-C2，U18(选用74LS244)是输出缓冲/隔离电路。
其中ADD-C1、DATA-C1、DIR-C1和VRAM1组成显示通道1，ADD-C2、DATA-C2、DIR-C2和VRAM2组成显示通道2。
(2)主要连接关系J1的地址线A0～A14接U1～U8的A端，U17(DIR-CON)的显示刷新地址线RA0～RA2、MA0～MA11接U1～U8的B端，U1～U4的Y端接U12(VRAM1)的地址线1A0～1A14，U5～U8的Y端接U13(VRAM2)的地址线2A0～2A14，J1的数据线D0～D7接U11和U10的A0～A7，U10的B0～B7接U14的P0～P7和U12的D0～D7，U11的B0～B7接U15的P0～P7和U13的D0～D7。
(3)工作过程地址总线的控制显示通道1和2的地址总线控制电路ADD-C1和ADD-C2是一组二选一电路，受控于逻辑控制电路LOG-CON的OUT6和OUT8，这两信号为低时，J1的地址总线A0～A14被接入U12(VRAM1)和U13(VRAM2)的地址线，当这两信号为高时，U17(DIR-CON)的显示刷新地址MA0～MA11、MR0～MR2被接入U12(VRAM1)和U13(VRAM2)的地址线。由于OUT6和OUT8两信号一个为低时，另一个必然为高，因此就形成了单片机系统对U12(VRAM1)进行读/写操作时，显示控制器DIR-CON只能对U13(VRAM2)进行显示刷新操作，反之亦然。
数据总线的控制U10(DATA-C1)和U11(DATA-C2)的受控端受控于逻辑控制电路LOG-CON的OUT6和OUT8两信号，当这两信号为高时，U10(DATA-C1)和U11(DATA-C2)的输出端就会挂起，使U12(VRAM1)和U13(VRAM2)与J1的数据总线隔离，当这两信号为低时，J1的数据总线接入U12(VRAM1)和U13(VRAM2)的数据线。
显示输出的控制U14(DIR-C1)和U15(DIR-C2)的有效端受控于逻辑控制电路LOG-CON的OUT5和OUT9两信号，当这两信号为高时，U14(DIR-C1)和U15(DIR-C2)的输入无效，当这两信号为低时，U14(DIR-C1)和U15(DIR-C2)的输入有效，U14(DIR-C1)和U15(DIR-C2)的输出至逻辑控制电路LOG-CON的IN6和IN7，然后在OUT7输出。
单片机对显示适配器的操作如下CS1＝0，CS2＝0时单片机对VRAM2进行写操作适配器对VRAM1进行显示刷新操作CS1＝0，CS2＝1时单片机对VRAM1进行写操作适配器对VRAM2进行显示刷新操作CS1＝1，CS2＝0时单片机对VRAM2进行读操作适配器对VRAM1进行显示刷新操作CS1＝1，CS2＝1时单片机对VRAM1进行读操作适配器对VRAM2进行显示刷新操作
权利要求1.一个由外接插座J1、外接插座J2、显示控制器DIR-CON、时序电路TIME等组成的双VRAM图形显示适配器，其特征是A.该适配器设有两条显示通道控制信号CS1和CS2的信号线，这两条信号线一端与外接插座J1连接，另一端分别与逻辑控制电路LOG-CON(U16)的IN1和IN2连接；B.该适配器设有两个在地址空间上完全重叠，但又相互独立的显示缓冲区VRAM1(U12)和VRAM2(U13)，VRAM1(U12)和VRAM2(U13)是两个RAM集成电路，VRAM1(U12)和VRAM2(U13)的地址线分别与地址总线控制电路ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的输出端连接，VRAM1(U12)和VRAM2(U13)的数据线分别与数据总线控制电路DATA-C1(U10)和DATA-C2(U11)的输出端连接，VRAM1(U12)读有效和写有效控制端分别与逻辑控制电路LOG-CON(U16)的OUT1和OUT2连接，VRAM2(U13)读有效和写有效控制端分别与逻辑控制电路LOG-CON(U16)的OUT3和OUT4连接；C.该适配器设有两个地址总线控制电路ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)，ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的输入端是一组二选一电路，其中一路与该适配器的外接插座J1的地址线(A0～A14)连接，另一路与显示控制电路DIR-CON的地址线(MA0～MA11，MR0～MR2)连接，ADD-C1(U1、U2、U3、U4)的输出端与VRAM1(U12)的地址线连接，ADD-C2(U5、U6、U7、U8)的输出端与VRAM2(U13)的地址线连接，ADD-C1(U1、U2、U3、U4)和ADD-C2(U5、U6、U7、U8)的控制端分别与逻辑控制电路LOG-CON(U16)的OUT6和OUT8连接；D.该适配器设有两个数据总线控制电路DATA-C1(U10)和DATA-C2(U11)，DATA-C1(U10)和DATA-C2(U11)是两个可控的8入/8出电路；DATA-C1(U10)和DATA-C2(U11)的输入与外接插座J1的数据总线(D0～D7)连接，DATA-C1(U10)的输出端与VRAM1(U12)和显示输出控制电路DIR-C1(U14)的数据线连接，DATA-C2(U11)的输出端与VRAM2(U13)和显示输出控制电路DIR-C2(U15)数据线连接；DATA-C1(U10)和DATA-C2(U11)的控制端分别与逻辑控制电路LOG-CON(U16)的OUT6和OUT8连接；E.该适配器设有两个显示输出控制电路DIR-C1(U14)和DIR-C2(U15)，DIR-C1(U14)和DIR-C2(U15)是两个可控的并/串转换电路；DIR-C1(U14)和DIR-C2(U15)的输入端分别与DATA-C1(U10)、VRAM1(U12)和DATA-C2(U11)、VRAM2(U13)的数据线连接，输出端分别与逻辑控制电路LOG-CON(U16)的IN7和IN8连接；控制端分别与逻辑控制电路LOG-CON(U16)的OUT5和(U22A)OUT9连接；F.该适配器设有一个逻辑控制电路LOG-CON(U16)，LOG-CON(U16)的IN1～IN9分别与CS1、CS2、读信号RD、写信号WR、DIR-CON(U17)的显示允许信号RDY、DIR-C2(U15)的IN6、DIR-C1(U14)的IN7和时序电路TIME(U19)的时序信号IN8连接；逻辑控制电路LOG-CON(U16、U22A)的OUT1～OUT9分别与VRAM1(U12)和VRAM2(U13)的写有效和读有效控制端、ADD-C1(U1、U2、U3、U4)控制端、ADD-C2(U5、U6、U7、U8)控制端、DATA-C1(U10)控制端、DATA-C2(U11)控制端、DIR-C1(U14)控制端、DIR-C2(U15)控制端和J2连接。逻辑控制电路LOG-CON(U16、U22A)输入与输出的逻辑关系如下OUT1＝IN1·IN2+IN2·IN8+IN2·IN3OUT2＝IN1+IN2+IN4OUT3＝IN1·IN2+IN2·IN8+IN2·IN3OUT4＝IN1+IN2+IN4OUT5＝IN2·IN5OUT6＝IN2OUT7＝IN6+IN7OUT8＝IN2OUT9＝IN1·IN专利摘要本实用新型设有两个在地址空间完全重叠,又是相互独立的显示通道,隔离了单片机与显示控制电路对显示缓冲区的操作,使屏幕干扰、闪烁降至最低,又提高了传输速度。同时,两个显示通道既可用做显示缓冲区,还可用于图形编辑区,可分别对其进行图形编辑,并进行两幅图形之间的快速切换。
文档编号G09F19/00GK2297772SQ9622350
公开日1998年11月18日 申请日期1996年8月23日 优先权日1996年8月23日
发明者吴超, 管征 申请人:管征, 吴超