专利名称：水平滚动显示数据系统的制作方法
技术领域：
本发明涉及液晶显示(LCD)的水平滚动显示数据系统，更详细地、但不排它地，涉及到一个在LCD上水平滚动图象化字符，如中文字符的系统。
目前，许多寻呼机，如中文寻呼机，每次用户按压读消息键，显示一页新消息。水平滚动显示内容以输出新消息或新信息将更加用户友好和合乎需要。然而，这种滚动通常由微控制器单元(MCU)而不是由LCD驱动器控制。用MCU完成这个任务，既使在显示只要滚动一列时，也需要重写LCD驱动器的整个随机存取存贮器(RAM)。RAM存贮了表明LCD面板上的哪些象素要空(白)哪些象素要不空(黑)的位图数据。这意味MCU的工作负荷非常重，因它通常用许多数据写周期去重写整个RAM，特别在RAM的(也是LCD的)列数大时。
为减少MCU的工作负荷，水平滚动功能可建在LCD驱动器内，这样它根据MCU提供的值(即水平滚动值，该值在0到N-1之间，其中，N是LCD的列数)在显示期间水平滚动显示内容。这允许MCU在滚动期间进入待机模式(通常消耗较少功率)。
为在LCD驱动器内建立水平滚动功能，人们能用两种传统方法中的一种1)用纯组合逻辑门实现水平滚动。然而在这种实现中，因需要逻辑块的输入管脚数等于显示列数(N)和列数以2为底的对数(即，log2(N))之和，而逻辑块的输出管脚数等于显示列数(N)，所以逻辑块的尺寸产生问题。例如如果LCD有128列，那么纯组合逻辑块有128+log2(128)＝135输入管脚和128输出管脚。这样的逻辑块将耗费LCD驱动器的大量硅面积，这使之不可行。
2)用纯移位寄存器，这样在显示到LCD面板前，需要N个时钟周期以1移位行显示内容。该法用最少的电路。然而，为每列滚动而重写存贮在RAM的完整的显示位图数据需要大量的时钟脉冲。遗憾的是，射频干扰问题通常不允许在如寻呼机的通信装置的LCD驱动器中有非常高频率的时钟信号。同样，该方法不可行。
该发明希望提供一种水平滚动显示数据系统，以在不需要微控制器重写整个RAM的情况下，实现在LCD面板上的信息水平滚动。
因此，本发明为液晶显示(LCD)系统提供水平滚动显示数据系统，该系统包括显示控制器；存贮器，耦合到显示控制器，它有一组存贮行以存贮代表要在LCD上显示的信息的数据；水平滚动移位寄存器，耦合到存贮器以从存贮器接收数据、并选择地以较高或较低值之一水平移位数据，以提供水平移位的数据；数据缓存，耦合到显示控制器和水平滚动移位寄存器，以接收水平移位的数据，和传送水平移位的数据到列驱动器，以驱动LCD的列显示信息；水平滚动控制器，接收表明显示在LCD上的信息要水平滚动的量的滚动值，水平滚动控制器包括接收滚动值的最显著位(MSB)的第一计数器，和接收滚动值的最不显著位(LSB)的第二计数器，第一计数器减法计数直到零，并当第一计数器减法计数表明以较高的值水平移位数据时，提供第一输出信号到水平滚动移位寄存器，且当第一计数器达到零后，第二计数器减法计数直到零，并当第二计数器减法计数表明以较低值水平移位数据时，提供第二输出信号到水平滚动移位寄存器。
在优选实施方案中，水平滚动移位寄存器包括一行移位位，每个移位位包括选择器和存贮装置，每个特定移位位被耦合去接收来自存贮器的第一数据输入、来自该行的特定移位位的较低值之前的移位位输出的第二数据输入、来自该行的特定移位位的较高值之前的移位位输出的第三数据输入，每个移位位的选择器有三个控制输入，分别耦合去从显示控制器接收控制信号、从第一计数器和第二计数器接收第一和第二输出信号，以分别根据接收的控制信号、第一和第二输出信号，分别从存贮器、或从该行的特定移位位的较低值之前的移位位、或从该行的特定移位位的较高值之前的移位位中，选择地装载数据入存贮装置，以存贮数据为水平移位的数据。
优选地，每个选择器包括复用器，它接收第一、第二和第三数据输入，并根据三个控制输入选择地传送第一、第二和第三数据输入到存贮装置。
每个存贮装置优选包括触发器。在一优选实施方案中，每个第一和第二计数器包括或门，它有多个输入，其中每个耦合到计数器的一位；和一输出，各个输出提供第一和第二计数器的第一和第二输出信号。优选地，较低值是“1”，较高值是“8”。
现在通过附图举例，更全面地描绘本发明的一实施方案，其中
图1示出一在LCD驱动器中的水平滚动机构的一实施方案的功能框图；图2较详细示出用于如图1机构的水平滚动控制器的框图；和图3较详细示出用于如图1机构的水平滚动移位寄存器的框图。
因此，根据本发明的LCD驱动器水平滚动机构的这个实施方案用移位寄存器的途径实现水平滚动功能。然而，对每个时钟周期，位能在这个水平移位寄存器中被以一可选值移位。在本例中，可选值被选为以1移位或以8移位。选择特定的移位值实际是非常灵活的，下面将进一步讨论。通过选择这两个特定的移位值，水平移位N位(N是LCD的列数也是移位寄存器的位长度)需要的时钟周期数大量减少。
例如，如果N是128，水平滚动值HSV(Horizontal ScrollingValue)是127(即在显示在LCD面板上之前，我们需要将移位寄存器中的128位移位127次)，然后i)对一传统的移位寄存器，完成水平滚动需127时钟周期；ii)对新的移位寄存器，显示内容首先以移位值8移位15次以滚动8×15＝120列，然后以移位值1移位7次以滚动1×7＝7列，因此提供120+7＝127滚动值。因此需要的时钟周期总数仅是15+7＝22而不是127。
为实现该机构，如图1所示，一外部MCU20通过一通信链路23向命令解码器22发送一表明所需水平滚动值HSV的命令，命令解码器22构成LCD驱动器21的一部分。水平滚动值HSV被存贮在命令解码器22，这里它被转化为二进制形式并在并行线78上传到一水平滚动控制器24。
显示控制器25通过线29提供时钟信号RAMCLK到RAM26，该RAM存贮着表明要显示在LCD面板27上的信息的位图数据。来自RAM26的位图数据的一完整行(该行长N位)可作为在并行线77上至水平滚动移位寄存器28的并行输入。同时，显示控制器25通过线30发送使能信号LOADRAM且通过线32发送时钟信号SCLK到水平滚动移位寄存器28，以使能RAM行数据的N位被写至水平滚动移位寄存器28。显示控制器25也提供使能信号LOAD以通过线33发送到水平滚动控制器24，以使能水平滚动控制器24从命令解码器22装载二进制水平滚动值HSV。
如图2所示，水平滚动控制器24包括7位计数器34，它分为两部分，一在本实施方案中4位46、47、48、49长的最显著位(MSB)(Most Significant Bits)计数器35；和一在本实施方案中3位50、51、52长的最不显著位(LSB)(Least Significant Bits)计数器36。MSB计数器35和LSB计数器36都是减法计数器，它们根据所接收的时钟信号脉冲减法计数。MSB计数器35在线38上从与门39接收时钟信号脉冲CLKM，且LSB计数器36在线40上从与门41接收时钟信号脉冲CLKL。与门39通过线42在一输入接收时钟信号SCLK，时钟信号SCLK由水平滚动控制器24在线37上接收自显示控制器25，与门39的另一输入通过线43耦合去接收由水平滚动控制器24输出的以8移位信号SHBY8，如下文之更详尽解释。与门41也在一输入通过线44接收时钟信号SCLK，另一输入经线45耦合去接收由水平滚动控制器24输出的以1移位信号SHBY1，如下文之详尽解释。
在使能信号LOAD在线33上被接收之后，一旦二进制水平滚动值HSV被装载于MSB和LSB计数器，MSB计数器35将首先根据线38上接收的时钟脉冲CLKM开始减法计数。如下文之解释，LSB计数器36不接收时钟脉冲CLKL，因此直到MSB计数器35完成计数才计数。举上文给出的非零的水平滚动值HSV十进制为127或二进制为1111111为例，则MSB计数器35的4位46-49从1111减法计数。每一位分别由线53、54、55、56耦合到四输入或门57的一个输入。或门57的输出耦合到与门58的一输入，与门58的另一输入通过反相器59耦合去接收使能信号LOAD。因此，当计数器34不装载新HSV且MSB计数器35有一非零的计数值时，与门58的输出为高，这使由水平滚动控制器24输出的以8移位信号SHBY8变高。这个以8移位信号SHBY8由线60传到水平滚动移位寄存器28以使能以8移位运算。
如上文所解释，这个以8移位信号SHBY8也由线43传到与门39，以使能MSB计数器35去接收时钟脉冲CLKM来减法计数。在减法计数运算期间，以8移位信号SHBY8保持高直到MSB计数器35计数到零。
进一步，与门58的输出也传到三输入与门61的一反相输入，三输入与门61的输出提供输出到水平滚动移位寄存器28的以1移位信号SHBY1。明显的，以8移位信号SHBY8的高状态通过三输入与门61的逻辑运算将引起以1移位信号SHBY1变低。借助其输出向LSB计数器36提供时钟脉冲CLKL的与门41，以1移位信号SHBY1的低状态禁止LSB计数器36的运算。
当MSB计数器35到零时，以8移位信号SHBY8变低，因此停止时钟脉冲CLKM且使MSB计数器35停止进一步计数以保持在零。以8移位信号SHBY8变低也停止水平滚动移位寄存器28的以8移位运算。
同样地，LSB计数器36的每位50、51、52分别通过线63、64、65耦合到三输入或门62的一输入。或门62的输出耦合到与门61的一输入，与门61的其它输入通过反相器59耦合去接收使能信号LOAD和反相以8移位信号SHBY8，如上文所解释。因此，如果LSB计数器36的内容不为零，或门62的输出为高，因此使与门61输出以1移位信号SHBY1的高状态。这个以1移位信号SHBY1也通过线66耦合到水平滚动移位寄存器28，以使能以1移位运算。同时，利用与门41，时钟脉冲CLKL将被提供给LSB计数器36，LSB计数器36开始减法计数。与MSB计数器35相似，当LSB计数器36到零时，以1移位信号SHBY1变低且停止LSB计数器36的进一步减法计数，并停止水平滚动移位寄存器28的以1移位运算。
这时，根据由显示数据缓存74接收的由显示控制器25通过线75提供的锁存信号LATCHCLK，水平移位的数据行被存贮在水平滚动移位寄存器28中，并通过并行线31被锁存在显示数据缓存74。显示数据缓存74锁存水平滚动移位寄存器28的输出(长N位)，并通过LCD列驱动器76传送数据到LCD面板27。对下一显示行重复上述运算。
明显地，两个与门58和61(它们输出以8移位信号SHBY8和以1移位信号SHBY1)，每个有一输入耦合到使能信号LOAD的反相。这是为在来自RAM26的数据正被装载入水平滚动移位寄存器28时和在两个计数器35和36正从命令解码器22装载入水平滚动值HSV时，避免两计数器35和36的任何减法计数运算和水平滚动移位寄存器28的任何以1移位或以8移位运算。
作为描绘水平滚动控制器24运行的一个例子，假设(又一次)HSV是127(即二进制1111111)，和N(列数)是128。那么各计数器的值和信号是MSBLSB计数器计数器SHBY8 SHBY1 装载 时钟周期1111 1110 0 1 11110 1111 0 0 21101 1111 0 0 31100 1111 0 0 41011 1111 0 0 51010 1111 0 0 61001 1111 0 0 71000 1111 0 0 80111 1111 0 0 90110 1111 0 0 100101 1111 0 0 110100 1111 0 0 120011 1111 0 0 130010 1111 0 0 140001 1111 0 0 150000 1110 1 0 160000 1100 1 0 170000 1010 1 0 180000 1000 1 0 190000 0110 1 0 200000 0100 1 0 210000 0010 1 0 220000 0000 0 0 23
下一行重复该运算。
现翻到图3，这里较详细示出水平滚动移位寄存器28。水平滚动移位寄存器28包括N位，其中仅示出4位，即位(i)68、位(i-1)67、位(i+1)69、和位(i+8)70。每位包括3路选择器71，它有3个数据输入A、B、C和3个选择输入X、Y、Z和一输出O，该输出耦合到D触发器72的D输入D，D触发器72还有时钟输入CK和输出Q。
每个3路选择器71的第一数据输入A连接到前一位的D触发器72的输出Q。每个3路选择器71的第二数据输入B连接到前8位的D触发器72的输出Q。例如，位(i)69的D触发器72的输出Q连接到位(i+8)70的数据输入B，如图3所示。每个3路选择器71的第三数据输入C耦合到水平滚动移位寄存器28的相应并行输入，以接收从RAM26输出的位图行的相应位。
每个3路选择器71的第一选择输入X连接到从线66接收以1移位信号SHBY1。每个3路选择器71的第二选择输入Y连接到从线60接收以8移位信号SHBY8。每个3路选择器71的第三选择输入Z连接到通过线30从显示控制器25接收使能信号LOADRAM。
根据在选择输入X、Y和Z上的信号，每个3路选择器71选通数据输入A、B、和C中的一个到输出O。因此，当对应于以1移位运算的以1移位信号SHBY1是高时，在第一数据输入A的信号被选通；当对应于以8移位运算的以8移位信号SHBY8是高时，在第二数据输入B的信号被连接到输出O；当对应于从RAM装载数据运算的使能信号LOADRAM是高时，3路选择器71的第三数据输入C被选通。
来自线66的以1移位信号SHBY1、来自线60的以8移位信号SHBY8和来自线30的使能信号LOADRAM的每个分别耦合到4输入或门73的一个输入，或门73的另一个输入耦合到通过线32接收时钟信号SCLK。或门73的输出耦合到每个触发器72的时钟输入CK。或门73这样的运算是为在有从RAM装载数据运算、以8移位运算或以1移位运算的任意时刻都确保有时钟脉冲(取自时钟信号SCLK)提供给N个触发器72。
N个触发器72中的每一个的输出Q耦合到显示数据缓存74，它在执行完所有移位运算后锁存数据。第一位的输入被连接到最后一位的输出，以使移位运算是环绕的，即循环。如上所述，显示数据缓存74然后在并行线79上传送数据到LCD列驱动器76，它通过并行线80驱动LCD面板27。
因此可以了解到，与LCD驱动器21的其它部分一起提供水平滚动控制器24和水平滚动移位寄存器28，高效地(在硅面积消耗和需要的时钟周期数两方面)实现水平滚动机构。必须指出，要移位的特定值的选择是非常灵活的。例如，如果N(显示列数)非常大，设为256，但给出的运算水平滚动的时钟周期数仍非常有限，以8移位可改为以16移位，这样，所需的最大时钟周期数(发生在水平滚动值是255时)是以16移位运算的15时钟周期+以1移位运算的15时钟周期＝30时钟周期然而，如果仍用以8移位运算代替以16移位运算，那么所需的时钟周期数是以8移位运算的31时钟周期+以1移位运算的7时钟周期＝38时钟周期。
因此，我们可看到在较大的N值的情况下选择以16移位的优点。然而，增加移位运算值的缺点是水平滚动移位寄存器的路径选择域(routingarea)增加。因此，总是需要在需要的硅面积量和这种方法的速度(时钟周期)之间相互折中，并需要根据可用的时钟周期仔细地选择。
可以相信，虽然这里仅详细描绘本发明的一个具体实施方案，但本领域的普通技术人员可作出各种的变形和改进而不脱离本发明的范围。
权利要求
1.水平滚动显示数据系统，用于液晶显示(LCD)，所述的系统包括显示控制器；存贮器，耦合到所述显示控制器，且有一组存贮行以存贮代表要在LCD上显示的信息的数据；水平滚动移位寄存器，耦合到所述存贮器，以从所述存贮器接收数据、并选择地以较高或较低值之一水平移位数据，以提供水平移位的数据；数据缓存，耦合到所述显示控制器和所述水平滚动移位寄存器，以接收所述水平移位的数据，和传送所述水平移位的数据到一列驱动器以驱动所述LCD的列显示信息；水平滚动控制器，接收一表明显示在LCD上的信息要水平滚动的量的滚动值，所述水平滚动控制器包括接收滚动值的最显著位(MSB)的第一计数器，和接收滚动值的最不显著位(LSB)的第二计数器，所述第一计数器减法计数直到零，并当所述第一计数器减法计数表明以较高的值水平移位数据时，提供第一输出信号到所述水平滚动移位寄存器，且当所述第一计数器达到零后，所述第二计数器减法计数直到零，并当所述第二计数器减法计数表明以较低值水平移位数据时，提供第二输出信号到所述水平滚动移位寄存器。
2.如权利要求1所述水平滚动显示数据系统，其中，所述水平滚动移位寄存器包括一行移位位，每个移位位包括选择器和存贮装置，每个特定移位位被耦合去接收来自所述存贮器的第一数据输入、来自所述行的所述特定移位位的所述较低值之前的移位位输出的第二数据输入、来自所述行的所述特定移位位的所述较高值之前的移位位输出的第三数据输入，每个移位位的所述选择器有三个控制输入，分别耦合去从所述显示控制器接收控制信号、从所述第一计数器和所述第二计数器接收所述第一和第二输出信号，以分别根据接收的控制信号、和所述第一和第二输出信号，从所述存贮器、或从所述行的所述特定移位位的所述较低值之前的移位位、或从所述行的所述特定移位位的所述较高值之前的移位位中，选择地装载数据入所述存贮装置，以存贮所述数据为水平移位的数据。
3.如权利要求2所述的水平滚动显示数据系统，其中，每个选择器包括复用器，接收所述第一、第二和第三数据输入，和根据所述三个控制输入选择地传送所述第一、第二和第三数据输入到所述存贮装置。
4.如权利要求2所述的水平滚动显示数据系统，其中，每个存贮装置包括触发器。
5.如权利要求3所述的水平滚动显示数据系统，其中，每个存贮装置包括触发器。
6.如权利要求1、2、3、4、或5所述的水平滚动显示数据系统，其中，每个所述第一和第二计数器包括或门，有多个输入，其中每个耦合到所述计数器的一位；和一输出，所述各个输出提供所述第一和第二计数器的第一和第二输出信号。
7.如权利要求1、2、3、4、或5所述的水平滚动显示数据系统，其中，所述较低值是“1”。
8.如权利要求6所述的水平滚动显示数据系统，其中，所述较低值是“1”。
9.如权利要求1、2、3、4、或5所述的水平滚动显示数据系统，其中，所述较高值是“8”。
10.如权利要求6所述的水平滚动显示数据系统，其中，所述较高值是“8”。
全文摘要
水平滚动显示数据系统,提供水平滚动控制器和水平滚动移位寄存器,以允许数据在少于水平移位值HSV的时钟周期数中被以该HSV移位。这是由在水平滚动控制器中提供MSB和LSB计数器以从HSV减法计数实现的,当MSB计数器减法计数时,用它向水平滚动移位寄存器提供以8移位信号,当LSB计数器减法计数时,用它向水平滚动移位寄存器提供以1移位信号,以减少所需时钟周期。
文档编号G09G3/36GK1170183SQ9711311
公开日1998年1月14日 申请日期1997年5月20日 优先权日1996年5月21日
发明者李耀生, 张庆球 申请人:摩托罗拉公司