阵列基板以及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种阵列基板以及显示面板。


背景技术：

2.静电放电(electrostatic discharge，简称esd)会以极高的强度迅速发生，击穿半导体器件，或者产生足够的热量融化半导体器件，从而引起部分元器件的损毁、报废，带来极大的经济损失。
3.现有技术的液晶显示面板中，为实现窄边框，边框胶覆盖在部分goa(gate driver on array，阵列基板行驱动技术)信号线上方，框胶为绝缘物质，但由于其含有杂质，故绝缘性能较差，在显示装置的制造、生产、组装、测试等过程中，由于摩擦容易在显示装置上产生静电，或者由于电连接，空气、人体或其他带电物体中的外界静电会转移至显示装置。当基板表面静电长时间累积时，会发生静电放电，产生瞬时千伏电压，引起goa信号线与彩膜基板表面的公共电极短路，goa信号线被击穿，与goa信号线电连接的半导体器件被损毁，使得goa信号异常，面板无法正常点亮，造成良率损失。
4.综上所述，如何防止goa信号线被静电击穿造成短路进而导致良品率降低是亟需解决的问题。


技术实现要素：

5.本技术实施例提供一种阵列基板以及显示面板，能够防止第一导电层被静电击穿造成短路，提高产品的良品率。
6.一方面，本技术实施例提供一种阵列基板，包括：衬底基板、中间层、第一导电层、以及静电阻隔层；所述衬底基板具有显示区以及围绕所述显示区的框胶区；所述中间层设于所述衬底基板上且位于所述框胶区；所述第一导电层设于所述中间层远离所述衬底基板的一侧且位于所述框胶区；所述静电阻隔层设于所述第一导电层远离所述衬底基板的一侧且位于所述框胶区。
7.可选地，在本技术实施例中，所述中间层包括第二导电层、绝缘层、第三导电层、平坦层以及过孔，所述第二导电层设于所述衬底基板上，所述绝缘层覆盖所述第二导电层，所述第三导电层设于所述绝缘层远离所述衬底基板的一侧，所述平坦层覆盖所述第三导电层以及所述绝缘层，所述第一导电层设于所述平坦层远离所述衬底基板的一侧；所述过孔包括第一过孔以及第二过孔，所述第一过孔贯穿所述平坦层且与所述第三导电层对应设置，所述第一导电层通过所述第一过孔与所述第二导电层导通；所述第二过孔设于所述第一过孔靠近所述显示区的一侧，所述第二过孔贯穿所述平坦层以及所述绝缘层且与所述第二导电层对应设置，所述第一导电层通过所述第二过孔与所述第三导电层导通；所述第二导电层以及所述第三导电层通过所述第一导电层相互导通。
8.可选地，在本技术实施例中，所述第一导电层包括导电部，所述导电部与所述过孔一一对应设置；所述静电阻隔层包括静电阻隔条，所述静电阻隔条至少部分覆盖所述导电
部。
9.可选地，在本技术实施例中，所述静电阻隔条的横截面宽度与所述导电部的横截面宽度相等，和/或，所述静电阻隔条的横截面长度与所述导电部的横截面长度相等。
10.可选地，在本技术实施例中，所述第一导电层包括多个间隔排布的导电部，至少部分所述导电部上设有静电阻隔条。
11.可选地，在本技术实施例中，所述静电阻隔条与所述导电部一一对应设置。
12.可选地，在本技术实施例中，所述静电阻隔条覆盖多个所述导电部。
13.可选地，在本技术实施例中，所述静电阻隔层的材料包括聚苯乙烯。
14.可选地，在本技术实施例中，所述显示区设有薄膜晶体管阵列，所述薄膜晶体管阵列与所述第三导电层电连接。
15.另一方面，本技术还提供一种显示面板，包括如上所述的阵列基板、彩膜基板以及框胶，所述彩膜基板与所述阵列基板相对设置，所述框胶设于所述阵列基板与所述彩膜基板之间；所述阵列基板靠近所述框胶的一侧设有静电阻隔层；所述彩膜基板靠近所述框胶的一侧设有公共电极层。
16.本技术实施例提供一种阵列基板以及显示面板，该阵列基板包括：衬底基板、中间层、第一导电层、以及静电阻隔层；所述衬底基板具有显示区以及围绕所述显示区的框胶区；所述中间层设于所述衬底基板上且位于所述框胶区；所述第一导电层设于所述中间层远离所述衬底基板的一侧且位于所述框胶区；所述静电阻隔层设于所述第一导电层远离所述衬底基板的一侧且位于所述框胶区。该阵列基板通过设置静电阻隔层，以防止第一导电层被静电击穿造成短路，提高产品的良品率。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1是本技术实施例提供的阵列基板的俯视示意图；
19.图2是图1中阵列基板沿aa’方向的剖视示意图；
20.图3是本技术实施例提供的阵列基板框胶区的第一种俯视示意图；
21.图4是本技术实施例提供的阵列基板框胶区的第二种俯视示意图；
22.图5是本技术实施例提供的阵列基板框胶区的第三种俯视示意图；
23.图6是本技术实施例提供的阵列基板框胶区的第四种俯视示意图；
24.图7是本技术实施例提供的阵列基板框胶区的第五种俯视示意图；
25.图8是本技术实施例提供的阵列基板框胶区的第六种俯视示意图
26.图9是本技术实施例提供的显示面板的剖视示意图。
具体实施方式
27.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于
本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
28.本技术实施例提供一种阵列基板以及显示面板，用以减小阵列基板中的过孔的深度，从而解决配向液扩散不均的问题，提高显示质量。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本技术的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
29.请参阅图1至图3，图1是本技术实施例提供的阵列基板的俯视示意图；图2是图1中阵列基板沿aa’方向的剖视示意图；图3是本技术实施例提供的阵列基板框胶区sa的第一种俯视示意图。如图1和图2所示，本技术提供一种阵列基板100，包括：衬底基板10、中间层m、第一导电层20、以及静电阻隔层30，其中，衬底基板10上具有显示区aa以及围绕显示区aa设置的框胶区sa；中间层m设于衬底基板10上且位于框胶区sa；第一导电层20设于中间层m上且位于框胶区sa；静电阻隔层30设于第一导电层20远离衬底基板10的一侧且位于框胶区sa。其中，中间层m包括第二导电层40、绝缘层50、第三导电层60、平坦层70以及过孔80。
30.本技术提供的阵列基板100通过设置静电阻隔层30，以防止第一导电层20，也即goa信号线被静电击穿造成短路，提高产品的良品率。
31.在本技术实施例中，衬底基板10可以是玻璃基板，其中，该玻璃基板材质均匀，具有高透明度和低反射率，并且有好的热稳定性，从而能在多次高温工艺之后保持性质稳定。由于半导体器件制造工艺中用到的化学药品很多，因而，该玻璃基板需具有很好的化学耐药性。该玻璃基板还需要具有足够的机械强度，还需要有很好的精密机械加工特性以及要有优良的电学绝缘特性。
32.在本技术实施例中，第二导电层40设于衬底基板10上，第二导电层40可以是多层金属形成的金属化合物导电层。第三金属层通常采用铝以及铝合金等材料制成，或者是铝层、钨层、铬层叠加后形成的金属化合物导电层。通常通过物理气相沉积技术形成。
33.绝缘层50覆盖第二导电层40，绝缘层50可以为一层，其由氧化硅、氮化硅或氧化铝形成，厚度在150-250nm左右。当然，绝缘层50还可以是两层，第一层是二氧化硅膜，为了提高膜的质量，在二氧化硅膜上增加了第二层氮化硅膜。
34.第三导电层60设于绝缘层50远离衬底基板10的一侧，第三导电层60可以为单层金属层也可以为多层金属层，单层金属层的设计简单好操作，有利于减小阵列基板的厚度；多层金属层的设计有利降低信号线的阻抗，提高阵列基板的性能。第三导电层60的材质可以包括铝、铜、银、金、钼、铟、锡等任一种金属或其合金或其化合物。
35.需要说明的是，本技术中框胶区sa对应的是goa的总线位置，其中，第三导电层60设有时钟信号线，第二导电层40设有扫描线并延伸至显示区aa，第一导电层20设有时钟信号连接线，时钟信号线与时钟信号连接线接近于垂直设置，其用于将时钟信号线与扫描线连接，多条时钟信号线及多条时钟信号连接线将时钟信号传输给位于框胶区sa与显示区aa之间的goa单元(图中未示出)，多个goa单元用于产生对应的栅极驱动信号实现对阵列基板的每条扫描线的精确控制。具体地，可以根据阵列基板的需要调整时钟信号的数量，也即调节时钟信号线的数目。
36.平坦层70覆盖第三导电层60以及绝缘层50，平坦层70主要起到绝缘和平坦化作
用。此处平坦层70也可以设置为钝化层和层间介质层两层。但由于平坦层70、钝化层以及层间介质层等均含有杂质，故绝缘效果较差，耐高压能力较弱，在高压下容易导电。
37.过孔80包括第一过孔81以及第二过孔82，第一过孔81贯穿平坦层70且与第三导电层60对应设置，第一导电层20通过第一过孔81与第二导电层40导通；第二过孔82设于第一过孔81靠近显示区aa的一侧，第二过孔82贯穿平坦层70以及绝缘层50且与第二导电层40对应设置，第一导电层20通过第二过孔82与第三导电层60导通；第二导电层40以及第三导电层60通过第一导电层20相互导通。
38.第一导电层20设于平坦层70远离衬底基板10的一侧，第一导电层20包括导电部21，导电部21与过孔80一一对应设置。具体地，导电部21的形状可以为块状，每一个导电部21即为一条时钟信号连接线，通过第一过孔81以及第二过孔82传输时钟信号。第一导电层20的材料可以为氧化铟锡。
39.在本技术实施例中，如图3所示，静电阻隔层30包括静电阻隔条31，静电阻隔条31至少部分覆盖导电部21。其中，静电阻隔条31的横截面宽度大于导电部21的横截面宽度，静电阻隔条31的横截面长度小于导电部21的横截面长度。如图1所示，横截面宽度指的是沿阵列基板长度方向x延伸的长度，横截面长度则指的是沿阵列基板宽度方向y延伸的长度。具体地，第一导电层20可以设有多个间隔设置的导电部21，图3中示例性的示出一个覆盖有两个静电阻隔条31的导电部21，其中静电阻隔条31的数量可以根据需要进行调整，本技术在此不作具体限定。
40.本技术中静电阻隔条31的条状设计，有利于控制静电阻隔层30的厚度，静电阻隔层30包括多个间隔设置的静电阻隔条31，呈条状的设置方式相较于整层设置方式，在保证阻隔静电对导电部21的影响的同时，更有利于控制静电阻隔层30的厚度，进而控制框胶区sa的高度，避免由于框胶区sa的高度过高，而显示区aa的高度偏低，高低差异造成框胶区sa偏亮，影响显示品质。
41.在本技术实施例中，静电阻隔层30的材料包括聚苯乙烯，特别是聚苯乙烯塑料等绝缘性好、具有机械强度高、热稳定性好，耐溶剂性好、耐刮擦特点的材料。
42.在本技术实施例中，显示区aa设有薄膜晶体管阵列，薄膜晶体管阵列与第三导电层60电连接。显示区aa还设置有像素电极以及公共电极，薄膜晶体管用于控制相应子像素内的像素电极是否通入电流，通入电流后使像素电极与公共电极之间形成电势差，进而控制相应子像素区域的液晶偏转，进一步实现对相应子像素的灰阶控制。
43.通过设置静电阻隔条31，避免导电部21被静电击穿造成短路，提高产品良率。
44.作为本技术的一个具体实施方式，请参阅图4和图2，图4是本技术实施例提供的阵列基板框胶区sa的第二种俯视示意图。结合图2、图4所示，本技术提供一种阵列基板200，阵列基板200与阵列基板100的区别在于：第一导电层20包括多个间隔排布的导电部21，至少部分导电部21上设有静电阻隔条31。
45.阵列基板200中第一导电层20设于平坦层70远离衬底基板10的一侧；过孔80包括第一过孔81以及第二过孔82。导电部21与过孔80一一对应设置。具体地，导电部21的形状可以为块状，每一个导电部21即为一条时钟信号连接线，通过第一过孔81以及第二过孔82传输时钟信号。第一导电层20的材料可以为氧化铟锡。
46.在本技术实施例中，静电阻隔层30包括多个静电阻隔条31，静电阻隔条31覆盖导
电部21。其中，静电阻隔条31的横截面宽度大于导电部21的横截面宽度，静电阻隔条31的横截面长度小于导电部21的横截面长度。仅部分导电部21上设置有静电阻隔条31，其中，不设置有静电阻隔条31的导电部21占总的导电部21个数的比例不超过10％。
47.本技术中静电阻隔条31的条状设计，有利于控制静电阻隔层30的厚度，静电阻隔层30包括多个间隔设置的静电阻隔条31，呈条状的设置方式相较于整层设置方式，在保证阻隔静电对导电部21的影响的同时，更有利于控制静电阻隔层30的厚度，进而控制框胶区sa的高度，避免由于框胶区sa的高度过高，而显示区aa的高度偏低，高低差异造成框胶区sa偏亮，影响显示品质。同时，不覆盖有静电阻隔条31的导电部21的个数控制在总的导电部21个数的10％以下，有利于保证阵列基板的防静电效果。
48.作为本技术的一个具体实施方式，请参阅图5和图2，图5是本技术实施例提供的阵列基板框胶区sa的第三种俯视示意图。结合图2、图5所示，本技术提供一种阵列基板300，阵列基板300与阵列基板100的区别在于：静电阻隔条31与导电部21一一对应设置。
49.阵列基板300中第一导电层20设于平坦层70远离衬底基板10的一侧；过孔80包括第一过孔81以及第二过孔82。第一导电层20包括多个间隔设置的导电部21，导电部21与过孔80一一对应设置。具体地，导电部21的形状可以为块状，每一个导电部21即为一条时钟信号连接线，通过第一过孔81以及第二过孔82传输时钟信号。第一导电层20的材料可以为氧化铟锡。
50.在本技术实施例中，静电阻隔层30包括多个静电阻隔条31，静电阻隔条31覆盖导电部21，其中，静电阻隔条31的横截面宽度大于导电部21的横截面宽度，静电阻隔条31的横截面长度大于导电部21的横截面长度。进一步地，静电阻隔条31与导电部21一一对应设置。
51.本技术中静电阻隔条31的条状设计，有利于控制静电阻隔层30的厚度，静电阻隔层30包括多个间隔设置的静电阻隔条31，呈条状的设置方式相较于整层设置方式，在保证阻隔静电对导电部21的影响的同时，更有利于控制静电阻隔层30的厚度，进而控制框胶区sa的高度，避免由于框胶区sa的高度过高，而显示区aa的高度偏低，高低差异造成框胶区sa偏亮，影响显示品质。通过设置静电阻隔条31与导电部21一一对应且静电阻隔条31的横截面面积大于导电部21的横截面面积，大大降低了导电部21被静电击穿造成短路的风险，提高产品良率。
52.作为本技术的一个具体实施方式，请参阅图6和图2，图6是本技术实施例提供的阵列基板框胶区sa的第四种俯视示意图。结合图2、图6所示，本技术提供一种阵列基板400，阵列基板400与阵列基板100的区别在于：静电阻隔条31的横截面宽度与导电部21的横截面宽度相等，和/或，所述静电阻隔条31的横截面长度与所述导电部21的横截面长度相等。
53.阵列基板400中第一导电层20设于平坦层70远离衬底基板10的一侧；过孔80包括第一过孔81以及第二过孔82。第一导电层20包括多个间隔设置的导电部21，导电部21与过孔80一一对应设置。具体地，导电部21的形状可以为块状，每一个导电部21即为一条时钟信号连接线，通过第一过孔81以及第二过孔82传输时钟信号。第一导电层20的材料可以为氧化铟锡。
54.在本技术实施例中，静电阻隔层30包括多个静电阻隔条31，静电阻隔条31覆盖导电部21，其中，静电阻隔条31的横截面宽度与导电部21的横截面宽度相等，且静电阻隔条31的横截面长度与导电部21的横截面长度相等。进一步地，静电阻隔条31与导电部21一一对
应设置。
55.需要说明的是，图6中仅示意性的示出静电阻隔条31的横截面宽度与导电部21的横截面宽度相等，且静电阻隔条31的横截面长度与导电部21的横截面长度相等，具体地，静电阻隔条31也可以横截面宽度与导电部21的横截面宽度相等，静电阻隔条31也可以横截面长度与导电部21的横截面长度不相等，或者，静电阻隔条31也可以横截面宽度与导电部21的横截面宽度不相等，静电阻隔条31也可以横截面长度与导电部21的横截面长度相等。具体地，可根据实际需要进行调整，本技术在此不作具体限定。
56.本技术中静电阻隔条31的条状设计，有利于控制静电阻隔层30的厚度，静电阻隔层30包括多个间隔设置的静电阻隔条31，呈条状的设置方式相较于整层设置方式，在保证阻隔静电对导电部21的影响的同时，更有利于控制静电阻隔层30的厚度，进而控制框胶区sa的高度，避免由于框胶区sa的高度过高，而显示区aa的高度偏低，高低差异造成框胶区sa偏亮，影响显示品质。通过设置静电阻隔条31与导电部21一一对应且静电阻隔条31的横截面面积大于或等于导电部21的横截面面积，大大降低了导电部21被静电击穿造成短路的风险，提高产品良率。
57.作为本技术的一个具体实施方式，请参阅图7、图8和图2，图7是本技术实施例提供的阵列基板框胶区sa的第五种俯视示意图；图8是本技术实施例提供的阵列基板框胶区sa的第六种俯视示意图。结合图2、图7所示，本技术提供一种阵列基板500，阵列基板500与阵列基板100的区别在于：静电阻隔条31覆盖多个导电部21。
58.阵列基板500中第一导电层20设于平坦层70远离衬底基板10的一侧；过孔80包括第一过孔81以及第二过孔82。第一导电层20包括多个间隔设置的导电部21，导电部21与过孔80一一对应设置。具体地，导电部21的形状可以为块状，每一个导电部21即为一条时钟信号连接线，通过第一过孔81以及第二过孔82传输时钟信号。第一导电层20的材料可以为氧化铟锡。
59.在本技术实施例中，静电阻隔层30包括多个静电阻隔条31，静电阻隔条31覆盖导电部21，其中，静电阻隔条31的横截面宽度大于或等于导电部21的横截面宽度，静电阻隔条31的横截面长度大于导电部21的横截面长度，以使得静电阻隔条31可以覆盖多个导电部21。
60.在本技术实施例中，如图8所示，静电阻隔层30包括多个静电阻隔条31，每个静电阻隔条31覆盖多个导电部21的一部分，其中，静电阻隔条31的横截面宽度小于导电部21的横截面宽度，静电阻隔条31的横截面长度大于导电部21的横截面长度，以使得静电阻隔条31可以覆盖多个导电部21的一部分，一个导电部21上设置有至少两个静电阻隔条31。
61.需要说明的是，图中仅示意性的示出沿阵列基板宽度方向间隔排布的过孔，在实际生产过程中，基于第三导电层中设置的时钟信号线的条数，以及与第二导电层中扫描线的连接位置，过孔的排布不一定是规律的，本技术不限定多个过孔的具体排布，只需在多个过孔处对应的多个导电部上设置多个静电阻隔条，以避免导电部被静电击穿，提高产品良率即可。
62.本技术中静电阻隔条31的条状设计，有利于控制静电阻隔层30的厚度，静电阻隔层30包括多个间隔设置的静电阻隔条31，呈条状的设置方式相较于整层设置方式，在保证阻隔静电对导电部21的影响的同时，更有利于控制静电阻隔层30的厚度，进而控制框胶区
sa的高度，避免由于框胶区sa的高度过高，而显示区aa的高度偏低，高低差异造成框胶区sa偏亮，影响显示品质。通过设置静电阻隔条31且每个静电阻隔条31覆盖多个导电部21，在降低导电部21被静电击穿造成短路的风险的同时，降低工艺操作难度，提升产品生产效率，提高产品良率。
63.另一方面，请参阅图9，图9是本技术实施例提供的显示面板的剖视示意图。如图9所示，本技术还提供一种显示面板600，包括如上的阵列基板100/200/300/400/500、彩膜基板610以及框胶620，彩膜基板610与阵列基板100/200/300/400/500相对设置，框胶620设于阵列基板100与彩膜基板610之间，用于将阵列基板100与彩膜基板610粘接成盒，阵列基板100靠近框胶620的一侧设有静电阻隔层30；彩膜基板610靠近框胶620的一侧设有公共电极层612。
64.具体地，彩膜基板610包括衬底基板611以及设置于衬底基板611上且靠近框胶620一侧的公共电极层612。
65.阵列基板100包括：衬底基板10、中间层m、第一导电层20、静电阻隔层30，其中，中间层m包括第二导电层40、绝缘层50、第三导电层60、平坦层70以及过孔80，其中，衬底基板10上具有显示区aa以及围绕显示区aa设置的框胶区sa，过孔包括第一过孔81以及第二过孔82。具体结构与上述阵列基板100一致，故在此不再赘述。
66.需要说明的是，在框胶区sa与显示区aa之间还包括非显示子区na，goa单元(图中未示出)设置于该非显示子区na。
67.本技术实施例提供一种阵列基板以及显示面板，该阵列基板包括：衬底基板10、第一导电层20、以及静电阻隔层30；衬底基板10上具有显示区aa以及围绕显示区aa设置的框胶区sa；第一导电层20设于衬底基板10上且位于框胶区sa；静电阻隔层30设于第一导电层20远离衬底基板10的一侧且位于框胶区sa。该阵列基板通过设置静电阻隔层30，以防止第一导电层20被静电击穿造成短路，提高产品的良品率。
68.以上对本技术实施例所提供的一种阵列基板以及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。