专利名称：数据传输设备的制作方法
技术领域：
本发明涉及一种数据传输设备，更详细地说，涉及一种将并行数据转换成串行数据并以任意传输速率传输该转换了的数据。
通常，微机将数据作为N位用于高速信号处理的并行数据来处理。然而，一个信号处理部件的处理速度与微机的不同。因此，对于具有不同信号处理速度的两个信号处理部件之间的数据传输，有必要缓冲这些数据。
相应地，该引入了一种在两种具有不同处理速度的系统向传输数据的通用数据传输集成电路(IC)。这种通用数据传输集成电路或许具备双向数据传输功能以加强通用性，但其主信号处理部件仍不能通过软件来改变传输速度。还有，在只要求单向传输的一些数据传输应用中，上述双向数据传输功能便变得不必要了。
特别地，在象计算机化乐器这样的使用乐器数字接口(MIDI)数据的应用中，计算机通过在系统时时钟速率下处理MIDI数据来将MIDI数据作为8位并行数据输出，而声源处理部件则接收10位串行数据并发出与MIDI数据一致的声音。因此，在计算机和声源处理部件之间，要求有将上述8位并行数据转换成10位串行数据并传输转换了的数据的数据传输设备。此外，人们一直都希望能根据计算机所设的速度应用软件系统来改变MIDI数据的传输速率。
为了解决上述问题，提供一种用来将并行数据转换成串行数据并在两个具有不同处理速度的系统之间传输这些转换了的数据的数据传输设备便成了本发明的一个目标。
因而，特提供一种数据传输设备，包括在接到初始输入启动信号的锁存N位并行时间数据的初始输入锁存装置；用来产生传输时钟信号的传输时钟信号产生装置，其中传输时钟信号的产生是通过根据所锁存的N位并行时间数据对系统时钟信号进行计数来实现的；在接到次输入启动信号后锁存N位并行传输数据的次输入锁存装置；用来在接到次输入启动信号后对传输时钟信号进行计数并将数得的值作为输出选择信号发出的输出选择信号产生装置；外加用来在接到输出选择信号后将锁存的N位并行传输数据转换成N＋2位串行数据输出信号并输出所转换的信号的串行—并行转换装置。
上述本发明的目标和优点将在详细描述一优选实施例并参照附图后变得显而易见，附图中
图1系说明本发明的数据传输设备的方框图；图2系根据一优选实施例所述的本发明的数据传输设备的线路图；而图3A至3E则系说明图2所示各部分的波形的视图。
图1中，标号10表示象微机这样的主信号处理部件，标号20表示数据传输系统，而标号30则表示象声源处理器这样的次信号处理部件。这里，微机10将一个8位并行数据信号，一个系统时钟信号及初始和次输入启动信号输出至数据传输系统20。还有，数据传输系统20将数据传输结束信号传输至微机10并将10位串行数据信号传至声源处理部件30。
图2系表明图1的数据传输系统的一个优选实施例的示意图。
参照图2，数据传输系统20包括一用来在接到初始输入启动信号的锁存N位并行时间数据的初始输入锁存器210，用来通过根据锁存在初始输入锁存器210的时间数据时系统时钟信号进行计数从而产生传输信号的传输时钟信号产生装置240，用来在接到次输入启动信号的锁存N位并行传输数据的次输入锁存器220，用来在接到次输入启动信号的对传输时钟信号进行计数并将数得的值作为输出选择信号(QA、QB、QC和QD)输出的输出选择信号产生装置250，用来在接到输出选择信号后将锁存在次输入锁存器220中的并行传输数据信号转换成N＋2位串行数据信号并经输出口(Y)输出转换了的信号的并行—串行转换器230，及用来在接到来自输出选择信号产生装置250的输出选择信号后产生传输结束信号和选通信号的结束信号产生装置260。
传输时钟信号产生装置240包括可编程序的计数器241和初始触发器242。可编程序的计数器241通过使用锁存在初始输入锁存器210的值作为初值来对系统时钟信号进行计数，然后当产生一个进位信号时便再次将所锁存的值作为初值，从而实现对该初值的编程。初级触发器242使可编程序的计数器241的进位信号与系统时钟信号同步并将该同步化了的信号作为传输信号输出。
输出选择信号产生装置250包括一用来在接到选通信号的选通传输时钟信号的“与”门控251和一个计数器252。计数器252响应次输入启动信号，使用预设值(1010)作为初值来对被选通的传输时钟信号进行计数，并将数得的值作为输出选择信号(QA、QB、QC和QD)发出。因此，计数器252的输出(即数得的值)按下列顺序产生1010—1011—1100—1101—1110—1111—0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1100。
并行—串行转换器230由一个16对1多路转换器构成并经输入端口A2至A9分别接收锁存在次输入锁存器220中的8位数据，在该多路转换器中，一个标号为“1”的逻辑的电源电压被施加在输入端口A0和A10至A15，而A1则接地(逻辑“0”)。计数器252的输出选择信号QA、QB、QC和QD分别被传至上述多路转换器的选择端口S0至S3。
传输结束信号产生装置260包括一用来在输出选择信号值为1100时产生低选通信号的选通电路261和一用来使选通信号与系统时钟信号同步以产生传输结束信号的次级触发器。
参阅图解图2中的线路的各部分的脉冲图形的图3A至3E，可将本发明的操作和效果描述如下。这里首先需要说明的是，图3A系初始输入启动信号，图3B系次输入启动信号，图3C为N位并行传输数据，图3D为N＋2位串行数据输出信号，而图3E则为传输结束信号的波形。
在本发明的数据传输系统中，在图3C所示的数据总线(D0—D7)上的并行时间数据306被锁存在初始输入锁存器210的初始输入启动信号的下降边(参见图3A)。随后，在次输入启动信号的下降边304(参见图3B)，计数器252被消零，且输出选择信号处于初值1010。这样，选通信号升高以便传输时钟信号经“与”门控251进入计数器252的时钟信号端口。然后，在数据总线D0—D7上的并行传输数据308(参见图3C)被锁存在次输入锁存器220中，且计数器252自1010(初值)开始计数直至0000并将计数得的值作为输出选择信号QA、QB、QC和QD发出。当计数器252的输出值落在1010至0000任一值上时，自并行—串行转换器230中的输出保持高势头(参见图3D中的310，且当值变至0001时，一个逻辑低起始信号312被输出。结果，当数值为0010至1001中的任一个时，锁存在次输入锁存器220的并行传输数据10101010(参见图3D中的314)使被顺序输出，而当数值变为1010时，一个结束信号316(已转化成逻辑“1”)被输出。然后，当数到的值为1100时，向传输结束信号产生装置260输出的选通信号降低且传输时钟信号的供应停止。结果，传输结束信号随之降低(参见图3E中的318)。
如上所述，拟提供给从属信号处理部件的数据传输速度可按照由主信号处理部件提供的时间数据来随意加以控制。这样，本发明便在线路结构体系上提供了方便，因为用户可根据实际应用自由地对传输速度进行编程。
权利要求
1.一种数据传输设备，包括用来在接到一个初始输入启动信号后锁存N位并行时间数据的初始输入锁存装置；用来通过对系统时钟信号按照所锁存的N位并行时间数据进行计数来产生传输时钟信号的传输时钟信号产生装置；用来在接到次输入启动信号后锁存N位并行传输数据的次输入锁存装置；用来在接到次输入启动信号后对传输时钟信号进行计数并将数得的值作为输出选择信号输出的输出选择信号产生装置；和用来在接到输出选择信号后将所锁存的N位并行传输数据转换成N＋2位串行数据输出信号并输出所转化的信号的并行—串行转换装置。
2.根据权利要求1所述的数据传输设备，进一步包括用来在接到输出选择信号后产生传输结束信号的传输结束信号产生装置。
3.根据权利要求1所述的数据传输设备，其中所提及的传输时钟信号产生装置包括一个用来通过用锁存在所述初始输入锁存装置里的值作为初值并在出现进位信号时再将所锁存的值作为初值输入的可编程序的计数器；和一个用来使所述可编程序的计数器的进位信号与系统时钟信号同步并将该同步化了的进位信号作为传输时钟信号发出的初始触发器。
4.根据权利要求1所述的数据传输设备，其中所述输出选择信号产生装置包括一个用来在接到选通信号后选通传输时钟信号的“与”门控；和一个在接到次输入启动信号后消零的计数器，用来通过用一预设值作为初值并将所数得的值作为输出选择信号发出。
5.根据权利要求1所述的数据传输设备，其中所提及的并行—串行转换装置由一个16对1多路转换器构成。
6.根据权利要求2所述的数据传输设备，其中所述传输结束信号产生装置包括一个用来接收输出选择信号和在所接收的值为一预定值时产生选通信号的选通电路；和一个用来使选通信号与系统时钟信号同步从而产生传输结束信号的次触发器。
全文摘要
一种数据传输设备，包括锁存并行时间数据的初始输入锁存器，一个产生传输钟信号的传输钟信号发生器，一个在接到次输入启动信号后锁存N位并行传输数据的次输入锁存器，一个在接到次输入启动信号后对传输钟信号进行计数并将所数得的值作为输出选择信号发出的输出选择信号发生器，和一个在接到输出选择信号后将锁存的N位并行传输数据信号转换成N+2位串行数据输出信号的串行一并行转换器。
文档编号G10H1/00GK1127387SQ9510777
公开日1996年7月24日 申请日期1995年6月28日 优先权日1994年12月19日
发明者崔海玟, 朴洪淳 申请人:三星电子株式会社