专利名称：形成掺杂相变材料的复合靶溅射的制作方法
技术领域：
本发明涉及以包括硫族化物(chalcogenide)材料的相变材料为基础的用于存储器装置的制造方法，以及使用于这类装置的用于形成掺杂硫族化物材料的方法。
背景技术：
相变基础存储器材料，像是硫族化物基础材料以及类似的材料，可通过在集成电路中施加电流至适合于执行的准位，而被导致来改变非结晶相及结晶相之间。非结晶相的特征在于具有比可被立即读取以指示数据的结晶相还高的电阻。这些特性已产生在使用可编程的电阻材料的利益，以形成可以随机动态来读取及写入的非易失性存储电路。从非结晶相到结晶相的变化通常是较低电流的操作。在此意指复位的从结晶相到非结晶相的变化通常是较高电流的操作，其包括一短高电流密度脉冲来融化或破坏结晶结构，在相变材料快速冷却后，淬熄该相变过程并容许至少一部份的相变材料在非结晶相中变稳定。硫族化物及其它相变材料可与添加物结合来修饰该材料的导电率、过渡温度、融化温度及其它特性。结合相变材料与添加物有时是指「以不純物掺杂」或加入「掺杂物」。与本说明书有关的用语「添加物」、「掺杂物」或「不純物」可被交替地使用。与硫族化物使用的代表性添加物包括氮气、硅、氧气、ニ氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。例如，參阅美国专利第6，800，504号(金属掺杂)及美国专利公开案第2005/0029502号(氮掺杂)。研究持续进行以提供在相变存储器中通过调整掺杂浓度来以低复位电流操作的存储器装置。于2010年3月10日申请、申请号第12/729，837号、名称为「具有ー个或多个非定值掺杂浓度分布的相变化存储器」的美国共同专利申请案描述用于许多目的的硫族化物的添加物的使用，在此充分地提出以并入本文作为參考。介电性添加物，尤其是被广泛地提出用于锗锑碲(GST)为基础的硫族化物的氧化硅及氮化硅，在某种程度上难以执行用于制造足够产量。例如，使用氧化硅靶材及硫族化物靶材的共同溅射，然而调整施加于该两种靶材的电力则可被用于产生氧化硅掺杂的硫族化物。例如，參阅Ryu等人的文章电化学与固态快报2006年第9卷第8期第G259至G261页之「用于相变随机存取存储器装置的在由磁控管溅射制备的锗锑碲(Ge2Sb2Te5)薄膜的ニ氧化硅并入效应」，Lee等人的文章应用物理快报2006年第89期第163503页的「在锗锑碲-氧化硅(Ge2Sb2Te5-SiOx)混合层的分离区域形成」，Czubatyj等人的文章E*PC0S06 2006年的「在双向存储器装置的电流降低」，Noh等人的文章材料研究学会研讨会会议记录2006年第888期的「通过添加氧化娃(SiOx)的锗锑碲的修饰，以用于促进相变随机存取存储器的操作」，全部均描述共同溅射的使用。Liang等人的美国专利公开号(US 2009/0078924，公开于2009年3月26日)在第2页第
段描述当在溅射腔室使用氧气加入氧时，使用具有単一元素硅靶材及锗锑碲靶材的反应性共同溅射以形成氧化硅掺杂的硫族化物。与氮化物添加物有关的Chen等人的现有技术美国专利第6，501，648号、名称为「相变材料及相关存储器装置」在第5栏第54-63页描述了现有技术共同溅射、复合溅射及単一元素靶材反应性溅射技木。
然而，在共同溅射エ艺及用于介电性添加物的复合靶エ艺所制造的粒子，其会污染水的表面并降低产量。虽然使用添加物可达到在产量上的实质利益，但涉及制造掺杂的硫族化物的议题仍然可靠且具成本效益的方式。因此，其欲提供满足上述讨论的产量、耐久性及数据保存议题的存储器単元。
发明内容
有鉴于此，本发明所描述的具有硅或其它半导体，或以硅为基础或其它以半导体为基础的添加物而形成相变材料层的方法，是以使用包含硅或其它半导体以及相变材料为基础的复合溅射靶材，且其中硅或其它半导体的浓度高于所形成的层中的硅或其它半导体的特定浓度的5倍以上。对于在锗锑碲(GST)型相变材料中的以硅为基础的添加物，溅射革巴材可包括至少30原子百分比(at% )的娃及较佳地介于40至60at%的娃。该方法包括使用溅射靶材而形成材料层，其中溅射靶材具有如上述的特性。将衬底及溅射靶材固定于ー溅射腔室，而且实施条件以引起溅射。为了形成以硅为基础的添加物，例如氧化硅或氮化硅，在溅射程序期间中将氧气或氮气的反应性气体加入腔室。氧气或氮气的浓度基于所形成的层中所预期的特定浓度而加以设定。可形成多层的实施例，其中使用复合靶材但没有反应性气体来形成多层中的一层，并且使用复合靶材及反应性气体来形成多层中的一层或更多其它层。因此，硅掺杂的锗锑碲及氧化硅掺杂的锗锑碲的双层可在单ー溅射腔室中形成。半导体与以半导体为基础的添加物的其它组合可以使用単一腔室及单ー溅射靶材并通过控制反应性气体的气流而形成。如同本发明所描述，可以使用所形成的存储器材料层来形成存储器装置。包括背板及靶材的溅射靶材被描述。该靶材包括例如锗锑碲的相变材料及至少30at%的硅或其它半导体。在本发明描述的技术的其它观点及优点可见于以下的图式说明、详细说明及权利要求范围。
图I为具有介电掺杂锗锑碲存储器层的相变存储器単元的简单剖面图。图2为在本发明描述的包含复合靶材的溅射腔室的简图。图3为在本发明描述的包含复合靶材及加入准直仪的溅射腔室的简图。图4A为一曲线图，其显示在垂直轴上的沉积薄膜的硅浓度及在水平轴上的复合靶材的硅浓度。图4B为如同在本发明描述的包括复合靶材料的溅射靶材的简图。图5至图8为在本发明描述的使用复合靶材的エ艺的简易流程图。图9为如同本发明描述的所制造的相变存储器単元的简易剖面图，该相变存储器单元具有在两区域具有不同掺杂分布(dopant profiles)的存储器层。
图10为如同本发明所描述的使用复合溅射靶材所制造的存储器材料及多个掺杂物的浓度分布(concentration profiles)示意图。图11为在本发明描述的使用复合溅射靶材所制造的具有相变存储器元件的存储器単元的另ー实施例示意图。图12为在本发明描述的使用复合溅射靶材所制造的具有相变存储器元件的存储器単元的另ー实施例示意图。图13为如同在本发明描述的使用复合溅射靶材所制造的使用相变材料的エ艺的 简图。图14为包含具有非常态添加物分布的相变存储器单元阵列的集成电路存储器装置的示意图。主要元件符号说明100存储器单元110作用区域116存储器元件120第一电极122宽度130介电层140第二电极(或顶部电扱) 150腔室(或溅射腔室)151溅射靶材152衬底153钝气来源154反应性气体来源155真空泵浦156电源供应器及控制器157准直仪170溅射板171 背板201 207步骤211 218步骤221 229步骤231 239步骤300存储器单元310作用区域312双层312A第一相变材料层312B第二层320底部电极322宽度330介电层340顶部电极400存储器单元410作用区域413非作用区域416存储器元件417宽度420第一电极422 上表面424下表面440第二电极500存储器单元510作用区域516存储器元件520第一电极540第二电极600、610、620、630 步骤710集成电路712存储器阵列714字线译码器及驱动器(或字线译码器)716多个字线718位线译码器720多个字线722总线724区块726数据总线
728数据输入线730其它电路732数据输出线734控制器736偏压电路电压及电流源
具体实施例方式本发明的实施例 的详细说明參照图I至图14而提供。图I说明了包括存储器元件116的存储器単元100的剖面图，存储器元件116由相变材料的本体所组成，相变材料具有例如硅、氧化硅或氮化硅的添加物，沿着内电极电流通过存储器元件116。存储器単元包括作用区域110。存储器単元100包括延伸穿过介电层130以连接存储器元件116的下表面的第一电极120，以及在存储器元件116上的第二电极140。第一及第ニ电极120、140可包括例如氮化钛或氮化钽。或者，第一及第ニ电极120、140每ー个可为钨、氮化钨、氮化铝钛或氮化铝钽，对于其它范例，或包括一或多个选自由掺杂硅、硅、碳、锗、铬、钛、钨、钥、铝、钽、铜、钼、铱、镧、镍、氮、氧及钌及其组合所组成的群组的元素。在所说明的实施例中，介电层130可包括氮化硅、氮氧化硅、氧化硅及其它材料。如图I所见，第一电极120的相当窄的宽度122 (其在某些实施例为直径)导致在第一电极及存储器元件之间的接触区域小于存储器元件116及顶部电极140之间的接触区域。因此，电流被集中于存储器元件116相邻第一电极120的部分，导致如同所见的作用区域110与第一电极120接触或接近第一电极120。存储器元件116也包括在作用区域110外的非作用区域，其定义上为不起作用的，它在操作期间未经过相变(phasetransitions)。存储器元件包括基础相变材料。存储器元件116的基础相变材料在此范例中包括锗锑碲(Ge2Sb2Te5)。基础材料可被定义为选择作为相变材料的元素组合，且以该材料的特性的浓度分布来沉积。当添加物被组合时，基础材料的元素浓度并未相对于其它材料而改变。其它基础相变材料可被使用，包括锗铺締化合物(Ge (X) Sb (2y) Te (x+3y)),其中x及y为整数(包括O)。不同于锗锑碲为基础的材料的其它基础相变材料也可被使用，包括可被描述为Ga(X)Sb(X+2y)Te(3y)且x、y为整数的镓锑碲(GaSbTe)系统。或者，基础相变材料可选自银铟锑碲(Ag(x) In(y) Sb2Te3)系统，其中x、y小数可小于I。在另ー实施例中，使用氧化硅及硅的复合掺杂的非常态添加物浓度分布可被形成。例如，在底部第一电极120及存储器元件116之间的接ロ的氧化硅添加物的相变材料可具有约5原子百分比(at% ) ±2at%的硅浓度，以及约10at% ±4at%的氧浓度。除了硅被计数为ニ氧化硅的一部分之外，在此范例中最高的硅添加物是介于约I至5at%之间。因此，对元素硅及氧的合并浓度分布以及锗锑碲基础材料可包括IOat %的硅、IOat %的氧及SOat %用以合并锗锑碲的元素。硅添加物增进延迟时间及耐久性但可减缓设定时间被发现。在作用区域110内加入高浓度的硅可增进在作用区域内的延迟，而在远离作用区域110的区域并未显著地影响延迟。而且，远离作用区域的硅掺杂的缩减可降低存储器単元的整体电阻，并增进将技术縮小至越来越低的操作电压的能力。图2为溅射系统的简图，也已知为物理气相沉积系统，其可被在本发明描述的复合靶材加以使用。溅射系统包括固定溅射靶材151及衬底152的腔室150。溅射靶材151及衬底152被耦合至用以在溅射过程期间施加偏压的电源供应器及控制器156。所施加的偏压可为直流电、脉冲直流电、射频及其组合，而且由控制器来开启及关闭及调控，如同适合一特定溅射过程。溅射腔室150配置真空泵浦155或用于将腔室抽真空及移除多余气体的其它装置。而且，将腔室配置例如氩气的钝气来源153以及例如在此范例所描述的氧气或氮气的反应性气体来源154。为了在溅射过程中在要形成的层的组合上具有效果，该系统具有动态地控制来自来源153、154的气流的能力。溅射靶材151包括相变材料及硅的复合物，而且作为用来在衬底152上形成ー层的材料来源。其将被察知的是这是ー张足以用于本发明说明的启发式目的的简图。溅射腔室为半导体制造エ厂的标准设备，而且可由多种商业来源取得。图3为另ー溅射系统的简图，其也可如同本发明所描述的以溅射靶材使用。图3 不同于图2在于准直仪157被设置于靶材151及衬底152之间。当溅射包含一高深宽比(aspect ratio)特征的衬底时,可以使用准直仪157以增进在高深宽比特征上的涵盖一致性。某些溅射系统若有需要时，具有将准直仪移进及移出溅射腔室的能力。參照图4A及图4B，用来描述包含相变材料及硅的复合物的溅射靶材。图4A为溅射靶材硅含量的曲线图，该溅射靶材为在沉积薄膜上的锗锑碲及硅的复合物。正如所见，为了在相变薄膜的硅含量达到4至IOat %之间，复合靶材具有40至60%之间的硅。为了在所形成的层达到约2at %的浓度，在溅射靶材中的硅浓度必须约高于5倍。此比例对所形成的层中约3%至5%的特定硅浓度则增加至约高于10倍。当在靶材中的硅浓度超过约60%时，在材料中的相变化变得难以引起。硅浓度对使用硅及锗锑碲的相变层的最終有效配方为大约5%是所期望的。因此，较佳地是以30至60at%之间的硅形成溅射靶材，在溅射层产生约4到约8at%的硅。所发现的是在较大的腔室使用较大的靶材，例如13英时的靶材，50at%的硅靶材在相变薄膜产生8at %的硅。因此，在测试的腔室中，较大的靶材中硅的较低浓度，低至30at %的硅靶材，可被使用来制造在沉积薄膜上所期望的硅浓度。 图4B为根据本发明的溅射靶材的简图。该溅射靶材包括本质上由相变材料及硅复合物所组成的溅射板170，以及被配置用于固定在溅射系统的背板171。为了制造如图4B所示的溅射靶材，例如，可通过提供大量粉末来制造溅射板170，该大量粉末包括了共同地在期望比例上包含相变材料及添加物硅的粒子。然后，该大量粉末容易受到ー或多种机械合金、研磨或混合过程的影响，以产生经处理的大量。然后，该经处理的大量被合并，例如通过烧结或其它过程以压缩及合并该经处理的大量，以制造具有所期望组成的溅射板。图5至图8说明了如上所述，使用复合靶材用于形成具有以硅为基础的添加物的相变层的代表性制造流程。图5说明了用于形成具有硅添加物的相变材料层的流程，使得该层具有介于4至8at%之间的硅。在制造集成电路期间，晶圆被加工到要求一存储器材料层的程度上。该晶圆及硅/相变材料复合靶材被固定在溅射腔室(步骤201)。接着，将腔室抽真空(步骤202)。将例如氩气的钝气流入腔室，以建立适用于溅射的空气(步骤203)。将例如直流偏压的ー偏压施加越过衬底及靶材，以在溅射腔室内建立必要的电场以引起溅射过程(步骤204)。选择性地，在将晶圆曝露于溅射空气之前，可执行ー预溅射间隔以准备靶材。在晶圆曝露时维持用于溅射的条件，使得时间间隔足以在衬底上获得所预期的存储器材料厚度(步骤205)。关闭偏压，并冲洗腔室(步骤206)。最后移除该晶圆(步骤207)。使用介于30至60at%之间的硅的复合靶材，以包括像锗锑碲的相变材料的平衡，最终层将具有例如介于4至8at%之间的有效硅浓度的結果。图6说明了用于形成具有氧化硅添加物的相变材料层的流程，使得该层具有介于4至8at%之间的硅及所期望的氧浓度。在制造集成电路期间，晶圆被加工到要求一存储器材料层的程度上。该晶圆及硅/相变材料复合靶材被固定在溅射腔室(步骤211)。接着，将腔室抽真空(步骤212)。将例如氩气的钝气流入腔室，以建立适用于溅射的空气(步骤213)。然后，将钝气与反应性气体的组合流入腔室，其中反应性气体在此范例中为氧气，并具有被选来在相变材料达到所预期的氧化硅配方的流速(步骤214)。将例如直流偏压的ー偏压施加越过衬底及靶材，以在溅射腔室内建立必要的电场以引起溅射过程(步骤215)。选择性地，在将晶圆曝露于溅射空气之前，可执行ー预溅射间隔以准备靶材。在晶圆曝露时维持用于溅射的条件，使得时间间隔足以在衬底上获得所预期的存储器材料厚度(步骤216)。关闭偏压，并冲洗腔室(步骤217)。最后移除该晶圆(步骤218)。使用介于40至 60at%的娃的复合祀材，以包括像锗铺締的相变材料的平衡,在例如介于I至6sccm的流速下，合并将例如氧气的反应性气体加入至腔室，最終层将具有最終有效的氧化硅浓度，具有例如介于4至8at%之间的硅，以及介于4至24at%之间的氧。图7说明了用于形成包括具有硅添加物的第一层以及具有氧化硅添加物的第二层的双层相变材料的流程。在制造集成电路期间，晶圆被加工到要求一存储器材料层的程度上。该晶圆及硅/相变材料复合靶材被固定在溅射腔室(步骤221)。接着，将腔室抽真空(步骤222)。将例如氩气的钝气流入腔室，以建立适用于溅射的空气(步骤223)。将例如直流偏压的ー偏压施加越过衬底及靶材，以在溅射腔室内建立必要的电场以引起溅射过程(步骤224)。选择性地，在将晶圆曝露于溅射空气之前，可执行ー预溅射间隔以准备靶材。在晶圆曝露时维持用于溅射的条件，使得时间间隔足以在衬底上获得所预期的第一存储器材料层的厚度(步骤225)。在一代表性范例中，具有约I至IOnm厚度的硅掺杂的锗锑碲化合物在此步骤形成。然后，以适当步骤来冲洗及再组成溅射的环境，将在溅射腔室的气体组成改变成为钝气与反应性气体的组合，其中反应性气体在此范例中为氧气并具有被选择用来在相变材料达成所预期的氧化硅配方的流速(步骤226)。施加越过衬底及靶材的偏压，例如直流偏压，可維持相同于或改变为相对于在溅射期间没有反应性气体所施加的偏压，以在溅射腔室内建立必要的电场以引起溅射过程。溅射条件被維持一足够的时间间隔，以在衬底上获得具有氧化硅添加物的所预期的存储器材料的厚度(步骤227)。在代表性的范例中，氧化硅掺杂的锗锑碲化合物以介于90至IOOnm之间的厚度形成。关闭偏压，并冲洗腔室(步骤228)。最后，移除晶圆(229)。图8说明了用于形成包括具有硅添加物的第一层、具有氧化硅添加物的第二层以及具有氮化硅添加物的第三层的多层相变材料的流程。在制造集成电路期间，晶圆被加工到要求一存储器材料层的程度上。该晶圆及硅/相变材料复合靶材被固定在溅射腔室(步骤231)。接着，将腔室抽真空(步骤232)。将例如氩气的钝气流入腔室，以建立适用于溅射的空气(步骤233)。将例如直流偏压的ー偏压施加越过衬底及靶材，以在溅射腔室内建立必要的电场以引起溅射过程(步骤234)。选择性地，在将晶圆曝露于溅射空气之前，可执行ー预溅射间隔以准备靶材。在晶圆曝露时维持用于溅射的条件，使得时间间隔足以在衬底上获得所预期的第一存储器材料层的厚度(步骤235)。然后，当关闭偏压时，将在溅射腔室的气体组成改变成为钝气与反应性气体的组合，其中反应性气体在此范例中为氧气并具有被选择用来在相变材料达成所预期的氧化硅配方的流速(步骤236)。施加越过衬底及靶材的偏压，例如直流偏压，可維持相同于或改变为相对于在溅射期间没有反应性气体所施加的偏压，以在溅射腔室内建立必要的电场以引起溅射过程。溅射条件被維持一足够的时间间隔，以在衬底上获得具有氧化硅添加物的所预期的存储器材料厚度(步骤237)。然后，当关闭偏压时，将在溅射腔室的气体组成改变成为钝气与第二反应性气体的组合，其中该反应性气体在此范例中为氮气并具有被选择用来在相变材料达成所预期的氮化硅配方的流速(步骤238)。施加越过衬底及靶材的偏压，例如直流偏压，可維持相同于或改变为相对于在溅射期间没有反应性气体或具有第一反应性气体所施加的偏压，以在溅射腔室内建立必要的电场以引起溅射过程。溅射条件被維持一足够的时间间隔，以在衬底上获得具有氧化硅添加物的所预期的存储器材料的厚度(步骤239)。虽然未显示于图8，关闭偏压，冲洗腔室，并移除晶圆。
在图5至图8所说明的流程为多个程序组合的代表，其可使用复合靶材加以应用，并允许使用単一复合溅射靶材及单ー溅射腔室来形成多层存储器元件的配方。举例来说，例如于图9所示的存储器単元可使用具有复合硅/相变靶材的一腔室溅射过程而加以制造。在图9的存储器单元300具有从底部入口结构延伸通过介电层330的底部电极320。在双层312的存储器材料由第一相变材料层312A及第ニ层312B所构成，第一相变材料层312A包含具有硅添加物的相变材料，第二层312B包含例如相变材料及氧化硅的组合。顶部电极340形成于双层312上方。作用区域310存储单元主要发生双层312的第一层312A中，并且具有部份由底部电极320的宽度322所決定的尺寸。双层存储器元件可根据上述图7的过程加以制造。图10为在垂直轴上基础相变材料的浓度对水平轴上沉积层深度的图，说明了可使用像图8的流程所执行的更复杂的掺杂分布。正如所见，基础相变材料的相对浓度在存储器层的厚度必须始終一致。所掺杂的相对浓度说明了对第一歩骤相邻底部电极的氧化硅掺杂层的形成，接着为氮化硅掺杂层，然后接着再次为到顶部电极的另ー氧化硅掺杂层。此多层结构可使用単一复合硅/相变溅射靶材而实施，当在沉积过程期间改变反应性气体吋，而在氧化硅及氮化硅掺杂层之间改变。位于底部电极及存储器元件之间界面的相变材料的氧化硅添加物可具有约5at% ±2at%的硅浓度以及约10at% ±4at%的氧浓度。在此范例中最大的氮化硅添加物可具有5at% ±2at%的硅以及8. 3at% ±3. 3at%的氮化物。所发现的是氮化硅掺杂的锗锑碲(SiN-doped GST)比氧化硅-锗锑碲(SiO-GST)提供更好的延迟时间，但装置比SiO-GST更早失效。当整体作用区域经常性地以氮化硅掺杂吋，图10的实施例提出了比通过以氧化硅掺杂相邻的第一及第ニ电极的界面区与以氮化硅掺杂该作用区域而在该区域没有显著的氧化硅贡献较好的耐久性及延迟。而且，在顶部电极介于氮化硅掺杂区域及界面区域之间的大片区域在此范例中仅以ニ氧化硅掺杂。图11说明了包括存储器元件416的存储器単元400的剖面图，该存储器元件416在通过存储器元件416的内电极电流路径，由具有以硅为基础的添加物的相变材料本体所构成。例如在图11显示的用于制造存储器単元的过程可包含使用如图3所示的在溅射腔室中的准直仪，以及像图5至图8其中之一的流程以符合特定的执行。存储器单元400包括分别在上表面及下表面422、424接触第一及第ニ电极420、440的一柱状存储器兀件416。存储器兀件416具有实质上与第一及第ニ电极420、440相同的宽度417，以定义被介电质(未示出)包围的多层柱状物。如本发明所使用，用语“实质上”是指来适应制造极限。在操作上，当电流通过第一及第ニ电极420、440并通过存储器元件416时，作用区域410比存储器元件的其它部份(如非作用区域413)加热更快速。图12说明了包括存储器元件516的存储器単元500的剖面图，存储器元件516由具有以硅为基础的添加物的相变材料本体所构成。例如在图11所示的用于制造存储器单元的过程可包括如同在图3所示使用在溅射腔室中的准直仪，以及像图5至图8其中之一的流程以适应特别的执行。存储器単元500包括被介电质(未显示)所围绕的孔洞形式的存储器単元516，其分别在上表面及下表面接触第一及第ニ电极520、540。存储器元件具有比第一及第ニ电极小的宽度，而且在操作时，当电流通过第一及第ニ电极之间及通过存储器元件时，作用区域 510比存储器元件的其它部份加热更快速。如同将了解的是，如本发明描述所形成的存储器材料可被用于许多存储器单元结构，并非限定于如本发明所描述的存储器单元结构。图13说明了如本发明所描述的用于制造具有非常态添加物浓度分布的存储器单元的制造过程，该存储器単元具有像图I的结构。用于存储器単元的元件的元件编号对应于在图I所使用的元件编号。在步骤600，形成延伸通过介电层130的具有一宽度或直径122的第一电极120。在所说明的实施例中，第一电极120包括氮化钛而且介电层130包括氮化硅。在某些实施例中，第一电极120具有亚刻蚀宽度或直径122。第一电极120延伸通过介电层130到下方存取电路(未示出)。下方存取电路可通过本领域所已知的标准程序而形成，而且存取电路元件的配置是取决于在本发明描述的存储器単元所执行的阵列配置。一般而言，存取电路可包括存取装置，例如晶体管及ニ极管、字线及来源线、导电插头、以及在半导体衬底内的掺杂区域。第一电极120及介电层130可使用例如于2007年6月18日申请、名称为「ー种用来制造具有柱状底电极相变化存储装置的方法」的美国专利申请案第11/764，678号(现为美国专利公开号2008/0191187)所揭露的方法、材料及エ艺而形成，其在本发明被并入參考。举例来说，电极材料层可在存取电路的上表面形成(未示出)，接着通过使用标准光刻蚀技术在电极层上图案化一光刻胶层，以便形成覆盖于第一电极120的位置的光刻胶掩摸。接者，使用例如氧等离子体来修整光刻胶掩摸，以形成覆盖于第一电极120的位置的具有亚刻蚀尺寸的掩模结构。然后使用经修整的光刻胶掩模来刻蚀电极材料层，从而形成具有亚刻蚀直径122的第一电极120。接着，形成且平面化该介电材料以形成介电层130。如另ー范例，第一电极120及介电层130可使用于2007年9月14日申请、名称为「位于介层窗阵列中并具有自对准且自收敛底电极的相变化存储单元及其制造方法」的美国专利申请案第11/855，979号(现为美国专利公开号2009/0072215)所揭露的方法、材料及エ艺而形成，其在本发明被并入參考。举例来说，介电层130可在存取电路的上表面形成，接着依序形成隔离层及牺牲层。接着，用以产生掩模而接近或等于该エ艺最小特征尺寸的具有开ロ的掩模在牺牲层上形成，该牺牲层的开ロ覆盖于第一电极120的位置。然后使用该掩模来选择性地刻蚀隔离层及牺牲层，从而在隔离层及牺牲层形成一通道(via)并且暴露于介电层130的上表面。在移除掩模后，在该通道上进行选择性凹切刻蚀，使得隔离层被刻蚀而留下完整的牺牲层及介电层130。由于选择性凹切刻蚀程序，然后在通道形成填充材料，其导致在填充材料中的自收敛裂缝在通道内形成。接着，在填充材料上进行非等向性刻蚀程序以打开该裂缝，而且继续刻蚀直到介电层130暴露在低于裂缝的区域，从而在通道内形成包含填充材料的侧壁间隔。该侧壁间隔具有实质上由裂缝尺寸決定的开ロ尺寸，因此可小于显影程序的最小特征尺寸。接着，使用侧壁间隔作为刻蚀掩模来刻蚀介电层130，从而在介电层130形成具有小于最小特征尺寸的ー开ロ。接着，在介电层130的开ロ内形成电极层。然后进行例如化学机械研磨(CMP)的平面化程序，以移除隔离层及牺牲层，并形成第一电极120。相变元件在步骤610形成，其包括例如锗锑碲(Ge2Sb2Te5)的基础相变材料，具有一或多种硅、氧化硅及氮化硅添加物，通过使用具有40至60at%的硅的复合靶材来进行如上所述的溅射。 接着，在步骤620形成第二电极，而且在步骤630进行后段エ艺(back-end-of-1 ine,BE0L)程序以完成芯片的半导体エ艺步骤,得到在图I所说明的结构。BEOL程序可为本领域所已知的标准程序，而且所进行的该程序取决于存储器单元所执行的芯片配置。一般而言，由BEOL程序所形成的结构可包括用以在芯片上互相连接的接点、中间层介电质及不同金属层，包括将存储器单元耦合至周边电路的电路。这些BEOL程序可包括在上升温度的介电材料沉积，例如在400°C沉积氮化硅或在500°C或更高温度的高密度等离子体(HDP)氧化物沉积。由于这些程序，如图14所示的控制电流及偏压电流在该装置上形成。图14为本发明所描述的使用具有非常态添加物浓度分布的存储器单元所执行的包括存储器阵列712的集成电路710的简易方块图。具有读取、设定及复位模式的字线译码器714被耦合至沿着存储器阵列712的列所排列的多个字线716且与多个字线716电通讯。位线(行)译码器718与沿着该阵列712的行所排列的多个字线720进行电通讯，用于在阵列712读取、设定及复位相变存储器単元(未示出)。在总线722的地址被提供到字线译码器及驱动器714以及位线译码器718。在区块724的感应电路(感应扩大器)及数据输入结构，其包括用于读取、设定及复位模式的电压及/或电流源，经由数据总线726被耦合至位线译码器718。数据经由数据输入线728从集成电路710上的输入/输出端，或从集成电路710的内部或外部的其它数据来源，提供到区块724的数据输入结构。其它电路730可被包含在集成电路710上，例如一般用途的处理器或特定用途的应用电路，或由阵列712所支持的提供系统单芯片功能的模块组合。数据经由数据输出线732从区块724的感应扩大器提供至集成电路710上的输入/输出端，或到集成电路710的内部或外部的其它数据来源。在此范例执行的控制器734使用偏压配置状态机器，控制偏压电路电压及电流源736的应用，以用于包括对于字线及位线的读取、编程、擦除、擦除验证及编程验证电压及/或电流的偏压分布的应用。此外，可实施用于融化/降温周期的偏压分布。控制器734可使用本领域所已知的特定用途逻辑电路而执行。在替代的实施例中，控制器734包括一般用途的处理器，其可在相同集成电路上执行，以执行计算机程序来控制该装置的操作。在其它实施例中，特定用途的逻辑电路以及一般用途的处理器的组合可被用于控制器734的执行。在本发明所描述的实施例所使用的材料包括具有一或多种添加物的锗锑碲(Ge2Sb2Te5)基础相变材料。在本发明所述之外的添加物及其它硫族化物同样地可被使用。硫族化物包括形成周期表VIA族部份的四种元素，氧(0)、硫(S)、硒(Se)及碲(Te)，中的任一个。硫族化物包括具有较正电性的元素或基团(radical)的硫族元素(chalcogen)的化合物。硫族化物合金包括硫族化物与例如过渡金属的其它材料的组合。硫族化物合金通常包含一或多种来自元素周期表的IVA族元素，例如锗(Ge)及锡(Sn)。通常，硫族化物合金包括包含一或多个锑(Sb)、镓(Ga)、铟(In)及银(Ag)的组合。许多以相变为基础的存储器材料已在技术文献中描述，包括镓/锑(Ga/Sb)、铟/锑(In/Sb)、铟/硒(In/Se)、锑/碲(Sb/Te)、锗 / 碲(Ge/Te)、锗 / 锑 / 碲(Ge/Sb/Te)、铟 / 锑 / 碲(In/Sb/Te)、镓 / 硒 / 碲(Ga/Se/Te)、锡 / 锑 / 碲(Sn/Sb/Te)、铟 / 锑 / 锗(In/Sb/Ge)、银 / 铟 / 锑 / 碲(Ag/In/Sb/Te)、锗 / 锡 / 锑 / 碲(Ge/Sn/Sb/Te)、锗 / 锑 / 硒 / 碲(Ge/Sb/Se/Te)及碲 / 锗 / 锑 / 硫(Te/Ge/Sb/S)的合金。在锗/锑/碲合金家族中，范围宽广的合金组合是可行的。该等组合可以TeaGebSb1(l(l_(a+b)为特征。研究人员已描述大部分有用的合金为在沉积材料中具有碲平均浓度充分地低于70 %，一般低于约60 %，而且一般介于低至约23 %到约58 %的碲而且最佳地约48 %至58 %的碲。锗浓度在材料中高于约5 %且介于约8 %的低值至约30 %的平均值，其它一般低于50%。最佳地，锗浓度介于约8%至约40%。在此组成中主要构成元素的其它部分为铺。这些百分比为合计为100%构成元素原子的元素百分比(Ovshinsky的美国第5，687，112号专利，第10-11栏)。由其它研究人员所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4及GeSb4Te7 (Noboru Yamada, “用于高数据速度记录的锗锑碲相变光盘的潜力”，国际光学工程学会(SPIE)，1997年第3109期第28-37页)。更一般地，例如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、钼(Pt)及其混合物或合金的过渡金属可与锗/锑/碲进行组合，以形成具有可编程电阻特性的相变合金。Ovshinsky的’112号专利第11-13栏提出了可能有用的存储器材料的特定范例，其范例由此被合并参考。如上所述，一种已被应用于制造氧化硅掺杂的锗锑碲薄膜的技术涉及了在同一腔室使用锗锑碲靶材及氧化硅靶材的共同溅射。此程序已被应用来成功地制造存储器装置。然而，此制造步骤的产量被氧化硅粒子沉积在薄膜上的事实所限制。这些粒子破坏它们所存在的存储器单元，并且降低制造程序的产量。在本发明描述的硅/相变复合靶材的使用以及在溅射过程中使用氧气作为反应性气体已被证实为形成具有氧化硅添加物的相变材料层，其具有与共同溅射所产生的相变材料层相同的特征。然而，在本发明描述的程序并未导致粒子污染物的形成而且提供显著地提升产量。在一测试中，具有50at%的硅以及锗锑碲(Ge2Sb2Te5)相变材料的复合靶材被用于形成氧化硅掺杂的锗锑碲(Ge2Sb2Te5)层。分析所形成的样品以确定材料的相对浓度。在下表的第一样品“(a)COMP”使用约40sccm的IS气气流以及约2sccm的氧气气流而形成。在下表的第二样品“(b)COMP”使用约40sccm的IS气气流以及约4sccm的氧气气流而形成。标示“DUAL”的样品是使用具有氧化硅靶材及锗锑碲靶材的额外的共同溅射而加以 制造。正如所见，在第一样品“(a)COMP”中使用复合靶材将产生具有约4. 7at%的硅浓度及约10at%的氧化物浓度的约102. Onm的层，显示在锗锑碲相变层中约15at%的最终二氧化硅添加物。在第二样品“ (b) COMP ”中使用复合靶材将产生具有约4. 4at%的硅浓度及约14at%的氧化物浓度的约102. Onm的层，显示在锗锑碲相变层中约19&丨％的最终富含氧化物的二氧化硅添加物。增加的氧气气流导致在最终层中较低的硅浓度。硅及氧的最终有效浓度可以使用具有40至60at%范围的娃浓度以及I至6sccm范围的氧气气流的复合革巴材而形成。在溅射过程中使用直流电源。相较下，在二氧化硅及锗锑碲靶材之间以12. 5%功率分压使用共同溅射将产生具有约5. 9at%的硅浓度及22. 7at%的氧浓度的约45. 8nm的层。
[Ge] at.% [Sb] at.% [Te] at.% [Si] at.% [O] at.% t (nm)
(a)COMP.:18.6±0.5 22.7±5 44.0±5 4.7±0.5 10.0±0.5 102.2±5.0
(b)COMP.:17.8±0.5 22.2±5 41.6±5 4.4±0.5 14.0±0.5 101.9±5.0
DUAL: 16.5±0.5 19.9±5 35.0±0.5 5.9±0.5 22.7±0.5 45.8±3.0薄膜中的浓度使用拉瑟福德背向散射光谱(RutherfordBackscatteringSpectrometry)以±0. 5at%的误差进行测量。显示出使用复合派射革巴材所制作的材料的层的测试表现出与那些使用共同溅射靶材所制造的材料相同的行为，在电阻率对温度的曲线方面，该曲线建议结晶温度及融化温度仍然相同。然而，层是使用溅射靶材而没有二氧化硅粒子来形成，而且可以实质上更大的产量来制造。额外的测试使用氮气作为反应性气体而完成。在这些样品中，氮化硅添加物在锗锑碲薄膜中形成。在本发明所描述的使用共同溅射程序及使用复合溅射靶材之间的相较结果被产生。下表显示使用共同溅射的样品“DUAL”及使用复合靶材的样品“C0MP”的特征。在样品“C0MP”中，氮气气流为约4. 5sccm而氩气气流为约80sCCm。在溅射过程中使用直流电源。
DUAL [Ge]at.%[TeSb]at.%[Si]at.%[N]at.%
at.%[Ar]at.%t (nm)
18.牡0.562.5±0.55.9±0.55.2±0.57.2±0.50.8±0.249.3±5.0
COMP.: [Ge]at.%[Sb]at.%[Te]at.%[Si]at.%[N]at.%
at.%T (nm)
19.0±0.5 22.5±5 42.8±5 4.6±0.5 5.0±0.5 6.1±0.5 95.3±5.0在这些结果中，氧气0及氩气Ar读值并不被认为与薄膜组成有关。当然它们可能在操作过程中由样品的其它结构或样品的氧化引起。样品的测试被完成而显示出薄膜的性能是等效的，然而使用复合靶材所降低的产量则显著地增加。而且，具有氮化硅添加物的锗锑碲材料的操作速度证实比通过共同溅射产生的样品还要快的切换速度。而且，在锗锑碲层的氮化硅添加物产生了具有大约一千万次周期或更长耐久性的实验性存储器层。使用用于相变存储器的二氧化硅掺杂的锗锑碲相变材料的优点包括降低相变材料的晶粒尺寸，消除相变材料内及界面的空隙的形成，以及在芯片产量上的整体改善，同时维持非掺杂相变材料的耐久特性。可与氧气或氮气反应以在沉积薄膜上形成氧化物及氮化物而形成介电质的其它材料可被使用为相变材料中的添加物。使用半导体及相变合金的复合靶材可如同本发明所述的制造及使用，其中在溅射靶材的添加物大约为沉积薄膜上半导体所期望浓度的5至10倍。 当本发明通过并入以上详细的较佳实施例及范例而被揭露时，其可被了解为这些范例意指为说明性的含意而非限定含意。被预期的是修 饰及组合将立即被本领域的技术人员想到，其修饰及组合将在本发明的精神而且在随附的权利要求范围的范围内。
权利要求
1.一种用于形成一存储器单元的方法，包括 在一衬底上形成一底部电极结构； 使用一包含至少30原子百分比的硅以及二种以上相变材料元素的溅射靶材； 在该底部电极上通过溅射来形成具有硅或以硅为基础的添加物的一相变存储器材料层；以及 在该存储器材料层上形成一顶部电极。
2.根据权利要求I所述的方法，包括 将该溅射靶材及该衬底固定于一腔室；以及 在该腔室实施溅射条件，并将氧气与氮气其中之一加入该腔室。
3.根据权利要求I所述的方法，包括 将该溅射靶材及该衬底固定于一腔室；以及 在将氧气加入该腔室时，在该腔室实施条件以引起溅射，在该腔室的氧气的浓度及在该靶材的硅的浓度导致在该存储器材料层的氧化硅，且其中在该相变存储器材料层的硅浓度介于4原子百分比至6原子百分比之间。
4.根据权利要求I所述的方法，包括 将该溅射靶材及该衬底固定于一腔室；以及 在一第一时间间隔接着一第二时间间隔的期间，在该腔室实施条件以引起溅射，且包括在所述第二时间间隔的期间但并非在该第一时间间隔的期间将氧气与氮气其中之一加入该腔室。
5.根据权利要求I所述的方法，包括 将该溅射靶材及该衬底固定于一腔室；以及 在一处理间隔的期间在该腔室实施条件以引起溅射，且包括在所述处理间隔将选择用于与硅反应的一反应性气体加入该腔室。
6.根据权利要求5所述的方法，包括在所述处理间隔改变所述反应性气体的浓度。
7.根据权利要求I所述的方法，其中该溅射靶材包括介于40原子百分比至60原子百分比之间的硅。
8.一种形成一掺杂相变材料层的方法，包括 使用一含有至少30原子百分比硅以及二种以上相变材料元素的溅射靶材；以及 利用该靶材，溅射形成一材料层。
9.根据权利要求8所述的方法，包括 将该溅射靶材固定于一腔室；以及 在该腔室实施溅射条件，并将氧气与氮气其中之一加入该腔室。
10.根据权利要求8所述的方法，包括 将该溅射靶材固定于一腔室；以及 在一第一时间间隔接着一第二时间间隔的期间，实施条件以引起溅射，且包括在所述第二时间间隔的期间但并非在该第一时间间隔的期间将氧气与氮气其中之一加入该腔室。
11.根据权利要求8所述的方法，包括 将该溅射靶材固定于一腔室；以及 在一处理间隔的期间实施条件以引起溅射，且包括在所述处理间隔的期间将选择用于与硅反应的一反应性气体加入该腔室。
12.根据权利要求11所述的方法，包括在所述处理间隔的期间改变所述反应性气体的浓度。
13.根据权利要求8所述的方法，其中该溅射靶材包括介于40原子百分比及60原子百分比之间的硅。
14.一种溅射靶材，包括一相变材料及至少30原子百分比的硅。
15.根据权利要求14所述的溅射靶材，其中该溅射靶材包括介于40原子百分比至60原子百分比之间的硅。
16.根据权利要求14所述的溅射靶材，其中该溅射靶材包括锗锑碲化合物(GexSbyTez)以及介于30原子百分比至60原子百分比之间的硅。
17.根据权利要求14所述的溅射靶材，其中该溅射靶材包括锗锑碲化合物(GexSbyTez)以及介于30原子百分比至60原子百分比之间的硅，其中x、y及z分别为2、2及5。
18.—种包括一相变存储器兀件的集成电路,该相变存储器兀件包括具有娃或以娃为基础的添加物的一相变材料层，该层使用包括一相变材料及硅的一溅射靶材加以制造，该硅在该靶材中具有超过30原子百分比的浓度。
19.根据权利要求18所述的集成电路，其中该溅射靶材包括锗锑碲化合物(GexSbyTez)以及介于30原子百分比至60原子百分比之间的硅。
20.一种通过用于以一介电添加物形成一相变材料层的方法，该介电添加物通过将一添加物元素与氧气或氮气反应所形成，包括 将一溅射靶材固定于一腔室，该溅射靶材包括比在该层的特定浓度高于5倍的在该溅射靶材中的该添加物元素，且包含二或多种元素的相变材料； 将一衬底固定于该腔室， 在该腔室中实施条件以引起溅射；以及 当实施所述条件以引起溅射时，将氧气及氮气其中之一加入该腔室。
21.—种用于形成一相变材料层的派射祀材,该相变材料层具有一添加物兀素的一特定浓度，该添加物元素与氧气或氮气反应，用以形成一介电质，该靶材包括一相变材料以及该添加物元素，该添加物元素在该靶材具有超过该层特定浓度5倍的浓度。
22.一种包括一相变存储器元件的集成电路，该相变存储器元件包括一相变材料层及一介电质，该介电质包括氧气或氮气的化合物以及与该氧气或氮气反应的一添加物元素，该添加物元素对该层具有一特定浓度，该层使用包括一相变材料及该添加物元素的一溅射靶材加以制造，该添加物元素在该靶材具有超过该层特定浓度5倍的浓度。
23.根据权利要求22所述的集成电路，其中该溅射靶材包括锗锑碲化合物(GexSbyTez)及介于30原子百分比至60原子百分比之间的硅。
24.根据权利要求22所述的集成电路，其中该相变材料层及介电质包括超过6原子百分比的氧化硅。
全文摘要
本发明公开了是有关于以包括硫族化物材料的相变材料为基础的用于存储器装置的制造方法，以及使用于这类装置的用于形成掺杂硫族化物材料的方法。溅射靶材具有硅或另一半导体，或以硅为基础或其它以半导体为基础的添加物的相变材料层，使用包括硅或其它半导体以及相变材料的复合溅射靶材而形成。硅或其它半导体的浓度高于所形成的层中的硅或其它半导体的特定浓度5倍以上。对于在锗锑碲型相变材料中的以硅为基础的添加物，溅射靶材可包括超过40原子百分比的硅。以硅为基础的或其它以半导体为基础的添加物在沉积期间，在溅射腔室可使用复合溅射靶材及例如氧气或氮气的反应性气体气流而形成。
文档编号C23C14/06GK102629661SQ20121002191
公开日2012年8月8日 申请日期2012年1月31日 优先权日2011年2月1日
发明者施彦豪, 西蒙·拉梧, 郑怀瑜, 陈介方, 马修·J·布雷杜斯克, 龙翔澜 申请人:国际商用机器公司, 旺宏电子股份有限公司