1.本发明涉及半导体衬底的制造方法、半导体衬底以及抑制生长层的裂纹产生的方法。
背景技术：
：：2.以往，在半导体衬底的制造中，通过在基底衬底上使与基底衬底不同的半导体材料进行晶体生长(所谓的异质外延生长)来制造期望的半导体材料的半导体衬底。3.然而，在异质外延生长中，被视为问题的是，由于两种材料的晶格常数或热膨胀系数的差民而导致生长层中的裂纹产生、位错产生、表面形貌恶化、衬底翘曲等。4.为了解决在生长层中产生裂纹等问题，做法是，在基底衬底和生长层之间形成用于吸收由晶格常数差或热膨胀系数差引起的应力的中间层(所谓的缓冲层)。5.例如，在专利文献1中公开了一种两步生长法，即，为了吸收由si衬底和化合物半导体之间的晶格常数和热膨胀系数差引起的应力或晶体缺陷，在形成化合物半导体层之前形成低温生长层。6.此外，在专利文献2中公开了一种在碳化硅(sic)层和氮化镓(gan)层之间插入氮化铝(aln)层作为缓冲层的技术。7.现有技术文献8.专利文献9.专利文献1：日本特开2000-311903号公报10.专利文献2：日本特开2013-179121号公报技术实现要素：11.发明要解决的问题12.另外，上述生长层中的裂纹产生即使在基底衬底上使与基底衬底相同的半导体材料进行晶体生长(所谓的同质外延生长)的情况下也会出现。即，在底层衬底和生长层的掺杂浓度不同的情况下，由于在基底衬底和生长层之间晶格间距离不同而会产生裂纹。13.本发明要解决的问题在于提供一种能够抑制生长层的裂纹产生的新颖技术。14.解决问题的手段15.解决上述问题的本发明是一种半导体衬底的制造方法，包括：降低基底衬底的强度的脆加工步骤；和在所述基底衬底上形成生长层的晶体生长步骤。16.这样，通过包括降低基底衬底的强度的脆加工步骤，可以将在生长层中产生的应力释放到基底衬底，并且抑制生长层的裂纹产生。17.在本发明的优选实施方式中，所述晶体生长步骤是形成收缩率与所述基底衬底不同的所述生长层的步骤。18.根据本发明，通过将由基底衬底和生长层的收缩率的差引起的应力释放到基底衬底，可以抑制在生长层侧产生裂纹。19.在本发明的优选实施方式中，所述基底衬底和所述生长层是不同的掺杂浓度。20.根据本发明，可以抑制由基底衬底和生长层的掺杂浓度的差引起的裂纹产生。即，可以在同质外延生长中抑制生长层的裂纹产生。21.在本发明的优选实施方式中，所述基底衬底和所述生长层是不同的材料。22.根据本发明，可以抑制由基底衬底和生长层的半导体材料的物性(晶格常数、热膨胀系数)的差引起的裂纹的产生。即，可以在异质外延生长中抑制生长层的裂纹产生。23.在本发明的优选实施方式中，所述脆加工步骤具有：在所述基底衬底上形成贯通孔的贯通孔形成步骤；和去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。24.在本发明的优选实施方式中，所述贯通孔形成步骤通过对所述基底衬底照射激光而形成贯通孔。25.在本发明的优选实施方式中，所述应变层去除步骤通过进行热处理而去除所述基底衬底的应变层。26.在本发明的优选实施方式中，所述基底衬底是碳化硅；所述应变层去除步骤在硅气氛下蚀刻所述基底衬底。27.在本发明的优选实施方式中，所述晶体生长步骤利用物理气相输送法进行生长。28.此外，本发明还涉及一种抑制生长层的裂纹产生的方法。即，解决上述问题的本发明是一种抑制生长层的裂纹产生的方法，其包括在基底衬底上形成生长层之前降低所述基底衬底的强度的脆加工步骤。29.在本发明的优选实施方式中，所述脆加工步骤具有：在所述基底衬底上形成贯通孔的贯通孔形成步骤；和去除通过所述贯通孔形成步骤所引入的应变层的应变层去除步骤。30.在本发明的优选实施方式中，所述应变层去除步骤通过进行热处理而蚀刻所述基底衬底。31.在本发明的优选实施方式中，所述基底衬底是碳化硅；所述应变层去除步骤在硅气氛下蚀刻所述基底衬底。32.发明的效果33.根据所公开的技术，可以提供一种能够抑制生长层的裂纹产生的新颖技术。34.其他问题、特征和优点将通过阅读下面描述的实施本发明的实施方式并结合附图和权利要求而变得显而易见。附图说明35.图1是说明根据实施方式的半导体衬底的制造方法的步骤的说明图。36.图2是说明根据实施方式的半导体衬底的制造方法的步骤的说明图。37.图3是根据实施方式的贯通孔形成步骤的说明图。38.图4是说明根据实施方式的晶体生长步骤的说明图。39.图5是根据实施例1的贯通孔形成步骤的说明图。40.图6是根据实施例1的应变层去除步骤的说明图。41.图7是根据实施例1的晶体生长步骤的说明图。42.图8是根据实施例1的降温步骤的说明图。具体实施方式43.以下参照附图对根据本发明的半导体衬底的制造方法的优选实施方式进行详细说明。本发明的技术范围不限于附图所示的实施方式，能够在权利要求书记载的范围内适当变更。此外，附图是概念图，各部件的相对尺寸等并不限定本发明。此外，在本说明书中，以说明本发明为目的，存在基于附图的上下而指称上下的情况，但在与本发明的半导体衬底的使用方式等关系方面不限定上下。另外，在以下实施方式的说明和附图中，对相同的结构附上相同的附图标记，并且省略重复的说明。44.《半导体衬底的制造方法》45.图1和图2示出了根据本发明的实施方式的半导体衬底的制造方法的步骤。46.根据实施方式的半导体衬底的制造方法可以包括：降低基底衬底10的强度的脆加工步骤s10；在基底衬底10上形成生长层20的晶体生长步骤s20；以及在晶体生长步骤s20之后使基底衬底10和生长层20降温的降温步骤s30。47.此外，本实施方式可以理解为一种通过包括在基底衬底10上形成生长层20之前降低基底衬底10的强度的脆加工步骤s10而抑制在生长层20中产生裂纹的方法。48.以下，对实施方式的各步骤进行详细说明。49.《脆加工步骤》50.脆加工步骤是降低基底衬底10的强度的步骤。换句话说，脆加工步骤s10是加工成使基底衬底10容易因外力而受到变形或破坏的步骤。进一步换句话说，脆加工步骤s10是提高基底衬底10的脆弱性的步骤。另外，本说明书中的“强度”是指对压缩、拉伸等物理外力具有的耐久力，并且包括机械强度的概念。51.根据实施方式的脆加工步骤s10通过在基底衬底10上形成贯通孔11而降低基底衬底10的强度。即，通过减少基底衬底10的体积而施加加工成可容易因外力而变形或受到破坏。52.更具体地，脆加工步骤s10具有：在基底衬底10上形成贯通孔11的贯通孔形成步骤s11；和去除通过该贯通孔形成步骤s11所引入的应变层12的应变层去除步骤s12。53.基底衬底10只要是在制造半导体衬底时通常使用的材料即可以采用。基底衬底10的材料例如是硅(si)、锗(ge)、金刚石(c)等已知的iv族材料。此外，基底衬底10的材料例如是碳化硅(sic)等已知的iv-iv族化合物材料。此外，基底衬底10的材料是氧化锌(zno)、硫化锌(zns)、硒化锌(znse)、硫化镉(cds)、碲化镉(cdte)等已知的ii-vi族化合物材料。此外，基底衬底10的材料例如是氮化硼(bn)、砷化镓(gaas)、氮化镓(gan)、氮化铝(aln)、氮化铟(inn)、磷化镓(gap)、磷化铟(inp)、锑化铟(insb)等已知的iii-v族化合物材料。此外，基底衬底10的材料例如是氧化铝(al2o3)、氧化镓(ga2o3)等氧化物材料。此外，基底衬底10的材料例如是铜(cu)、镍(ni)等金属材料。另外，基底衬底10也可以是适当添加了根据其材料使用的已知添加原子的结构。54.另外，基底衬底10既可以使用由块状晶体加工而成的晶片或衬底，也可以使用单独具有由上述半导体材料制成的缓冲层的衬底。55.贯通孔形成步骤s11通过在基底衬底10上形成贯通孔11而降低基底衬底10的强度。该贯通孔形成步骤s11只要是能够在基底衬底10上形成贯通孔11的方法即可以采用。56.贯通孔11的形成方法可以例如采用激光加工、聚焦离子束系统(focusedionbeamsystem：fib)、反应性离子蚀刻(reactiveionetching：rie)等的等离子体蚀刻。另外，在示出了本实施方式的图2中例示了通过对基底衬底10照射激光l而形成贯通孔11的手段。57.贯通孔11只要采用降低基底衬底10的强度的形状即可，并且也可以形成单个或多个贯通孔11。此外，也可以采用使多个贯通孔11排列而成的贯通孔组(图案)。58.以下，对使六方晶系的半导体材料生长时的图案的一例进行详细说明。59.图3是说明根据实施方式的图案100的说明图。图案100表示的线段是基底衬底10。图案100优选地呈现三次对称的正六边形位移形。以下参照图3对本说明书中的说明中的“正六边形位移形”进行详细说明。正六边形位移形是十二边形。此外，正六边形位移形由呈现相等长度且直线状的12个线段构成。呈现正六边形位移形的图案100包含作为正三角形的具有面积101a且包括3个顶点104的基准图形101。该3个顶点104中的每一个均包括在图案100的顶点中。这里，该三个顶点104可以理解为存在位于构成图案100的线段上的情况。图案100包括：从顶点104延伸且包括顶点104的线段102(相当于第一线段)，和不从顶点104延伸且不包括顶点104的与线段102邻接的线段103(相当于第二线段)。这里，图案100中的两个相邻的线段102所成的角度θ是恒定的，并且等于图案100中的两个相邻的线段103所成的角度θ。另外，本说明书中的说明中的“正六边形位移形”可以理解为，由正六边形基于表示凹凸程度的角度θ在保持该正六边形的面积的同时进行位移(变形)而成的十二边形。60.角度θ优选为大于60°，更优选为66°以上，更优选为80°以上，更优选为83°以上，更优选为120°以上，更优选为150°以上，更优选为155°以上。此外，角度θ优选为180°以下，更优选为155°以下，更优选为150°以下，更优选为120°以下，更优选为83°以下，更优选为80°以下，更优选为66°以下。61.根据实施方式的图案100也可以是六次对称的正十二边形位移形的结构，而取代三次对称的正六边形位移形。正十二边形位移形是二十四边形。此外，正十二边形位移形由呈现相等长度且直线状的24个线段构成。呈现正十二边形位移形的图案100包含作为正六边形的具有面积101a且包括6个顶点104的基准图形101。该6个顶点104中的每一个均包括在图案100的顶点中。另外，与正六边形位移形一样，图案100中的两个相邻的线段102所成的角度θ是恒定的，并且等于图案100中的两个相邻的线段103所成的角度θ。也就是说，本说明书说明中的“正十二边形位移形”可以理解为，正十二边形基于表示凹凸程度的角度θ在保持该正十二边形的面积的同时进行位移(变形)而成的二十四边形。另外，图案100也可以是正2n边形呈现基于表示凹凸程度的角度θ在保持该正2n边形的面积的同时进行位移(变形)而成的4n边形、即2n边形位移形的结构。此时，可以理解2n边形位移形包含正n边形(相当于基准图形101)。这里，可以理解基准图形101包括n个顶点。62.根据实施方式的图案100也可以是包括正2n边形位移形(包括正六边形位移形和正12边形位移形)的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个将正2n边形位移形中的相邻的两个线段103的交点与基准图形101的重心连接的线段(相当于第三线段)的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个将正2n边形位移形中的相邻的两个线段103的交点和构成基准图形101的顶点104连接的线段的结构。此外，图案100也可以是除了构成正2n边形位移形的线段之外还包括至少一个构成正2n边形位移形中包括的构成基准图形101的线段的结构。63.此外，贯通孔形成步骤s11优选地是去除基底衬底10的有效面积的50％以上的步骤。此外，更优选地是去除有效面积的60％以上的步骤，进一步优选地是去除有效面积的70％以上的步骤，进一步优选地是去除有效面积的80％以上的步骤。64.另外，本说明书中的有效面积是指在晶体生长步骤s20中原料附着的基底衬底10的表面。换句话说，是指在基底衬底10的生长表面中除了由贯通孔11去除的区域以外的残留区域。65.另外，期望的是，基底衬底10的有效面积或贯通孔11的形状/图案可以考虑基底衬底10和生长层20之间的晶格常数差或热膨胀系数差、生长层20的晶体结构、生长方法来设定。66.应变层去除步骤s12是去除通过贯通孔形成步骤s11形成在基底衬底10上的应变层12的步骤。该应变层去除步骤s12只要是能够去除引入到基底衬底10中的应变层12的手段即可以采用。67.去除应变层12的方法可以例如采用：使用氢气作为蚀刻气体的氢蚀刻法，在si气氛下进行加热的si蒸气蚀刻(si-vaporetching：sive)法，和后述的实施例1记载的蚀刻方法。68.《晶体生长步骤》69.晶体生长步骤s20是在脆加工步骤s10之后的基底衬底10上形成生长层20的步骤。70.生长层20的半导体材料既可以是与基底衬底10相同的半导体材料(同质外延生长)，也可以是与基底衬底10不同的半导体材料(异质外延生长)。此外，可以例示出生长层20的半导体材料的强度低于基底衬底10的半导体材料强度的情况。71.作为生长层20的材料，只要是通常作为半导体材料进行外延生长的材料即可以采用。生长层20的材料既可以是基底衬底10的材料，也可以是可作为基底衬底10的材料采用的已知材料，也可以是可在基底衬底10上进行外延生长的已知材料。72.具体地，生长层20的材料可以例如采用si、ge、gan、aln、inn、zns、znse、cdte、gap、gaas、inp、inas、insb、sic等。73.基底衬底10的材料和生长层20的材料的组合可以考虑两种材料的晶格常数或热膨胀系数的差来适当选择。74.作为生长层20的生长方法，晶体生长步骤s20可以采用物理气相输送法(physicalvaportransport：pvt)、升华再结晶法、改良瑞利法、化学气相输送法(chemicalvaportransport：cvt)、有机金属气相生长法(molecular-organicvaporphaseepitaxy：movpe)、氢化物气相生长法(hydridevaporphaseepitaxy：hvpe)等已知的气相生长法(相当于气相外延法)。另外，晶体生长步骤s20可以采用物理气相生长法(physicalvapordeposition：pvd，物理气相沉积)而取代pvt。另外，晶体生长步骤s20可以采用化学气相生长法(chemicalvapordeposition：cvd，化学气相沉积)而取代cvt。此外，作为生长层20的生长方法，晶体生长步骤s20可以采用tssg法(top-seededsolutiongrowth(顶部籽晶溶液生长)法)、亚稳态溶剂外延法(metastablesolventepitaxy：mse)等已知的液相生长法(相当于液相外延法)。此外，作为生长层20的生长方法，晶体生长步骤s20可以采用cz法(czochralski法，提拉法)。晶体生长步骤s20可以根据基底衬底10和生长层20各自的材料合适选择并采用生长方法。75.图4是说明根据实施方式的晶体生长步骤s20的说明图。76.根据实施方式的晶体生长步骤s20是将基底衬底10和成为生长层20的原料的半导体材料40相对(彼此面对)配置在具有准封闭空间的坩埚30内并进行加热的步骤。另外，本说明书中的“准封闭空间”是指虽然能够进行空间内的抽真空、但能够将在容器内产生的蒸气的至少一部分封入的空间。77.此外，晶体生长步骤s20是加热成沿基底衬底10的垂直方向形成温度梯度的步骤。通过在该温度梯度中加热坩埚30(基底衬底10和半导体材料40)，将原料通过原料输送空间31从半导体材料40输送到基底衬底10上。78.作为用于输送原料的驱动力，可以采用上述的温度梯度或基底衬底10和半导体材料40之间的化学势差。79.具体地，在准封闭空间内，由从半导体材料40升华的元素构成的蒸气通过在原料输送空间31中扩散而被输送，并且在温度被设定成比半导体材料40低的基底衬底10上达到过饱和并凝结。或者，在化学势比半导体材料40低的基底衬底10上达到过饱和并凝结。结果，在基底衬底10上形成生长层20。80.另外，在该晶体生长步骤s20中，也可以将惰性气体或掺杂气体引入到原料输送空间31中并控制生长层20的掺杂浓度或生长环境。81.本实施方式示出了通过pvt法形成生长层20的实施方式，然而只要是能够形成生长层20的方法，就当然可以采用。82.《降温步骤》83.降温步骤s30是使在晶体生长步骤s20中所加热的基底衬底10和生长层20降温的步骤。84.在降温步骤s30中，基底衬底10和生长层20由于温度降低而根据各自的热膨胀系数收缩。此时，基底衬底10和生长层20在半导体材料或掺杂浓度不同的情况下，产生收缩率差。85.根据本实施方式，由于在脆加工步骤s10中降低基底衬底10的强度，因而即使在基底衬底10和生长层20产生收缩率差的情况下，基底衬底10也变形或形成裂纹13(参照图2和图8)。86.即，根据本发明的晶体生长步骤s20是形成与基底衬底10不同的收缩率的生长层20的步骤。具体地，可以例示出：基底衬底10和生长层20是不同的掺杂浓度，或者基底衬底10和生长层20是不同的材料。87.换句话说，根据本实施方式的晶体生长步骤s20是形成与基底衬底10不同的掺杂浓度的生长层20的步骤。此外，根据本实施方式的晶体生长步骤s20是形成与基底衬底10不同的材料的生长层20的步骤。88.根据本发明，通过包括降低基底衬底10的强度的脆加工步骤s10，可以将在基底衬底10和生长层20之间产生的应力释放到基底衬底10，并且抑制在生长层20中裂纹的产生。89.作为根据本发明的半导体衬底的制造方法的一个实施方式，如以下实施例所示，列举有在sic衬底上使aln生长的实施方式。90.此外，作为根据本发明的半导体衬底的制造方法的一个实施方式，列举有不包括在sic衬底上使aln生长的实施方式的实施方式。91.实施例92.列举实施例1和比较例1更具体地说明本发明。93.另外，实施例1和比较例1在sic的基底衬底10上使aln的生长层20生长来制造半导体衬底。94.aln与sic的晶格失配约为1％，并且与sic的热膨胀系数差约为23％。在实施例1中，通过将由这种晶格失配和热膨胀系数差引起的应力释放到sic的基底衬底10，可以抑制在aln的生长层20中产生裂纹。95.《实施例1》96.《贯通孔形成步骤s11》97.在以下条件下，对基底衬底10照射激光并形成贯通孔11。98.(基底衬底10)99.半导体材料：4h-sic100.衬底尺寸：横宽11mm×纵长11mm×厚度524μm101.生长表面：si表面102.偏移角：同轴103.(激光加工条件)104.种类：绿激光105.波长：532nm106.光斑直径：40μm107.平均输出：4w(30khz时)108.(图案的细节)109.图5是说明在根据实施例1的贯通孔形成步骤s11中所形成的贯通孔11的图案的说明图。图5的(a)是示出多个贯通孔11的排列状态的说明图。在该图5的(a)中，黑色显示的区域表示贯通孔11的部分，白色显示的区域保留作为基底衬底10。110.图5的(b)是示出图5的(a)的贯通孔11的放大状态的说明图。在该图5的(b)中，白色显示的区域表示贯通孔11的部分，黑色显示的区域保留作为基底衬底10。111.另外，在图5的图案中，去除基底衬底10的有效面积的80％以上，并且降低基底衬底10的强度。112.(应变层去除步骤s12)113.图6是说明根据实施例1的应变层去除步骤s12的说明图。114.将通过贯通孔形成步骤s11形成了贯通孔11的基底衬底10收纳在sic容器50内，进一步将sic容器50收纳在tac容器60内，并且在以下条件下进行加热。115.(加热条件)116.加热温度：1800℃117.加热时间：2小时118.蚀刻量：8μm119.(sic容器50)120.材料：多晶sic121.容器尺寸：直径60mm×高度4mm122.基底衬底10和sic容器50的底表面之间的距离：2mm123.(sic容器50的细节)124.如图6所示，sic容器50是包括能够相互嵌合的上容器51和下容器52的嵌合容器。在上容器51和下容器52的嵌合部处形成有微小的间隙53，构成为能够从该间隙53进行sic容器50内的排气(抽真空)。125.sic容器50具有通过在基底衬底10配置在温度梯度的低温侧的状态下使配置在温度梯度的低温侧的sic容器50的一部分和基底衬底10相对而形成的蚀刻空间54。该蚀刻空间54是以设置在基底衬底10和sic容器50的底表面之间的温度差作为驱动力将si原子和c原子从基底衬底10输送到sic容器50并进行蚀刻的空间。126.此外，sic容器50具有将基底衬底10保持在半空中并形成蚀刻空间54的衬底保持件55。另外，也可以根据加热炉的温度梯度的方向不设置该衬底保持件55。例如，在加热炉形成温度梯度以使温度从下容器52向上容器51下降的情况下，也可以在下容器52的底表面上配置基底衬底10，而不设置衬底保持件55。127.(tac容器60)128.材料：tac129.容器尺寸：直径160mm×高度60mm130.si蒸气供给源64(si化合物)：tasi2131.(tac容器60的细节)132.与sic容器50一样，tac容器60是包括能够相互嵌合的上容器61和下容器62的嵌合容器，并且构成为能够收纳sic容器50。在上容器61和下容器62的嵌合部处形成有微小的间隙63，构成为能够从该间隙63进行tac容器60内的排气(抽真空)。133.tac容器60具有能够在tac容器60内供给包含si元素的气相物种的蒸气压的si蒸气供给源64。si蒸气供应源64只要是在加热处理时在tac容器60内产生包含si元素的气相物种的蒸气压的结构即可。134.《晶体生长步骤s20》135.图7是说明根据实施例1的晶体生长步骤s20的说明图。136.将通过应变层去除步骤s12去除了应变层12的基底衬底10以与半导体材料40相对的方式收纳在坩埚30内，并且在以下条件下进行加热。137.(加热条件)138.加热温度：2040℃139.加热时间：70小时140.生长厚度：500μm141.n2气体压力：10kpa142.(坩埚30)143.材料：碳化钽(tac)和/或钨(w)144.容器尺寸：10mm×10mm×1.5mm145.基底衬底10和半导体材料40之间的距离：1mm146.(坩埚30的细节)147.坩埚30在基底衬底10和半导体材料40之间具有原料输送空间31。将原料通过该原料输送空间31从半导体材料40输送到基底衬底10上。148.图7的(a)是在晶体生长步骤s20中使用的坩埚30的一例。与sic容器50和tac容器60一样，该坩埚30是包括能够相互嵌合的上容器32和下容器33的嵌合容器。在上容器32和下容器33的嵌合部处形成有微小的间隙34，构成为能够从该间隙34进行坩埚30内的排气(抽真空)。149.另外，坩埚30具有用于形成原料输送空间31的衬底保持件35。该衬底保持件35设置在基底衬底10和半导体材料40之间，并且将半导体材料40配置在高温侧、将基底衬底10配置在低温侧而形成原料输送空间31。150.图7的(b)和图7的(c)是在晶体生长步骤s20中使用的坩埚30的另外的示例。该图7的(b)和图7的(c)的温度梯度设定为与图7的(a)的温度梯度相反，并且基底衬底10配置在上侧。即，与图7的(a)一样，将半导体材料40配置在高温侧、将基底衬底10配置在低温侧，从而形成原料输送空间31。151.图7的(b)示出了通过将基底衬底10固定在上容器32侧而在与半导体材料40之间形成原料输送空间31的示例。152.图7的(c)示出了通过在上容器32处形成贯通窗并配置基底衬底10而在与半导体材料40之间形成原料输送空间31的示例。此外，如该图7的(c)所示，也可以通过在上容器32和下容器33之间设置中间部件36而形成原料输送空间31。153.(半导体材料40)154.材料：aln烧结体155.尺寸：横宽20mm×纵长20mm×厚度5mm156.(半导体材料40的细节)157.半导体材料40的aln烧结体通过以下顺序进行烧结。158.将aln粉末放入tac块的框内，并且用适度的力进行压固。之后，将所压固的aln粉末和tac块收纳在热分解碳坩埚中，并且在以下条件下进行加热。159.加热温度：1850℃160.n2气体压力：10kpa161.加热时间：3小时162.《降温步骤》163.最后，使晶体生长步骤s20之后的基底衬底10和生长层20在以下条件下降温。164.(降温条件)165.降温前的衬底温度：2040℃166.降温后的衬底温度：室温167.降温速度：128℃/min168.图7是从基底衬底10侧观察在上述条件下降温后的基底衬底10和生长层20而得到的sem像。可知在基底衬底10处形成了裂纹13。169.在通过实施例1所制造的半导体衬底的基底衬底10中观察到多个裂纹13。另一方面，在生长层20中未观察到裂纹。即，确认为在aln晶体生长表面(0001)的10mm×10mm的整个区域中没有裂纹。170.《比较例1》171.针对与实施例1相同的基底衬底10，在与实施例1相同的条件下实施晶体生长步骤s20和降温步骤s30。即，比较例1执行晶体生长步骤s20，而不执行脆加工步骤s10。172.在通过比较例1所制造的半导体衬底的基底衬底10中，未观察到裂纹13。另一方面，在生长层20中，以1.0mm-1的裂纹线密度观察到裂纹。另外，本说明书中的裂纹线密度是指将在测量面积中观察到的所有裂纹相加后的长度除以测量面积而得到的值(裂纹的总长度(mm)/测量面积(mm-2)＝裂纹线密度(mm-1))。173.从实施例1和比较例1的结果可以理解为，通过利用脆加工步骤s10降低基底衬底10的强度，可以将在生长层20中产生的应力释放到基底衬底10，并且抑制在生长层20中产生裂纹。174.附图标记说明175.10ꢀꢀ基底衬底176.11ꢀꢀ贯通孔177.12ꢀꢀ应变层178.13ꢀꢀ裂纹179.20ꢀꢀ生长层180.30ꢀꢀ坩埚181.31ꢀꢀ原料输送空间182.40ꢀꢀ半导体材料183.50ꢀꢀsic容器184.60ꢀꢀtac容器185.s10脆加工步骤186.s11贯通孔形成步骤187.s12应变层去除步骤188.s20晶体生长步骤189.s30降温步骤当前第1页12当前第1页12