专利名称：半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制的制作方法
技术领域：
本发明涉及半导体集成电路，尤其涉及防止由于半导体集成电路电学特性变化引起的故障的技术。
背景技术：
在半导体集成电路设计时，为了保证不发生由于噪声引起的故障，通过进行模拟执行所称的信号完整性(SISignal Integrity)验证(参照日本国特开平9-305649号公报)。另外，提出了基于基板电压控制的噪声容限改善方法。此时，为了实现不依赖温度条件和工艺条件，得到固定的阈值电压或者饱和电流，使用基准电路进行反馈控制，确定基板电压(参照日本国特开2001-156261号公报)。
另外，还提出了使用触发器检测在特定通路发生的调整误差，并且在检测出调整误差时提高电源电压进行反馈控制的方法(参照Das，S.等著“A Self-Tuning DVS Processor Using Delay-Error Detection and Correction(采用延迟-误差检测和校准的自调整DVS处理器)”，2005 Symposium on VLSI CircuitsDigest of Technical Papers，(美国)，IEEE，2005年6月16日，pp.258-261”)。
在进行这样的反馈控制时，其前提是唯一地确定基准值和反馈函数。例如，为了控制基板电压，利用半导体的带隙是物理常数这一事实，使用能带隙参考电路生成基准电压。另外，关于反馈函数，是通过模拟电路实现基板电压和阈值电压的关系，或基板电压和饱和电流的关系，以及通过临界通路和检测调整误差触发器实现电源电压和调整误差的关系。
但是在通过模拟保证不产生故障的情况，必须以诸如“100％没有问题”或者“在指定长的时间周期没有统计问题”的方式保证“不引起故障”，所以附加了过剩的容限，这样就构成了电路性能降低的原因。
另外，除了晶体管特性以外，还由于布线间容量、驱动能力的相对关系等的特性相互影响而发生的涉及信号完整的问题。为此，存在容量的基准值、驱动能力的相对关系的基准值等的生成困难或者反馈函数不能唯一的决定，随着使用状况难以适应控制的问题。进而，考虑信号完整进行校正时，不仅晶体管的特性，也需要将布线间容量的不均衡作为校正的对象。可是，通过对基板电压的控制虽然可以校正晶体管的特性，但是对单纯的基板电压控制不能校正布线间容量的不均衡。
然而，随着电路的微细化，预测电路的状态越来越困难，使得以上问题的影响变大。
发明内容
本发明的目的在于排除过剩的容限以提高半导体集成电路的性能。
为了解决上述问题，构造本发明涉及的半导体集成电路系统以判断在控制对象不正常时在电路中执行程序操作的时间、导致故障的原因以及根据判断结果控制上述控制对象电路。
通过这样操作，由于可以经常地保持着正常的程序工作，所以在电路设计时就没有必要考虑过剩的容限。为此，可以提高半导体集成电路的基本性能。
更具体的是，本发明涉及的半导体集成电路系统具有执行程序的控制对象电路；输出表示上述控制对象电路状态的系统信息的系统信息监视部；确定上述控制对象电路的电路特性并输出该电路特性作为电路特性信息输出的电路特性监视部；根据上述系统信息判断上述控制对象电路是否正常工作的故障判断部；上述控制对象电路正常工作时，将上述电路特性信息作为基准电路特性信息进行保持的基准电路特性保持部；当上述控制对象电路不能正常工作时，根据上述电路特性监视部检测出的电路特性信息和上述基准电路特性信息判断故障原因的故障原因判断部；根据上述故障原因判断上述控制对象电路中的校正对象，生成并输出上述用于校正对象的目标电子特性信息的校正对象判断部；根据上述目标电子特性信息控制上述控制对象电路的电子特性控制部。
因此可以对控制对象电路进行适当的控制，可以将程序的工作保持在正常的状态。对于预先难以求出电路特性的基准值，也可以容易地取得构成基准的电路特性。为此，可以灵活判断故障原因。另外，由于使用系统信息，所以可以实现依据使用状况的反馈。
另外，本发明涉及的其他的半导体集成电路系统包括具有寄存器的控制对象电路；向上述控制对象电路供给时钟信号的电子特性控制部，其中上述寄存器是用来检测在上述控制对象电路中的调整误差，当寄存器检测出调整误差时，上述电子特性控制部可以延长上述的时钟信号的周期。
因此，当检测出调整误差时，由于时钟的信号延长，所以可以使用频率高的时钟信号。因此，可以将控制对象电路的工作高速化。
本发明的半导体集成电路具有多个逻辑电路；连接上述多个逻辑电路的金属布线、接近上述金属布线配置的补偿(dummy)金属、在上述补偿金属之上或者之下配置的强感应电体。
本发明涉及的操作系统是在半导体集成电路上工作的操作系统，该操作系统具有连接程序和上述操作系统的软件层，其中上述软件层是可以将上述程序的执行状况作为自变量定义的函数。
本发明涉及的半导体集成电路的控制方法，是控制半导体集成电路中的控制对象电路的半导体集成电路的控制方法，该控制方法包括根据表示执行程序的上述控制对象电路的状态系统的信息，判断上述控制对象电路是否正常工作的故障判断步骤；上述控制对象电路正常工作时，将上述控制对象电路的电路特性信息作为基准电路特性信息保持的保持基准电路特性步骤；当上述控制对象电路不能正常工作时，根据上述控制对象电路的电路特性信息和上述基准电路特性信息判断故障原因的故障原因判断步骤；根据上述故障原因判断上述控制对象电路中的校正对象的校正对象判断步骤；生成上述校正对象中的目标电子特性信息的校正步骤。
本发明涉及的其他控制方法，是控制半导体集成电路内的控制对象电路的半导体集成电路的控制方法，该方法包括检测上述控制对象电路中的调整误差的检测步骤；在上述检测步骤中检测出调整误差时，将供给到上述控制对象电路的时钟信号周期延长的控制步骤。
按照本发明，由于可以进行适当的校正控制，可以排除过剩的容限，所以可以提高半导体集成电路的性能。
图1是表示本发明的实施方式的半导体集成电路系统构成的方框图；图2是表示图1的半导体集成电路系统中工艺的流程图；图3A是表示图1的半导体电路正常工作时系统信息实施例的说明图，图3B是表示图1的半导体电路非正常工作时系统信息实施例的说明图；图4A是表示图1的半导体电路正常工作时系统信息其他实施例的说明图，图4B是表示图1的半导体电路非正常工作时系统信息其他实施例的说明图；图5是表示图1的半导体集成电路构成实施例的框图；图6是表示具有图5的误差检测功能的寄存器的构成的实施例的电路图；图7是表示图6的寄存器工作的实施例的时序图；图8是表示具有图1的电子特性监视部构成的实施例的电路图；图9A是表示检测正脉冲时假信号(噪声)的检测电平的说明图，图9B是表示检测负脉冲时假信号(噪声)的检测电平的说明图；图10是表示图1的电路特性监视部的构成的第一变形例的电路图；图11A是表示检测对象信号TS从“L”迁移到“H”时转换时间检测的说明图，图11B是表示检测对象信号TS从“H”迁移到“L”时转换时间检测的说明图；图12是表示图1的电路特性监视部构成的第二变形例的电路图；图13是表示图1的电路特性监视部的构成的第三变形例的电路图；图14是关于检测调整误差的时序图；图15是表示每次执行BIST时求得的电源电压的控制范围例的说明图；图16A是表示图1的部分半导体电路的布线布图，图16B是表示图16A的布线容量的电路图；图17是表示通路激活率的说明图；图18是表示使用通常寄存器的电路实施例的框图；图19是图18电路的信号时序图；
图20是表示使用图6的寄存器的电路的实施例的框图；图21是表示图20的电路的信号时序图；图22是表示图20的电路的变形例的框图；图23是表示图22的电路的信号时序图；图24是应用界面的说明图。
主要符号说明10，20半导体集成电路12，612，712半导体电路14，214，314，414电路特性监视部16电子特性控制部21基准电路特性保持部22系统信息监视部23故障判断部24故障原因判断部25校正对象判断部26校正历史保持部36A，36B，36C寄存器131，132主锁存器134误差检测电路135时钟延迟电路812应用界面820操作系统具体实施方式
以下参照
本发明的实施方式。
图1是表示本发明实施方式中的半导体集成电路系统构成的方框图。图1的系统包括半导体集成电路(LSI)10及20。LSI 10具有作为控制对象电路的半导体电路12、电路特性监视部14、电子的特性控制部16。LSI 20具有基准电路特性保持部21、系统信息监视部22、故障判断部23、故障原因判断部24、校正对象判断部25、校正历史保持部26。
LSI 10和LSI 20可以用不同的芯片构成，也可以用单一的芯片构成。LSI20可以通过在其电路上执行的操作系统(OSoperating system)来实现各部的功能。另外，OS也可以在半导体电路12上执行。
半导体电路12具有例如，晶体管、布线、电容、电源电路、电阻等，实施应用程序等。半导体电路12将其内部信号IS及其输出信号TS和SS输出到电路特性监视部14及系统信息监视部22。根据内部信号IS、输出信号TS等，电路特性监视部14生成电路特性信息后以输出到基准电路特性保持部21及故障原因判断部24。系统信息监视部22根据半导体电路12的信号，将表示半导体电路12的工作状态的系统信息输出到故障判断部23及校正对象判断部25。
图2是表示图1的半导体集成电路系统中处工艺的流程图。图2的流程图包括故障原因判断步骤S12、基准电路特性保持步骤S14、故障原因判断步骤S22、校正对象判断步骤S24和校正步骤S26。
在故障判断步骤S12中，故障判断部23，根据从系统监视部22得到的系统信息，判断系统是正常还是异常。在半导体电路12正常工作(系统正常)时，进入到基准电路特性保持步骤S14，半导体电路12非正常工作(系统异常)时，进入故障原因判断步骤S22。
在基准电路特性保持步骤S14中，基准电路保持部21，将从电路特性监视部14接收的电路特性信息作为基准电路特性信息保持，并返回到步骤S12。在该步骤中，对于难以预先求出电路特性基准值，例如容量、驱动能力的相对关系等的电路特性，也可以容易地取得构成基准的电路特性。
故障原因判断步骤22中，故障原因判断部24将从电路特性监视部14取得的电路特性信息与保持在基准电路特性保持部21中的基准电路特性信息进行比较。两者不同时，判断其原因(故障原因)。故障原因判断部24例如进行以下的(A1)～(A4)的判断。信号A，B是半导体电路12的内部信号。
(A1)当信号A的假信号高度比基准电路特性高以及信号A的转换时间(slew time)比基准电路特性大时，故障原因判断部24则判断输出信号A的晶体管的驱动能力减少是故障的原因。在此，转换时间是信号A电压电平的迁移所需要的时间。
(A2)当信号A的假信号高度比基准电路特性高以及信号A的转换时间比基准电路特性小时，故障原因判断部24则判断输信号A的晶体管的驱动能力增加是故障原因。
(A3)当信号A或者信号B的假信号高度比基准电路特性高以及信号A和信号B的转换时间大小关系与基准电路特性的大小关系相反时，故障原因判断部24则判断分别输出信号A和信号B的晶体管的驱动能力反转是是故障原因。
(A4)当信号A或者信号B的假信号高度比基准电路特性高以及信号A和信号B的转换时间大小关系与基准电路特性的大小相同时，故障原因判断部24则判断分别传送信号A及信号B的布线间电容量(耦合电容)增加是故障原因。
在校正对象判断步骤S24中，校正对象判断部25分别从系统信息监视部22得到系统信息，从校正历史保持部26得到校正历史信息，根据故障原因判断部24求出的故障原因，判断有效防止故障发生的半导体电路12中的校正对象。在校正历史保持部26中，对于先前执行中的校正历史信号进行存储。校正历史保持部也储存新校正的信息。在使用校正历史信息时，校正对象判断部25为了求出校正对象进行检索，例如，像以下(B1)，(B2)那样判断校正对象。
(B1)如果驱动信号A的能力减少，而且，使得驱动信号A的能力增加的校正被记录在校正历史中时，可以判断由于输出信号A的驱动晶体管老化等的理由不能得到充分的校正效果。因此，为了使得信号A和信号B间转换时间的大小关系接近基准电路特性，校正对象判断部25将使驱动信号B能力减少的校正判断为校正对象。
(B2)减少驱动信号A的能力，以及增加接近信号A的驱动晶体管位置的晶体管的驱动能力的校正被记录在校正历史中时，可以推断在芯片内产生特性不均衡，并且输出信号A的驱动晶体管的附近晶体管特性老化等。因此，校正对象判断部25将使输出信号A的驱动晶体管的驱动能力增加的校正判断为校正对象。
校正步骤26中，校正对象判断部25生成了被判断为校正对象中的目标电子特性信息CI并输出该目标电子特性信息CI到电子特性控制部16。电子特性控制部16根据目标电子特性信息CI生成电子特征控制信号CC，并输出该电子特征控制信号CC到半导体电路12，以控制半导体电路12的电路特性。此后，返回到步骤S12。
以下，具体地说明图1的半导体集成电路系统的各部分的具体实施例。
在以下程序(C1)～(C5)中示出了系统信息的实施例及图2的故障判断步骤S12中系统是否正常的判断实施例。
(C1)是将工作序列中系统的举工作为观点。系统信息监视部22将半导体电路12的状态作为系统信息输出。事先决定检查该状态的时间(检查点)，在该检查点，当半导体电路12的状态为所期待的状态时，故障判断部23判断半导体电路12正常工作。其他的情况下，故障判断部23判断半导体电路12为非正常工作。由于这个方法通过参照计数器和寄存器可以实现，所以可以实现最小限度的资源投资。
(C2)以由于运算结果非正常，频繁地发生溢出、补间处理等的错误恢复工作的系统的工作作为观点。例如半导体电路12执行图像/声音处理程序，系统信息监视部22将表示调用该程序中的误差恢复程序的信息作为系统信息输出。事先决定调用次数的基准，调用预定次数以上时，故障判断部23判断半导体电路12没有正常工作。其他的情况下，故障判断部23判断半导体电路12为正常工作。由于该方法只是使用已知算法中信息的一部分，所以可以用最小限的系统变更来实现。
(C3)以由于地址计算非正常引起存储存取的工作异常，并检测出系统误差以及发生伴随再启动的故障的系统的举工作为观点。系统信息监视部22是将表示OS正常关闭的信息以系统信息输出。OS前次没有正常关闭时，故障判断部23判断在OS启动时半导体电路12没有正常工作。在其他情况时，故障判断部23判断半导体电路12为正常工作。该方法由于只是使用已存在的OS的工作，所以可以实现最小限度的系统变更。
(C4)以由于地址计算非正常引起存储存取工作异常，并检测出应用误差以及发生伴随应用终了的故障的系统的举工作为观点。半导体电路12实施着例如应用程序，系统信息监视部22将表示执行应用程序期间发生误差的信息以系统信息输出。发生应用误差时，故障判断部23判断半导体电路12没有正常工作。其他的情况时，故障判断部23判断半导体电路12为正常工作。该方法由于只是使用已存在的OS的工作，所以可以实现最小限度的系统变更。
(C5)半导体电路12包括具有调整误差检测功能的寄存器。检测出调整误差时，故障判断部23判断系统异常。该方法没有追加电路的必要，但是如后述的那样可以着眼于临界通路的判断，所以产生依赖延迟的故障时，可以有效地校正电路特性。
图3A是表示图1的半导体电路12正常工作时的系统信息例的说明图。图3B是表示图1的半导体电路12非正常工作时的系统信息例的说明图。图3A和图3B具体地表示例(C1)。
图3的情况，可以假设半导体电路12包括状态寄存器，顺序地执行任务#0，#1，#2，…..。状态寄存器是结合任务的执行或者穿线的变值的寄存器。系统信息监视部22取得状态寄存器的值并且作为系统信息输出。
在图3A那样的正常工作时，状态寄存器的数值是结合任务执行或者穿线逐渐改变，所以在图3A的检查点，寄存器的值成为预定值C。
在图3B时，发生电路的故障，停止任务#1的执行。此时，状态寄存器原样B值不变化，所以在该检查点不成为预定的值C。为此，故障判断部23可以判断系统异常。
图4A是表示图1的半导体电路12正常工作时，系统信息的另一实施例的说明图。图4B是表示图1的半导体电路12非正常工作时，系统信息的再一实施例的说明图。图4A和图4B具体地表示例(C2)。
图4的情况，假设半导体电路12是进行图像处理的电路。系统信息监视部22从半导体电路12作为系统信息取得表示调用进行恢复误差处理的误差恢复程序的程序调用信息，并输出该程序调用信息。
在图像处理等程序中，由于数据缺失等的原因，为了进行数据校正(最大值限制，内插)实施误差恢复程序。正常工作时，由于数据缺失不多，所以，像图4A那样的误差恢复程序的调用次数不多。
在图4B中，发生由于电路故障的运算误差，使得图像数据异常。在此，为了进行恢复工作，频繁地发生误差恢复程序的调用。因此，故障判断部23可以判断系统是异常的。
图5是表示图1的半导体电路12的构成例的框图。图5的半导体电路12包括寄存器32A、32B、32C、36A、36B和36C以及组合逻辑34。组合逻辑34具有通路35A、35B和35C。寄存器36A～36C具有调整误差检测的功能。
寄存器36A～36C分别连接着通路35A～35C。通路35A～35C是组合逻辑34的临界通路。寄存器36A～36C将误差检测结果(误差信号)作为输出信号TS向系统信息监视部22输出。系统信息监视部22将表示寄存器36A～36C引起的误差检测的信息作为系统信息输出。
图6是表示具有图5的调整误差功能的寄存器36A的构成例的电路图。寄存器36A是主从式触发器，包括主锁存器131和132、从锁存器133、误差检测电路134以及时钟延迟电路135。寄存器36B和36C也同样具有寄存器36A的构成。
时钟延迟电路135包括延迟元件138，并基于时钟信号CLK生成时钟信号NCLK及延迟时钟信号CLKD和NCLKD。延迟元件138延迟时钟信号CLK。被延迟了的时钟信号CLK形成波形，作为延迟时钟信号CLKD输出。时钟信号NCLK及延迟的时钟信号NCLKD分别是使时钟信号CLK及延迟时钟信号CLKD的逻辑电平反转的信号。
主锁存器131使得寄存器输入D与时钟信号CLK和NCLK同步后锁存器锁。主锁存器132使得寄存器输入D与延迟时钟信号CLKD和NCLKD同步后锁存器锁。主锁存器132上的锁存器值是在主锁存器131的锁存器值确定以后确定的。主锁存器131和132分别具有结点NR0和NR1。
异或门137，求出结点NR0的值和结点NR1的值的异或。误差检测电路134将求出的异或值和与时钟信号CLK的逻辑和作为误差信号ERR输出，同时将通过反相所获得的异或值获得的信号与时钟信号CLK的逻辑和以误差信号NERR输出。从而，时钟信号CLK是高电位(“H”)并且当结点NR0的值和结点NR1的值不一致时，误差信号ERR成为(“H”)。当时钟信号CLK是(“H”)并且当结点NR0的值和结点NR1的值一致时，误差信号NERR成为(“H”)。
在误差信号NERR是“H”时，主锁存器131反转结点NR0的值并将该反转的值输出到从锁存器133。在误差信号ERR是“H”时，主锁存器132反转结点NR1的值并将该反转的值输出到从锁存器133。从锁存器133将输入的值与时钟信号NCLK同步后进行锁存。
图7是表示图6的寄存器36A的工作例的时序图。延迟DL表示延迟时钟信号CLKD相应于时钟信号CLK的延迟。值AAA，BBB，CCC顺序地以寄存器输入D供给到寄存器36A。
当输入值AAA时，通过时钟信号CLK的上升沿(rising edge)，确定寄存器输入D为值AAA。为此，结点NR0，NR1的值都确定为值AAA，使得不会发生调整误差。其结果，误差信号NERR成为“H”，将主锁存器131的输出输入到从锁存器133，作为寄存器输出Q输出值AAA。
另一方面，当输入值BBB时，通过时钟信号CLK的上升沿，寄存器输入D不能确定为值BBB。因此，结点NR0的值成为异常值ZZZ，也就是发生调整误差。此后，通过延迟时钟信号CLKD的上升沿，寄存器输入D确定为值BBB，使得结点NR1的值成为值BBB。
由于结点NR0的值和NR1的值不同，所以误差信号ERR成为“H”，使得主锁存器132的输出被输入到从锁存器133，并以寄存器输出Q输出值BBB。也就是，即使发生调整误差也可以输出正常的值。
这样，按照图6的寄存器36A不仅可以进行调整误差的检测，而且在发生调整误差时也可以校正成正确的输出值。另外，根据延迟元件138产生的延迟的大小可以预定误差的检测期间，所以可以随着临界通路的状况进行误差检测的预定。
对于用电路特性监视部14的电路特性信息的生成进行说明。电路特性监视部14是用以下的(D1)～(D6)其中之一求出电路特性信息。
(D1)当故障原因是噪声时，电路特性监视部14测定特定线的假信号高度(噪声的大小)，其结果作为电路特性信息。在该方法中，由于只是测定电压电平就已经足够，所以可以简化电路特性监视部14。
(D2)当故障原因是噪声时，电路特性监视部14测定特定线(Aggressor线或者Victim线)的转换时间，其结果作为电路特性信息。由于噪声是依靠信号的相对关系发生的，所以该方法可以根据发生的情况进行校正。
(D3)当故障原因是延迟时，电路特性监视部14测定特定通路上的延迟，将其结果作为电路特性信息。由于延迟依赖于工作图案，所以该方法可以根据延迟发生的情况进行校正。
(D4)当故障原因是保持耐性不足时，电路特性监视部14测定来自寄存器和触发器的输出传送的逻辑电平，其结果作为电路特性信息。在成为备用模式之前，保持逻辑电平的值，通过与备用模式之后的值进行比较，可以容易地判断故障原因。
(D5)电路特性监视部14测定半导体电路12等的电源电压或者温度，将其结果作为电路特性信息。该方法可以对工艺条件以外的原因单独进行判断。
(D6)当故障原因是延迟时，电路特性监视部14将从具有图5的调整误差检测功能的寄存器36A～36C其中之一输出的误差检测结果作为电路特性信息。根据该信息，由于可以判断从哪个寄存器输出误差信号，所以可以构成由于延迟引起调整误差的特定通路。
图8是表示图1的电路特性监视部14的构成例的电路图。图8的电路是对于半导体电路12具体地进行程序(D1)的工作。图8的电路特性监视部14包括NMOS(n沟道金属氧化物半导体)晶体管51和54、PMOS(p沟道金属氧化物半导体)晶体管52和53、NOR门55、NAND门56、保持电路61和62、RS锁存器(触发器)63和64；OR门65。在图8中只是表示了半导体电路12的一部分。
半导体电路12具有布线42，电路特性监视部14可以测定布线42发生的假信号。布线42的始端的信号以基准信号SS供给到NOR门55及NAND门56。布线42的终端的信号以检测对象信号TS供给到NMOS晶体管51及PMOS晶体管52的门。参考电压VREF_L，VREF H分别供给到NMOS晶体管51和PMOS晶体管52的各个源中。
复位信号RS成为“H”时，由于PMOS晶体管53及NMOS晶体管54导通，所以动态结点N1成为“H”而N2位于低电位(“L”)，锁存器63和64复位。保持电路61和62分别保持动态结点N1和N2的逻辑电平。
图9A是检测正脉冲时假信号(噪声)的检测电平的说明图。图9B是检测负脉冲时假信号(噪声)的检测电平的说明图。将NMOS晶体管51的阈值电压表示为Vtn，将PMOS晶体管52的阈值电压表示为Vtp。
基准信号SS是“L”并且如图9A所示检测对象信号TS比检测电平VREFL+Vtn大时，NMOS晶体管51导通，使得动态结点N1的电位下降。于是NOR门55的输出成为“H”，所以预定锁存器63并且OR门65将作为电路特性信息的检测信号DS变成“H”。
基准信号SS是“H”并且如图9B所示检测对象信号TS比检测电平VREFH-Vtp小时，PMOS晶体管52导通，使得动态结点N2的电位上升。于是NAND门56的输出成为“L”，所以锁存器64被预定，OR门65将检测信号DS变成“H”。
这样，按照图8的电路预定参考电压VREF L和VREF H，就可以测定假信号高度。
图10是表示图1的电路特性监视部14的构成的第一变形例的电路图。图10的电路是对半导体电路12具体地进行程序(D2)的工作。图10的电路特性监视部214除了图8中的电路特性监视部214的元件还包括可变延迟缓冲器265和266。在图10中，只是表示半导体电路12的一部分。
电路特性监视部214测定半导体电路12的布线42的信号的转换时间。布线42的信号，作为检测对象信号TS给予NMOS晶体管51及PMOS晶体管52的门。另外，检测对象信号TS经由可变延迟缓冲器265和266作为基准信号SS1和SS2分别给予NOR门55和NAND门56。可变延迟缓冲器265和266通过延迟控制信号DLC1和DLC2分别控制延迟。
基准信号SS1是“L”时，NMOS晶体管51的工作传送到NOR门的输出。基准信号SS1是“H”时，PMOS晶体管52的工作传送到NAND56门的输出。因此，基准信号SS1是“L”时，可以检测出检测对象信号从“L”向“H”的电平移动，基准信号SS2是“H”时，可以检测出检测对象信号从“H”向“L”的电平移动。电路特性监视部214在其他方面与图8的电路特性监视部14相同。
图11A是对检测对象信号TS从“L”向“H”迁移时的转换时间检测的说明图。图11B是对检测对象信号TS从“H”向“L”迁移时的转换时间检测的说明图。
图11A的情况时，只有基准信号SS1是“L”时可以检测出检测对象信号TS的电平的迁移。在此，通过延迟控制对象电路DLC1将可变延迟缓冲器265的延迟从大值向小值减少，同时进行电平迁移的检测。延迟大时，虽然可以检测出电平的迁移，但是延迟在到达检测阈值时，不能再检测出电平的迁移，所以可以从此时的延迟时间求出检测对象信号TS的电平迁移所需时间的转换时间作为电路特性信息。
图11B的情况时，只有基准信号SS2是“H”时可以检测出检测对象信号TS的电平的迁移。在此，通过延迟控制信号DLC2将可变延迟缓冲器266的延迟从大值向小值减少，同时进行电平迁移的检测。延迟大时，虽然可以检测出电平的迁移，但是延迟在到达检测阈值时，由于不能再检测出电平的迁移，所以可以从此时的延迟时间求出检测对象信号TS的转换时间。
因此，按照图10的电路预定参考电压VREF_L和VREF_F就可以测定转换时间。
图12是表示图1的电路特性监视部14的构成的第2个变形例。图12的电路是对半导体电路12具体地进行程序(D3)的工作。图12的电路特性监视部314具有触发器(锁存器)364和可变延迟缓冲器366。在图12中，只是表示了半导体电路12的一部分。
半导体电路12包括布线342和344以及测定对象电路346。布线342传送给予测定对象电路346的信号，布线344传送从测定对象电路346输出的信号。电路特性监视部314测定在测定电路346产生的延迟，也就是，测定从布线342到布线344通路的信号延迟。
布线342的信号，作为基准信号SS给予可变延迟缓冲器366。可变延迟缓冲器366的输出信号以时钟信号给予触发器364。布线344的信号TS送到触发器364的D输入。触发器364输出检出信号DS作为电路特性信息。可变延迟缓冲器366通过延迟控制信号DLC控制延迟。
可变延迟缓冲器366的延迟比测定对象电路346的延迟大得多时，信号TS被正确地加在触发器364上。逐渐地改变延迟控制信号DLC后，在检测信号DS的值变化时刻(捕捉不稳定时刻)，由可变延迟缓冲器366的延迟值，可以求出测定对象电路的延迟值。
图13是表示图1的电路特性监视部14的构成的第3个变形例。图13的电路是对半导体电路12具体地进行程序(D4)的工作。图13的电路特性监视部414包括触发器(锁存器)464和作为比较电路的异或门468。在图13中，只是表示了半导体电路12的一部分。
半导体电路12作为保持电路包括触发器446A、446B和446C，电路特性监视部414检测出由触发器446A～446C保持耐性的不足引起的故障。
在触发器464的入口D和异或门468上给予触发器446A～446C的逻辑锥终端444的信号。另外，将捕获信号CPT作为时钟信号给于触发器464中。触发器464将捕获的信号输出到异或门468。
将与各个触发器446A～446C不同的电源电路的电源供给到触发器464上，半导体电路12在成为备用模式前，触发器464根据捕获信号CPT将检测出逻辑锥终端444的信号作为对象信号TS捕获。
此后，半导体电路12迁移到备用模式，使得供给到半导体电路12的电源电压下降。此后，半导体电路12进而恢复到通常的模式。此时，在测定对象的触发器446A～446C的值异常时，检测对象信号TS的值变化成不同于成为备用模式之前的值，所以异或门468输出1作为检测信号(电路特性信息)DS。
对于触发器464，供给与触发器446A～446C相同电源电路的电源，而且，也可以提高触发器464的保持耐性。另外，代替异或门468，也可以使用表示输入的两个信号是否一致的比较器。
如上所述，由于根据图8、图10、图12及图13使用实际工作的电路信号，所以可以测定实际电路的特性。
校正对象判断部25，使用系统信息根据使用状况进行适应的校正。在图2的校正对象判断步骤S24中，校正对象判断部25，从系统信息可以推断半导体电路12的使用情况，决定校正反馈策略，例如按照以下(E1)～(E5)进行确定。
(E1)系统信息监视部22，将表示构成半导体电路12电源的电池的残量的数据作为系统信息输出。校正对象判断部25在电池的残量少时，作为校正反馈的策略，将不增加消耗电流以不引起故障作为校正工作条件。具体的是提高供给半导体电路12的电源电压以及进行降低半导体电路12的工作频率的校正，生成目标电子的特性信息CI。使用该策略，可以回避工作时间的缩短，虽然应答退化，但是首先可以使得半导体电路12工作。
(E2)在飞机内等内容易发生软件误差的环境时，作为校正反馈的策略，进行暂时的校正。例如，通过对话等的人机联系的确认或者通过参照表示辅助模式的信息来把握环境。具体的说，校正对象判断部25，暂时提高供给半导体电路12的电压，此后定期地降低电源电压，从而检查降低电源电压时是否发生故障。如果不发生故障时，为了终止提高电源电压的校正，生成目标电子的特性信息CI。通过该策略，可以根据环境实现校正，不会构成超预定校正。
(E3)系统信息监视部22是以系统信息输出关于半导体电路12的温度的信息。半导体12在高温环境下时，校正对象判断部25，作为校正反馈的策略校正工作条件，使得不增加漏电流，不引起故障。具体的是，校正对象判断部25，提高供给半导体电路12的电源电压，将半导体电路12的基板偏压作成更大的反馈偏压的校正，或者将半导体电路12的工作频率降低的补正那样，生成目标电子特性信息CI。在高温环境下，可以从温度传感器的输出知道。通过这样的策略，可以避免在高温环境下漏电流增大的问题，同时，虽然应答变差但是首先可以使得半导体电路12工作。
(E4)系统信息监视部22读出半导体电路12(或LSI10)的识别编号，以系统信息输出。识别编号是制造时写入半导体电路12的序列号、处理器ID、批号等，是对应着半导体电路12的制造时期。校正对象判断部25，从系统信息推断半导体电路12的制造时期(制造年等)，将它看作开始使用时期。从制造时期经过预定期间时，作为校正反馈的策略校正工作条件，使得性能不老化，难以引起故障。具体的是，校正对象判断部25，为了提高供给半导体电路12的电源电压，生成目标电子特性信息CI。按照该策略，虽然缩短了电池的寿命，但是可以维持半导体电路12的性能。
(E5)系统信息监视部22以系统信息输出关于半导体电路12的电源电压控制的信息。降低电源电压的控制工作后立刻检测出调整误差时，由于在其之前可能看漏调整误差，所以校正对象判断部25可以再次地变更电源电压。
图14是关于检测调整误差的时序图。参照图5及图14说明例(E5)。例如，通过图5的寄存器36A～36C检测出调整误差。在寄存器36A～36C上分别输入信号PTA、PTB和PTC。信号PTA、PTB和PTC分别是通路35A、35B和35C的输出。
各个寄存器36A～36C的误差检测范围，是依赖于图6的延迟元件138的延迟量。为此，如图14所示，对于信号PTB可以检测出调整误差，但是不能检测出信号PTC的调整误差。
当降低电源电压时，增加了组合逻辑34的延迟，有时不能检测调整误差。在此，在检测调整误差时，校正对象判断部25生成用于提高电源电压的目标电子特性信息CI。由此可以预先防止故障。
此外，例(E5)是通过与内建自测试(BISTbuilt-in selftest)的组合，可以进一步提高防止故障效果。图15是表示BIST每次执行时求出的电源电压控制范围例的说明图。例如，如图15所示，半导体电路12定期地实施BIST。在实施BIST时，半导体电路12活化通路35A～35C，一边变化电源电压，一边使得寄存器36A～36C检测出调整误差。
校正对象判断部25，根据每次执行BIST时，BIST的结果，对于通路35A～35C(信号PTA、PTB和PTC)求出不能检测调整误差的电源下限(图15的×)。另外，校正对象判断部25对每次执行BIST时，求出通路35A～35C的任何一个都不能检测出调整误差那样的电源电压的范围，生成表示该范围的目标电子特性CI。电子控制部16，在降低电源电压后检测调整误差时，提高电源电压使其达到求出的电源电压的范围内的值。由此，可以防止调整误差不能够被检测。
对于通过电子特性控制部16的半导体电路12中的校正对象进行说明。电子特性控制部16，根据目标电子特性CI，如以下的例(F1)～(F9)那样，进行半导体电路12的补正。
(F1)故障的原因是噪声时，电子特性控制部16，为了校正结点的驱动能力，作为校正对象，变更驱动该结点并联连接的多个驱动晶体管个数。在该方法中，不进行基板电压控制，通过变更电路构成就可以对应。
(F2)故障的原因是噪声时，电子特性控制部16，为了校正结点的驱动能力，作为校正对象，控制基板电压。在该方法中，可以变更晶体管本身特性。
(F3)故障的原因是噪声时，电子特性控制部16，为了校正晶体管的阈值电压，作为校正对象，控制基板电压。在该方法中，可以变更晶体管本身特性。
(F4)故障的原因是噪声时，电子特性控制部16，为了校正布线间的容量，作为校正对象，控制加在强感应体上的偏压。在该方法中，可以变更布线容量的特性。
(F5)故障的原因是延迟时，电子特性控制部16，为了校正逻辑门的驱动能力，作为校正对象，控制基板电压。在该方法中，可以变更晶体管本身特性。
(F6)故障的原因是延迟时，电子特性控制部16，为了校正工作条件，作为校正对象，控制基板电压。在该方法中，不进行基板电压控制，不变更电路构成就可以校正半导体电路12。
(F7)故障的原因是保持耐性不足时，电子特性控制部16，为了校正工作条件，作为校正对象，控制电源电压。在该方法中，不同时进行基板电压控制和电路变更就可以校正半导体电路12。
(F8)故障的原因是保持耐性不足时，电子特性控制部16，为了校正触发器(锁存器)的阈值电压，作为校正对象，控制电源电压。在该方法中，可以变更晶体管本身特性。
(F9)故障的原因是延迟时，为了校正时钟周期，作为校正对象，控制时钟信号。例如调制时钟频率，暂时地延长时钟周期。这样可以防止调整误差。
以上所述的例(F1)～(F4)分别对应着例(A1)～(A4)。
对于作为校正对象，控制加在强感应体上的偏压的情况(例(F4))进行说明。图16A是图1的半导体电路12的一部分的布线的布置图。图16B是表示图16A的布线容量的电路图。如图16A所示，半导体电路12具有布线541、542和543以及补偿(dummy)金属544。
布线541接受来自其他布线的噪声影响，或者对其他布线给予噪声影响，将其作为校正对象布线。如图16A所示，在接近布线541配置着补偿金属544，在半导体电路12中，补偿金属544的上面或者下面具有强感应体545。电子特性控制部16，根据目标电子特性信息CI控制给予补偿金属544的偏压BM。布线541和地GND间的容量的值是C10。
电子特性控制部16通过偏压BM向强感应体545加入电荷时，可以将补偿金属544固定在规定的电位。例如，固定补偿金属544在VDD电平，当布线541从GND电平向VDD电平迁移时，布线541和补偿金属544间容量547的有效值变为0。此时，布线541的寄生电容值成为C10。另一方面，布线541从VDD电平向GND电平迁移时，容量547的容量值为C12。此时，布线541的寄生容量值成为C10+C12(参照图16B)。
也就是，通过适当地变更补偿金属544的电位，可以变更布线541的寄生容量。由此，可以变更布线541与其他布线间的耦合系数。另外，补偿金属544也可以固定在GND电平。
对例(F9)的具体例进行说明。图17是关于各个通路的激活率的说明图。以下将参照图17描述对于例的背景。
通常，逻辑门的输出激活率(信号值变化概率)是以该逻辑门的各输入的激活率的积求出的。如图17所示，当各个AND门的输入信号的激活率为P0、P1、P2、P3和P4时，则逻辑段数少的通路PAS(图17的实线)的激活率P(shortpath)通过以下求出P(shortpath)＝P0*P1而逻辑段数多的通路PAL(图17的虚线)的激活率P(longpath)通过以下求出P(longpath)＝P0*P1*P2*P3*P4。
在此，通路激活率是该通路的最终段输出的激活率。
因为各个激活率P0、P1、P2、P3和P4都是1以下，所以以下的式成立P(shortpath)≥P(longpath)。
也就是，可以说，一般延迟时间大(逻辑段数多)的通路的激活率P(longpath)比延迟时间小(逻辑段数小)的通路的激活率P(shortpath)更小。通常，P(longpath)是比较小的值。
图18是表示使用通常寄存器的电路例的框图。图18的电路具有寄存器32A、32B和32C以及逻辑电路71和72。逻辑电路71具有延迟小的通路PT1和比该通路PT1延迟大的通路PT2。逻辑电路72具有比通路PT2延迟小的通路PT3。
图19是图18的电路中信号的时序图。为了防止关于在寄存器32B中通路PT2的输出信号SB产生调整误差，需要提供具有较长周期的时钟信号(参照图19的SYB)。为此，在图18的电路中，经常将时钟信号CLK的周期预定成比通路PT2的延迟大。
图20是使用图6的寄存器的电路方框图。图20的电路具有半导体电路612、OR门73和数字倍增器74。电路612，在图18的电路中，是用图6的寄存器36A代替了寄存器32B。半导体电路612是半导体电路12的一个实施例。在图20中，OR门73及数字倍增器74构成了电子的特性控制部。
数字倍增器74根据主时钟信号MCLK生成时钟信号CLKI，并将该时钟信号CLK1供给到各个寄存器32A、32C和36A。时钟信号CLKI的周期通常比通路PTI的延迟及通路PT3的延迟大，比通路PT2的延迟小。
图21是图20的电路中的时序图。由于通路PT2的延迟而发生调整误差时，寄存器36A检测出调整误差，将表示检测到该误差的误差信号输出到OR门73。在OR门73也输入从寄存器36A以外的误差信号。检测出误差时，OR门73将其通知数字倍增器74。
寄存器36A在期间DL(图21的EDC)从时钟信号CLKI的边界时序检测调整误差，进行正常值的输出。数字倍增器74，检测出误差时，则只是延长时钟信号CLKI的周期以期间DL。而后，数字倍增器74将时钟信号CLKI的周期返回到通常的长度。为此，即使检测出误差也不会影响以后的工作，图20的电路可以继续电路工作。
这样，通过图20的电路，在检测出误差时，由于时钟信号的周期被延长，所以可以使用频率高的时钟信号。另外，对于延迟时间大的通路PT2的最终段输出没有变化，没有检测出误差，时钟信号CLKI的周期不能被延长。参照图17，由于延迟时间大的通路PT2最终段输出变化的概率小，所以时钟信号CLKI的周期的延长的概率小。因此，图20的电路比图18的电路可以缩短平均时钟周期。
尽管在图20中，使用数字倍增器74作为调制时钟频率的手段，但是不受此限制。除了使用数字倍增器74，也可以使用例如应答速度快的锁相环(phaselocked loop)等。
图22是图20电路变形例的框图。图22的电路除了图20的电路组分进一步包括半导体电路712，OR门78、82和87，数字倍增器79，寄存器81和86。半导体电路712包括寄存器32D、32E和36B；逻辑电路76和77，与图20的半导体电路612有同样的构成。寄存器36B与寄存器36A同样地具有检测调整误差的功能。
图22的半导体电路612及712是半导体电路12的一例。另外，OR门73、78、82和87，数字倍增器74和79及寄存器81和86构成了电子的特性控制部。图23是图22的电路中的时序图。
一般，时钟控制是在速度的临界。用多个寄存器实施调整误差的检测时，需要将多个的误差信号的逻辑和用于逻辑信号控制，求出逻辑和时的延迟成为问题。在此，在图22的电路中，寄存器81，将OR门73的输出延迟1个循环，作为同步信号SYN1输出到OR门87。OR门87求出同步信号SYN1及来自其他电路的同步信号的逻辑和，输出到数字倍增器79。
从OR门87输入同步信号时，数字倍增器79如图23那样，在数字倍增器74延长时钟信号CLKI的周期后的循环的下一个循环中，延长时钟信号CLK2的周期，为此，可以维持时钟信号CLKI和时钟信号CLK2间的同步。
同样，寄存器86将OR门78的输出延迟1个循环，作为同步信号SYN2输出到OR门82。OR门82求出同步信号SYN2及来自其他的电路的同步信号的逻辑和，输出到倍增器74。从OR门82输入同步信号时，数字倍增器74，在数字倍增器79延长时钟信号CLK2的周期后的循环的下一个循环中，延长时钟信号CLK1的周期。
因此，根据图22的电路，可以简化求出逻辑和的OR门73的构成，可以减少求出逻辑和时的延迟。
此外，图20及图22的电路，不仅可以提高时钟频率，而且在延迟故障发生时也可以实现不良的检测以及正常值的输出。
以下说明OS和应用程序间的应用界面(ARI)。ARI是连接应用程序和OS的软件层。为了从系统的举动判断系统的正常/异常，通过ARI得到推断系统举动的信息是不可缺少的。
图24是应用界面的说明图。OS 820是在图1的LSI 20上执行，实现LSI20的功能。OS 820具有用于通知推断OS 820和应用程序814间的系统举动的信息SEI的应用程序API 812。图24中，函数APIF1和APIF2，以API812的例表示的。信息SEI，是表示应用程序814执行状况的信息，在函数APIF1和APIF2中作为自变量被定义。
在函数APIF1中，作为自变量定义着用于识别状态寄存器的指示器$statuspointer及状态寄存器$status checkpoint的检测点。按照这些信息，OS820可以得到待检测的状态寄存器的识别信息，以及待检测状态寄存器的时间，从而可以根据上述例(CI)的方法判断系统正常/异常。
在函数APIF2中，作为自变量定义着用于识别误差恢复程序的指示器$error_recovery_pointer。按照这些信息，OS820可以得到待检查的误差恢复程序的识别信息，从而根据上述例(C2)的方法可以实现系统正常/异常的判断。
尽管上述的实施例中是对使用MOS晶体管进行了说明，但是也可以使用其他的晶体管。
如上所述，本发明可以排除通常正常工作时的过剩余限，所以对于要求高速而且低耗电力的工作的半导体集成电路系统等是有用的。
权利要求
1.一种半导体集成电路系统，包括执行程序的控制对象电路；输出表示所述控制对象电路状态的系统信息的系统信息监视部；求出所述控制对象电路的电路特性并将所述电路特性作为电路特性信息输出的电路特性监视部；根据所述系统信息判断所述控制对象电路是否正常工作的故障判断部；当所述控制对象电路正常工作时，将所述电路特性信息作为基准电路特性信息进行保持的基准电路特性保持部；当所述控制对象电路不能正常工作时，根据所述电路特性监视部检测出的电路特性信息和所述基准电路特性信息判断故障原因的故障原因判断部；根据所述故障原因判断所述控制对象电路中的校正对象，生成并输出所述校正对象中的目标电子的特性信息的校正对象判断部；以及根据所述目标电子特性信息控制所述控制对象电路的电子特性控制部。
2.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部将所述控制对象电路的状态作为所述系统信息输出以及所述故障判断部，在预定时间所述控制对象电路的状态是预定的状态时，判断所述控制对象电路是正常工作，其他的情况判断所述控制对象电路是非正常工作。
3.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，将表示调用所述程序中的误差恢复程序信息作为所述系统信息输出，以及所述故障判断部，在所述程序中的误差恢复程序被调用规定次数以上时，判断所述控制对象电路是非正常工作，其他的情况判断所述控制对象电路是正常工作。
4.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，将表示操作系统正常关闭的信息作为系统信息输出，以及所述故障判断部，在操作系统前次没有正常关闭时，判断所述控制对象电路是非正常工作，其他的情况判断所述控制对象电路是正常工作。
5.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，将表示所述程序执行时发生误差的信息作为系统信息输出，以及所述故障判断部，在发生所述误差时，判断所述控制对象电路是非正常工作，其他的情况判断所述控制对象电路是正常工作。
6.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，确定在所述控制对象电路的预定布线上产生的噪声的大小作为所述电路特性。
7.根据权利要求6所述的半导体集成电路系统，其特征是所述电路特性监视部包括具有施加有作为预定布线上的信号的检测对象信号的栅极、施加有第一参考电压的源极和连接到第一动态结点的漏极的第一n型晶体管；具有施加有检测对象信号的栅极、施加有第二参考电压的源极和连接在第二动态结点的漏极的第一p型晶体管；具有施加有电源电压的源极和与所述第一动态结点连接的漏极的第二p型晶体管，其根据复位信号向所述第一动态结点充电；具有施加有接地电压的源极和连接在所述第二动态结点的漏极的第二n型晶体管，其根据复位信号向所述第二动态结点放电；作为输出，具有所述第一动态结点，并接收比给出所述检测对象信号的所述布线的部分接近驱动所述布线的元件的所述预定布线的部分上的信号的基准信号的NOR电路；作为输出，具有所述第二动态结点，并接收所述基准信号的NAND电路；通过所述NOR电路的输出设置的第一锁存器；通过所述NAND电路的输出设置的第二锁存器；将所述第一及第二锁存器的输出逻辑和作为检测信号输出的OR电路，所述检测信号表示对应所述第一或者第二的参考电压大小的噪声。
8.根据权利要求1所述的半导体集成电路系统，其特征是所述电路特性监视部，是将所述控制对象电路预定布线中的信号的转换时间大小作为所述电路特性求出的。
9.根据权利要求8所述的半导体集成电路系统，其特征是所述电路特性监视部包括具有施加有作为预定布线上的检测对象信号的栅极、施加有第一参考电压的源极和连接在第一动态结点的漏极的第一n型晶体管；具有施加有所述检测对象信号的栅极、施加有第二参考电压的源极和连接在第二动态结点的漏极的第一p型晶体管；具有施加有电源电压的源极和连接在第一动态结点漏极的第二p型晶体管，其根据复位信号向所述第一动态结点充电；具有施加有接地电压的源极和连接在所述第二动态结点的漏极的第二n型晶体管，其根据复位信号向所述第二动态结点放电；根据第一延迟控制信号延迟所述检测对象信号，并输出所述延迟的检测对象信号的第一可变延迟缓冲器；根据第二延迟控制信号延迟所述检测对象信号，并输出所述延迟的检测对象信号的第二可变延迟缓冲器；具有作为输入的所述第一动态结点和接收所述第一可变延迟缓冲器的输出的NOR电路；具有作为输入的所述第二动态结点和接收所述第二可变延迟缓冲器的输出的NAND电路；通过所述NOR电路的输出设置的第一锁存器；通过所述NAND电路的输出设置的第二锁存器；将所述第一及第二锁存器的输出逻辑和作为表示对应所述第一及第二可变延迟缓冲器延迟的转换时间大小检测到的检测信号输出的OR电路。
10.根据权利要求1所述的半导体集成电路系统，其特征是所述电路特性监视部，是将所述控制对象电路的预定通路中信号的延迟作为所述电路的特性求出的。
11.根据权利要求10所述的半导体集成电路系统，其特征是所述电路特性监视部包括根据延迟控制信号延迟所述预定通路的始点的信号，并输出所述延迟的信号的可变缓冲器；以及将所述预定通路终点的信号与从所述可变缓冲器输出的信号同步后锁存器锁，并将表示检测出的对应所述可变延迟缓冲器延迟的大小作为检测信号输出的锁存器。
12.根据权利要求1所述的半导体集成电路系统，其特征是所述电路特性监视部，在所述控制对象电路的电源降低时，根据所述控制对象电路的预定的保持电路的输出的信号的变化作为所述电路特性求出的。
13.根据权利要求12所述的半导体集成电路系统，其特征是所述电路特性监视部包括将预定的保持电路的输出的信号的检测对象信号与获得的信号同步，锁存器锁后，输出所述锁存器锁信号的锁存器；比较所述检测对象信号和所述锁存器的输出，两者不同时，输出表示所述检测对象信号变化的检测信号的比较电路。
14.根据权利要求1所述的半导体集成电路系统，其特征是所述电路特性监视部，是将所述控制对象电路的电源电压或者温度作为所述电路特性求出的。
15.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，将表示电池残量的数据作为所述系统信息输出；所述校正对象判断部，在电池残量少时，生成所述目标电子特性信息，以进行提高供给所述控制对象电路的电源电压并进行降低所述控制对象电路的工作频率的校正。
16.根据权利要求1所述的半导体集成电路系统，其特征是所述校正对象判断部，生成所述目标电子特性信息，以暂时提高供给所述控制对象电路的电源电压，而后，定期地降低所述电源电压，在降低所述电源电压时不发生故障时，终止提高电源电压的校正。
17.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，将关于所述控制对象电路温度的信息作为所述系统信息输出；所述校正对象判断部，生成所述目标电子特性信息，以进行提高供给所述控制对象电路的电源电压并允许所述控制对象电路基板偏压提供更大的反馈偏压的校正，或者进行降低所述控制对象电路的工作频率的校正。
18.根据权利要求1所述的半导体集成电路系统，其特征是所述系统信息监视部，是将所述控制对象电路的识别号作为所述系统信息输出的；所述校正对象判断部，从所述系统信息推断所述控制对象电路的制造时期，从所述制造时期起超过规定的时间时，生成所述目标电子特性信息，以提高供给所述控制对象电路的电源电压。
19.根据权利要求1所述的半导体集成电路系统，其特征是所述控制对象电路包括与驱动结点并联连接的多个的驱动晶体管；所述电子特性控制部，在故障的原因是噪声时，控制所述多个驱动晶体管中，驱动所述结点的驱动晶体管的个数。
20.根据权利要求1所述的半导体集成电路系统，其特征是所述电子特性控制部，在故障的原因是噪声时，将所述控制对象电路的基板电压或者电源电压作为校正对象控制。
21.根据权利要求1所述的半导体集成电路系统，其特征是所述控制对象电路具有金属布线；接近所述金属布线配置的补偿的金属；在所述补偿金属之上或者之下配置的强感应体。
22.根据权利要求1所述的半导体集成电路系统，其特征是操作系统是通过各个所述系统信息监视部、所述故障判断部、所述基准电路保持部、所述故障原因判断部及所述校正对象判断部进行工作的；所述操作系统，具有连接所述程序和所述操作系统的软件层；所述软件层，是将表示所述程序执行情况作为自变量定义的函数。
23.根据权利要求1所述的半导体集成电路系统，其特征是所述控制对象电路，具有检测调整误差并输出其检测结果的寄存器；所述系统信息监视部，是将表示所述检测结果的信息作为系统信息输出的。
24.根据权利要求23所述的半导体集成电路系统，其特征是所述寄存器包括锁存器锁输入值的第一主锁存器，以及通过所述第一主锁存器锁存器锁后将所述输入值锁存器锁的第二主锁存器，其中在检测出调整误差时，所述寄存器输出所述第二主锁存器的结点值。
25.根据权利要求23所述的半导体集成电路系统，其特征是所述寄存器包括延迟时钟信号并输出所得到的延迟时钟信号的时钟延迟电路；将所述输入值与所述时钟信号同步后锁存器锁的第一主锁存器；将所述输入的值与所述延迟时钟信号同步后锁存器锁的第二主锁存器；锁存器锁所述第一主锁存器或者所述第二主锁存器的输出的从锁存器；以及将所述第一主锁存器的结点值和所述第二主锁存器的结点值是否一致，作为所述检测结果输出的误差检测电路；其中所述第一主锁存器，在所述的检测结果表示一致时，将对应所述第一主锁存器的结点的值输入到所述从锁存器，以及所述第二主锁存器，在所述的检测结果表示不一致时，将对应所述第二主锁存器的结点的值输入到所述从锁存器。
26.根据权利要求23所述的半导体集成电路系统，其特征是所述控制对象电路，执行内建自测试，所述校正对象部，根据所述内部自身试验的结果，将所述控制对象电路中没有检测出调整误差的电源电压范围作为所述目标电子特性信息求出，以及所述电子特性控制部，在降低所述电源电压后，检测出调整误差时，将所述电源电压上升到所述范围内的值。
27.一种半导体集成电路系统，其特征是包括具有寄存器的控制对象电路；以及将时钟信号供给所述控制对象电路的电子特性控制部；其中所述寄存器检测所述控制对象电路中的调整误差；所述电子特性控制部，是在所述寄存器检测出调整误差时，延长所述时钟信号的周期。
28.根据权利要求27所述的半导体集成电路系统，其特征是所述电子特性控制部，在周期延长了的所述时钟信号的循环的下一个循环中，延长供给所述控制对象电路的其他时钟信号的周期。
29.一种半导体集成电路，其包括多个逻辑电路；连接所述多个逻辑电路间的金属布线；接近所述金属布线配置的补偿金属；以及在所述补偿金属之上或者之下配置的强感应体。
30.一种在所述半导体集成电路上工作操作系统，所述操作系统具有连接程序和所述操作系统的软件层，其中所述软件层，是将表示所述程序执行情况的信息作为自变量定义的函数。
31.一种半导体集成电路的控制方法，是控制所述半导体集成电路内的控制对象电路的半导体集成电路的控制方法，所述控制方法包括根据表示执行程序的所述控制对象电路的状态的系统信息，判断所述控制对象电路是否正常工作的故障判断步骤；当所述控制对象电路正常工作时，将所述电路特性信息作为基准电路特性信息进行保持的保持基准电路特性步骤；当所述控制对象电路不能正常工作时，根据所述控制对象电路的电路特性信息和所述基准电路特性信息判断故障原因的故障原因判断步骤；根据所述故障原因判断所述控制对象电路中的校正对象的校正对象判断步骤；生成所述校正对象中的目标电子的特性信息的校正步骤。
32.一种半导体集成电路的控制方法，是控制所述半导体集成电路内的控制对象电路的半导体集成电路的控制方法，该控制方法包括检测所述控制对象电路中的调整误差的检测步骤；在所述检测步骤中检测出调整误差时，将供给到所述控制对象电路的时钟信号的周期延长的控制步骤。
全文摘要
一种半导体集成电路系统，可以排除过剩的容限，提高半导体集成电路的特性，具有执行程序的控制对象电路；输出表示所述控制对象电路状态的系统信息监视部；求出所述控制对象电路的电路特性并将所述电路特性作为电路特性信息输出电路特性监视部；根据所述系统信息判断所述控制对象电路是否正常工作故障判断部；所述控制对象电路正常工作时，将所述电路特性信息作为基准电路特性信息进行保持的基准电路特性保持部；当所述控制对象电路不能正常工作时，根据所述电路特性监视部检测出的电路特性信息和所述基准电路特性信息判断故障原因的故障原因判断部；根据所述故障原因判断所述控制对象电路中的校正对象的校正对象判断部。
文档编号G01R31/28GK101078997SQ20071009792
公开日2007年11月28日 申请日期2007年4月18日 优先权日2006年4月18日
发明者屉川幸宏 申请人:松下电器产业株式会社