专利名称：一种基于dsp和fpga的组合导航计算机的制作方法
技术领域：
本发明涉及一种基于数字信号处理器(Digital Signal Processing, DSP)和现场可编程门阵 列(Field- Programmable Gate Array, FPGA)的组合导航计算机，属于组合导航技术领域，用于 以脉冲方式输出的惯性测量单元组成的惯性导航系统(Inertial Navigation System, INS)与全球 定位系统(Global Position System, GPS)的组合导航系统，特别适用于对体积功耗和实时性要 求较高的应用场合。
技术背景在导航技术领域，组合导航技术利用有效的数据融合方法，将各种具有优势互补功能的导 航子系统组合起来，充分发挥各子系统的优点，从而提高导航系统的整体性能'是导航技术领 域一个重要的发展方向。组合导航计算机首先完成组合导航系统各子系统的数据采集和子系统间的时间同步，进而 完成组合导航算法的实时运行，得到载体高精度的导航信息，最终将导航信息输出。传统的组合导航计算机主要是基于X86架构的专用计算机，体积功耗大，电路结构复杂。目 前基于嵌入式技术的组合导航计算机通常采用主从结构的设计方案，主机一般采用一片微处理 器或一片数字信号处理器，主要负责导航计算，并承担GPS数据采集和导航信息输出。从机采用 一片微处理器，负责惯性测量单元(Inertial Measurement Unit, IMU)的数据采集，这类方案由 于主机采用串行方式接收GPS串行数据，接收过程占用较多的时间而使得主机中导航解算流程经 常被中断，实时性差，不能满足高实时性应用的要求。专利200610113983.5所述的一种基于双 DSP的集成化组合导航计算机，采用两个数字信号处理器， 一个用于数据接收和时间同步， 一个 用于导航解算，时间同步采用软同步方法，针对的是具有时间同步信号的IMU数据与GPS数据的 同步问题，该专利不含IMU数据采集功能，集成度低。而基于FPGA和DSP的组合导航计算机方 案通常采用FPGA完成IMU数据采集，DSP除完成导航解算外，还要采集GPS串行数据、完成时 间同步并承担通信任务，DSP仍然会因以串行方式接收GPS数据而常常中断导航解算流程，因而 实时性差，在数据量大的实时应用场合不能满足应用要求。 发明内容本发明的技术解决问题是针对现有组合导航计算机的不足，提供一种基于DSP和FPGA的组合导航计算机，实现数据的集中采集以及导航信息的实时解算和输出，具有体积小、功耗 低、集成度高、实时性好、可扩展性强、易于升级的特点。本发明的技术解决方案是 一种基于DSP和FPGA的组合导航计算机，由数据输入模块、数 据采集模块、导航解算模块和数据输出模块组成。所述的数据输入模块包括电平转换芯片和光电耦合芯片组，秒脉冲(One Pulse Per Second, 1PPS)信号经过光电耦合芯片去除噪声后输出CM0S电平形式的1PPS信号，GPS信号经过电平转 换芯片转换后输出CMOS电平形式的GPS信号，IMU脉冲信号经过光电耦合芯片组去除噪声后输 出CMOS电平形式的IMU脉冲信号。所述的数据采集模块包括FPGA、配置芯片和拨码开关，其中，FPGA包括时间同步模块、 译码器、多路计数器、全双工异步串行收发器(Universal Asynchronous Receiver/Transmitter UART) UART1、 UART2、 UART3、双口RAM1、双口RAM2、双口RAM3，通过高速硬件描述 语言(VHSIC Hardware Description Language, VHDL)实现；数据输入模块输出的CMOS电平 形式的IPPS信号和拨码开关确定的开关量信号经译码器译码得到的信号作为时间同步模块的输 入信号，由时间同步模块通过时间同步方法得到IMU脉冲信号采集的采样时钟，FPGA通过 UART1和多路计数器以及时间同步模块完成GPS信号和IMU脉冲信号的同步采集；数据输入模 块输出的CMOS电平形式的GPS信号经过UARTl串并转换为并行数据，存储于双口RAM1;多路 计数器根据时间同步模块输出的采样时钟对IMU脉冲信号计数，并通过一路计数器记录IMU采 样次数，将IMU脉冲信号计数结果(即IMU数据)及IMU采样次数存储于双口RAM2，然后送入 UART2进行并串转换，并输出串行IMU数据和IMU采样次数；双口RAM3存储导航解算模块送来 的IMU数据、IMU采样次数、GPS数据与导航解算结果，然后送入UART3进行并串转换，并输 出串行IMU数据、IMU采样次数、GPS数据与导航解算结果。所述的导航解算模块包括DSP和Flash， DSP通过外部存储器接口 (External Memory Interface, EMIF )定时读取数据采集模块中双口 RAMI存储的GPS数据和双口 RAM2存储的IMU数据和IMU 采样次数，读取到IMU数据时进行捷联解算，读取到GPS数据时，通过GPS故障诊断方法对GPS 数据进行判断，若可用则进行组合滤波和反馈校正，然后将IMU数据、IMU采样次数、GPS数据 和导航解算结果通过EMIF送到数据采集模块的双口RAM3和数据输出模块中的网口；同时，上 位机通过数据输出模块中的HPI接口与DSP的HPI通信，获取IMU数据、IMU采样次数、GPS数据 和导航解算结果；Flash保存DSP内运行的程序。所述的数据输出模块包括电平转换芯片组、第一串口、第二串口、网口和HPI (Host Port Interface, HPI)接口，数据采集模块中由UART2并串转换后的串行IMU数据和IMU采样次数通 过电平转换芯片组进行转换后经第一串口发送到上位机数据采集模块中由UART3串并转换后的串行IMU数据和IMU采样次数以及导航解算结果通过电平转换芯片进行转换后经第二串口发 送到上位机；来自导航解算模块中DSP的数据通过网口发送到上位机；上位机通过数据输出模块 中的HPI接口访问导航解算模块中DSP内的IMU数据、IMU采样次数、GPS数据和导航解算结果， 并与第一串口、第二串口、网口和HPI接口实时通信，实现实时监控；第一串口、第二串口、网 口和HPI接口实现输出信息冗余。所采用的时间同步方法为采用GPS接收机的IPPS秒脉冲信号为基准时钟信号，对其二分 频得到占空比为1:1的时钟信号时钟I ，根据GPS接收机数据带宽的不同作如下处理带宽为lHz 时，以时钟I的高电平和低电平为门限，并依据译码器译码得到的信号对系统时钟CLK分频生 成IMU数据采集的采样时钟Ts;带宽为2Hz时，将时钟I进行2倍频得到占空比为l:l的时钟n， 然后以时钟II的高电平和低电平为门限，并依据译码器译码得到的信号对系统时钟CLK分频生 成IMU数据采集的采样时钟Ts;带宽为4Hz时，将时钟I进行4倍频得到占空比为l:l的时钟m， 然后以时钟III的高电平和低电平为门限，并依据译码器译码得到的信号对系统时钟CLK分频生 成IMU数据采集的采样时钟Ts;带宽为2nHz时，n为大于2的正整数，将时钟I进行2n倍频得到 占空比为l:l的时钟n，然后以时钟n的高电平和低电平为门限，并依据译码器译码得到的信号对 系统时钟CLK分频生成IMU数据采集的采样时钟Ts;采样时钟Ts前沿与lPPS脉冲前沿对齐，完 成GPS数据和IMU数据的时间同步。所采用的GPS故障诊断方法为在数据采集模块2内由FPGA内通过VHDL实现的比较器对存 储于双口RAM1的GPS数据进行判断，当GPS数据完整时允许导航解算模块3中的DSP访问数据采 集模块2中双口RAM1存储的GPS数据，当GPS数据由于GPS接收机故障或因干扰、机动导致失锁 而不完整时，不允许DSP访问，DSP获取的GPS数据中的协调世界时不变，同时对GPS数据的可 用性进行检测，当检测到协调世界时没有变化或协调世界时虽有变化，但GPS数据不可用时，检 测出GPS故障。所采用的输出信息冗余和实时监控的实现方法为在IMU脉冲信号采集的同时，通过多路 计数器中的一路记录IMU脉冲信号采样次数，数据输出模块中第一串口输出IMU数据和IMU采样 次数，第二串口和网口均输出GPS数据和导航解算结果以及第一串口输出的IMU数据、IMU采样 次数，上位机通过HPI接口直接访问DSP内部的IMU数据、IMU采样次数、GPS数据和导航解算 结果，第一串口、第二串口、网口输出的IMU数据、IMU采样次数和HPI接口获取的IMU数据、 IMU采样次数相同，第二串口、网口输出的GPS数据以及导航解算结果与HPI接口获取的GPS数 据以及导航解算结果相同，实现输出信息中MU数据、IMU采样次数的四重冗余，GPS数据和导 航解算结果的两重冗余，通过IMU采样次数得到一一对应，并与GPS数据中的协调世界时对应； 系统通过第一串口 、第二争口 、网口和HPI接口与上位析实时通信，通过上位机的接收显示软件对系统进行实时监控，提高了系统的可靠性。本发明的工作流程为首先通过数据采集模块的拨码开关选择IMU脉冲信号的采样时钟， FPGA开始采集经数据输入模块输出的CMOS电平形式的IMU脉冲信号和GPS信号，每完成一次 采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采 集的IMU数据和GPS数据，导航解算模块开始初始对准；对准结束后，在导航解算模块中DSP内 对接收到的IMU数据进行判断，如果IMU数据不是与GPS数据同步的数据，则只进行捷联解算， 如果为同步数据，除进行捷联解算外，还将解算结果暂存于DSP的内存空间，DSP接收GPS数据 在1PPS后固定时刻进行，如果GPS数据可用则调用DSP内存空间存储的捷联解算结果，通过卡尔 曼滤波估计出导航参数的误差，并作修正，从而由数据输出模块输出高精度的导航信息，如果 GPS数据不可用，则不做卡尔曼滤波，由数据输出模块输出捷联解算结果，直到工作结束。本发明的原理是本发明采用FPGA和DSP实现数据采集、实时导航解算和数据输出功能，由数据输入模块、 数据采集模块、导航解算模块和数据输出模块组成。数据输入模块将GPS信号电平、IMU脉冲 信号电平转换为与数据采集模块兼容的CMOS电平；数据采集模块利用1PPS秒脉冲信号通过 时间同步方法同步采集IMU脉冲信号和GPS信号，并通过拨码开关经过译码器控制IMU脉冲 信号采样时钟周期，从而可以通过拨码开关来选择IMU信号采样频率;数据采集模块在采集IMU 脉冲信息的同时通过一路计数器对IMU采样次数进行记录采集的IMU数据和GPS数据暂存 于FPGA内部的双口 RAM中，导航解算模块通过DSP的EMIF接口高速并行读取数据采集模 块采集的IMU数据和GPS数据，并且是采用外部定时中断方式，以中断信号启动导航解算，该 过程仅需要数十微秒，DSP获取GPS数据的时间与采用串行接收的方式相比可忽略不计，从而 保证了DSP中导航解算流程顺利进行，不会因接收GPS数据而被迫中断；当导航解算模块接收 到与GPS数据同步的IMU数据后，进行捷联解算，得到载体的位置、速度、姿态等信息，当导 航解算模块接收到GPS数据后，利用卡尔曼滤波器进行组合滤波，估计导航参数误差，对捷联 解算结果进行修正，从而获得高精度的导航信息。为避免因数据传输或上位机接收不稳定等原因导致的数据接收错误，提高可靠性，本发明 在信息的输出上采用了冗余方案，并通过上位机对接收的信息进行实时监控数据采集模块采 集的IMU数据不经任何处理，直接通过第一串口输出到上位机；第二串口和网口均输出IMU采 样次数、IMU数据、GPS数据和组合导航结果；上位机通过HPI接口直接访问DSP内部的上述数 据；第一串口、第二串口、网口输出的IMU数据、GPS数据和组合导航结果和上位机通过HPI接 口获取的IMU数据、GPS数据和组合导航结果通过IMU采样次数而得到一一对应，并与协调世界 时对应，实现信息冗余，为事后处理提供严格的同步依据系统通过第一串口、第二串口、网口和HPI接口与上位机实时通信，对系统进行实时监控。 本发明与现有技术相比的优点在于 1.采用FPGA+DSP的并行结构，FPGA完成GPS数据与IMU脉冲信号的集中同步采集，从 而提高了集成度，减小了体积和功耗；DSP获取GPS数据时不会中断DSP内导航解算流程，DSP 得以专注于导航解算，保证了实时性。2. 输出信息具有多重冗余，为事后处理提供严格同步的冗余信息，可靠性高。3. 所采用的时间同步方法适用于以脉冲方式输出的IMU数据与不同带宽GPS数据的同步， 具有很好的通用性。4. 通过FPGA可以扩展更多的输入输出接口和更多的UART、 RAM等功能模块，具有良好 的可扩展性，移植升级方便。
图l为本发明的系统结构框图。图2为本发明的时间同步时序图。图3为本发明的工作流程图。
具体实施方式
如图1所示，本发明由数据输入模块l、数据采集模块2、导航解算模块3和数据输出模块 4组成。所述的数据输入模块l包括电平转换芯片和光电耦合芯片组，电平转换芯片采用一片 MAX3232， GPS信号经过电平转换芯片转换后输出CMOS电平形式的GPS信号；光电耦合芯片组 采用7片HCPL063L，其中一片将1PPS秒脉沖信号去除噪声后输出CM0S电平形式的1PPS信号， 其余6片将IMU脉冲信号(包括三个加速度计、三个陀螺仪输出的共6路脉冲信号)去除噪声后 输出CMOS电平形式的IMU脉冲信号。所述的数据采集模块2包括FPGA、配置芯片和拨码开关，其中，FPGA包括时间同步模块、 译码器、多路计数器、UART1、 UART2、 UART3、双口RAM1、双口RAM2、双口RAM3，各部 分均通过VHDL语言实现；数据输入模块1输出的CM0S电平形式的1PPS信号和拨码开关确定的 开关量信号经译码器译码得到的信号作为时间同步模块的输入信号，由时间同步模块通过时间 同步方法得到IMU脉冲信号采集的采样时钟，该采样对钟决定IMU脉冲信^^采集的采样频率； FPGA通过UART1和多路计数器以及时间同步模块完成GPS信号和IMU脉冲信号的同步采集；数 据输入模块1输出的CM0S电平形式的GPS信号经过UART1串并转换为并行数据，存储于双口 RAMI;多路计数器根据时间同步模块输出的采样时钟对IMU脉冲信号计数，并通过一路计数器 记录IMU采样次数，将IMU脉冲信号计数结果(即IMU数据)及IMU采样次数存储于双口RAM2，然后送入UART2进行并串转换；并输出串行MU数据和IMU采样次数；双口RAM3存储导航解算 模块送来的IMU数据、IMU采样次数、GPS数据与导航解算结果，然后送入UART3进行并串转 换，并输出串行IMU数据、IMU采样次数、GPS数据与导航解算结果。FPGA采用Xilinx公司的 XC3S400，配置芯片采用XCF02S。所述的导航解算模块3包括DSP和Flash， DSP通过EMIF定时读取数据采集模块2中双口 RAM1存储的GPS数据和双口RAM2存储的IMU数据和IMU采样次数，读取到IMU数据时进行捷 联解算，读取到GPS数据时，通过GPS故障诊断方法对GPS数据进行判断，GPS数据可用则进行 组合滤波和反馈校正，然后将IMU数据、IMU采样次数、GPS数据和导航解算结果通过EMIF送 到数据采集模块2的双口RAM3和数据输出模块4中的网口；同时，上位机通过数据输出模块中的 HPI接口与DSP的HPI通信，获取IMU数据、IMU采样次数、GPS数据和导航解算结果；Flash保 存DSP运行之程序。DSP采用TI公司TMS320C6713B系列产品，主频选用300MHz。所述的数据输出模块4包括电平转换芯片组、第一串口、第二串口、网口和HPI接口，数据 采集模块2中由UART2并串转换后的串行IMU数据和IMU采样次数通过电平转换芯片组进行转 换后经第一 串口发送到上位机；数据采集模块2中双口RAM3接收来自导航解算模块3的IMU数 据、IMU采样次数、GPS数据以及导航解算结果，由UART3串并转换后通过电平转换芯片进行 转换后经第二串口发送到上位机来自导航解算模块3中DSP的IMU数据、IMU采样次数、GPS 数据以及导航解算结果通过网口发送到上位机；上位机通过数据输出模块4中的HPI接口访问导 航解算模块3中DSP内部的IMU数据、IMU采样次数、GPS数据以及导航解算结果；第一串口、 第二串口、网口发送的IMU数据、I而采样次数和HP據口获取的IMU数据、IMU采样次数是相 同的，而且第二串口、网口发送的GPS数据以及导航解算结果与HPI接口获取的GPS数据以及导 航解算结果也是相同的。并与第一串口、第二串口、网口和HPI接口实时通信，实现实时监控； 第一串口、第二串口、网口和HPI接口实现输出信息冗余。电平转换芯片组由2片MAX3232和3 片MAX3488组成，第一串口、第二串口可以是RS232串口或RS422/485串口。由于GPS接收机故障或因干扰、机动导致GPS信号失锁时，GPS接收机输出的GPS数据仅包 括少量信息(GPS数据不完整)，与GPS接收机无故障而GPS信号完好时(GPS数据完整)的数据 量大为减少，此时的信息告知用户当前GPS数据不可用。基于前述信息，采用以下的GPS故障诊 断方法对GPS故障进行诊断在数据采集模块2内由FPGA内通过VHDL语言实现的比较器对存储 于双口RAM1的GPS数据的数据量进行判断，当GPS数据量与GPS信号完好时的GPS数据量相同 时允许导航解算模块3中的DSP访问数据采集模块2中双口RAM1存储的GPS数据，当GPS数据量 小于GPS信号完好时的GPS数据量时，不允许DSP访问，DSP获取的GPS数据中的协调世界时不 变；同时获取GPS数据中给出的判断GPS数据是否可用的信息,据此信息对GPS数据的可用性进10行检测，当检测到协调世界时没有变化或协调世界时虽有变化，但GPS数据不可用时，检测出 GPS故障。输出信息冗余的实现方法为在IMU脉冲信号采集的同时，通过多路计数器中的一路记录 IMU脉冲信号采样次数，数据输出模块4中第一串口输出IMU数据和IMU采样次数，第二串口和 网口均输出GPS数据和导航解算结果以及第一串口输出的IMU数据、IMU采样次数，上位机通过 HP谐口直接访问DSP内部的MU数据、IMU采样次数、GPS数据和导航解算结果，第一串口、 第二串口、网口输出的IMU数据、IMU采样次数和HPI接口获取的IMU数据、IMU采样次数是相 同的，而且第二串口、网口输出的GPS数据以及导航解算结果与HPI接口获取的GPS数据以及导 航解算结果也是相同的，实现输出信息中IMU数据、IMU采样次数的四重冗余，GPS数据和导航 解算结果的两重冗余，而且通过IMU采样次数而得到一一对应，并与GPS数据中的协调世界时对 应；该方法为事后处理提供冗余信息和严格的同步依据。实时监控方法为通过第一串口、第二串口、网口和HP谐口与上位机实时通信，通过上位 机的接收显示软件对输出的导航信息进行实时监控，当系统出现严重的错误时以便进行及时的 相关处理。如图2所示，本发明所采用的时间同步方法为采用GPS接收机的1PPS秒脉冲信号为基准时 钟信号，对其二分频得到占空比为1:1的时钟信号时钟I，根据GPS接收机数据带宽的不同作如 下处理带宽为lHz时，以时钟I的高电平和低电平为门限，并依据译码器译码得到的信号(决 定采样频率)对系统时钟CLK分频生成IMU数据采集的采样时钟Ts;带宽为2Hz时，将时钟I进 行2倍频得到占空比为l:l的时钟n，然后以时钟II的高电平和低电平为门限，并依据译码器译码 得到的信号对系统时钟CLK分频生成IMU数据采集的采样时钟Ts;带宽为4Hz时，将时钟I进行4倍频得到占空比为i:i的时钟m，然后以时钟m的高电平和低电平为门限，并依据译码器译码得到的信号对系统时钟CLK分频生成IMU数据采集的采样时钟Ts;带宽为2nHz时，n为大于2的正 整数，将时钟I进行2n倍频得到占空比为l:l的时钟n，然后以时钟n的高电平和低电平为门限， 并依据译码器译码得到的信号对系统时钟CLK分频生成IMU数据釆集的采样时钟Ts;采样时钟 Ts前沿与lPPS脉冲前沿对齐，完成GPS数据和IMU数据的时间同步。如图3所示，本发明的工作流程为首先通过数据采集模块的拨码开关选择IMU脉冲信号的 采样时钟，开始采集经数据输入模块输出的CMOS电平形式的IMU脉冲信号和GPS信号，每完成 一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中 FPGA采集的IMU数据和GPS数据，导航解算模块开始初始对准；对准结束后，在导航解算模块 中的DSP内对接收到的IMU数据进行判断，如果IMU数据不是与GPS数据同步的数据，则只进行 捷联解算，如果为同步数据，除进行捷联解算外，,.还将解算结果暂存手DSP的内存空间，DSP接收GPS数据是在1PPS后固定时刻进行，如果GPS数据可用则调用DSP内存空间存储的捷联解算 结果，通过卡尔曼滤波估计出导航参数的误差，并作修正，从而由数据输出模块输出高精度的 导航信息，如果GPS数据不可用，则不做卡尔曼滤波，由数据输出模块输出捷联解算结果，直到 工作结束。本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
权利要求
1、一种基于DSP和FPGA的组合导航计算机，由数据输入模块(1)、数据采集模块(2)、导航解算模块(3)和数据输出模块(4)组成，其特征在于所述的数据输入模块(1)包括电平转换芯片和光电耦合芯片组，1PPS秒脉冲信号经过光电耦合芯片组去除噪声后输出CMOS电平形式的1PPS信号；GPS信号经过电平转换芯片转换后输出CMOS电平形式的GPS信号，IMU脉冲信号经过光电耦合芯片组去除噪声后输出CMOS电平形式的IMU脉冲信号；所述的数据采集模块(2)包括FPGA、配置芯片和拨码开关，其中FPGA包括时间同步模块、译码器、多路计数器、UART1、UART2、UART3、双口RAM1、双口RAM2、双口RAM3；数据输入模块(1)输出的CMOS电平形式的1PPS信号和拨码开关确定的开关量信号经译码器译码得到的信号作为时间同步模块的输入信号，时间同步模块通过时间同步方法得到IMU脉冲信号采集的采样时钟，FPGA通过UART1和多路计数器以及时间同步模块完成GPS信号和IMU脉冲信号的同步采集；数据输入模块(1)输出的CMOS电平形式的GPS信号经过UART1串并转换为并行数据，存储于双口RAM1；多路计数器根据时间同步模块输出的采样时钟对CMOS电平形式的IMU脉冲信号计数，并记录IMU采样次数，将IMU脉冲信号计数结果及IMU采样次数存储于双口RAM2，然后送入UART2进行并串转换，输出串行IMU数据和IMU采样次数；双口RAM3接收导航解算模块(3)输出的IMU数据、IMU采样次数、GPS数据与导航解算结果，然后送入UART3进行并串转换，输出串行IMU数据、IMU采样次数、GPS数据与导航解算结果；所述的导航解算模块(3)包括DSP和Flash，DSP通过EMIF定时读取数据采集模块(2)中双口RAM1存储的GPS数据和双口RAM2存储的IMU数据和IMU采样次数，读取到IMU数据时进行捷联解算，读取到GPS数据时，通过GPS故障诊断方法对GPS数据的可用性进行判断，若可用则进行组合滤波和反馈校正，然后将IMU数据、IMU采样次数、GPS数据和导航解算结果通过EMIF送到数据采集模块(2)的双口RAM3和数据输出模块(4)中的网口。所述的数据输出模块(4)包括电平转换芯片组、第一串口、第二串口、网口和HPI接口，数据采集模块(2)中由UART2并串转换后的串行IMU数据和IMU采样次数通过电平转换芯片组进行转换后经第一串口发送到上位机；数据采集模块(2)中由UART3串并转换后的串行IMU数据、IMU采样次数、GPS数据以及导航解算结果通过电平转换芯片进行转换后经第二串口发送到上位机；来自导航解算模块(3)中DSP的IMU数据、IMU采样次数、GPS数据以及导航解算结果通过网口发送到上位机；上位机通过数据输出模块(4)中的HPI接口访问导航解算模块(3)中DSP内部的IMU数据、IMU采样次数、GPS数据以及导航解算结果，并与第一串口、第二串口、网口和HPI接口实时通信，实现实时监控；第一串口、第二串口、网口和HPI接口实现输出信息冗余。
2、 根据权利要求1所述的基于DSP和FPGA的组合导航计算机，其特征在于所述的时间同 步方法为采用GPS接收机的1PPS秒脉冲信号为基准时钟信号，对其二分频得到占空比为l:l的 时钟信号时钟I，根据GPS接收机数据带宽的不同作如下处理带宽为lHz时，以时钟I的高电 平和低电平为门限，并依据译码器译码得到的信号对系统时钟分频生成IMU数据采集的采样时 钟；带宽为2nHz时，n为正整数，将时钟I进行2n倍频得到占空比为l:l的时钟n，然后以时钟n 的高电平和低电平为门限，并依据译码器译码得到的信号对系统时钟分频生成IMU数据采集的 采样时钟；采样时钟前沿与1PPS脉冲前沿对齐，完成GPS数据和IMU数据的时间同步。
3、 根据权利要求1所述的基于DSP和FPGA的组合导航计算机，其特征在于所述的GPS故 障诊断方法为在数据采集模块(2)中通过比较器对存储于双口RAM1的GPS数据进行判断，当 GPS数据完整时允许导航解算模块(3)中的DSP访问数据采集模块(2)中双口RAM1存储的GPS 数据，当GPS数据由于GPS接收机故障或因干扰、机动导致失锁而不完整时，不允许DSP访问， DSP获取的GPS数据中的协调世界时不变，同时对GPS数据的可用性进行检测，当检测到协调世 界时没有变化或协调世界时虽有变化，但GPS数据不可用时，检测出GPS故障。
4、 根据权利要求1所述的基于DSP和FPGA的组合导航计算机，其特征在于所述第一串口、 第二串口、网口和HP據口实现输出信息冗余的方法为数据输出模块(4)中第一串口输出IMU 数据和IMU采样次数，第二串口和网口均输出GPS数据和导航解算结果以及第一串口输出的IMU 数据、IMU采样次数，上位机通过HP據口直接访问DSP内部的IMU数据、IMU采样次数、GPS 数据和导航解算结果，第一串口、第二串口、网口输出的IMU数据、IMU采样次数和HPI接口获 取的IMU数据、IMU采样次数相同，第二串口、网口输出的GPS数据以及导航解算结果与HPI接 口获取的GPS数据以及导航解算结果相同，实现输出信息中IMU数据、IMU采样次数的四重冗余， GPS数据和导航解算结果的两重兀余，通过IMU采样次数得到一一对应，并与GPS数据中的协调 世界时对应。
5、 根据权利要求1所述的基于DSP和FPGA的组合导航计算机，其特征在于工作流程为 首先通过数据采集模块(2)的拨码开关选择IMU脉冲信号的采样时钟，FPGA开始采集经数据输入 模块(l)输出的CMOS电平形式的IMU脉冲信号和GPS信号，每完成一次采集iE触发导航解算模块 (3沖DSP的外部中断，DSP通过响应该中断来读取数据采集模块(2)中FPGA采集的IMU数据和 GPS数据，导航解算模块(3)开始初始对准；对准结束后，在导航解算模块(3)中DSP内对接收到 的IMU数据进行判断，如果IMU数据不是与GPS数据同步的数据，则只进行捷联解算，如果为同 步数据，除进行捷联解算外，还将解算结果暂存于DSP的内存空伺，DSP接收GPS数据是在1PPS后固定时刻进行，如果GPS数据可用则调用DSP内存空间存储的捷联解算结果，通过卡尔曼滤波 估计出导航参数的误差，并作修正，由数据输出模块输出导航信息，如果GPS数据不可用，则不 做卡尔曼滤波，由数据输出模块输出捷联解算结果，直到工作结束。
全文摘要
一种基于DSP和FPGA的组合导航计算机，由数据输入模块、数据采集模块、导航解算模块和数据输出模块组成，用于GPS和惯性导航系统的组合导航。数据输入模块实现输入信号的电平转换，数据采集模块利用FPGA实现IMU脉冲信号与GPS信号的同步采集，导航解算模块通过高速浮点型DSP的外部存储器接口并行读取数据采集模块采集的数据，完成惯性/GPS的实时组合导航，导航结果通过数据输出模块输出，并且输出信息具有多重冗余的特点。该导航计算机集成度高，体积小，重量轻，功耗低，实时性好，可扩展性强，系统升级方便，可广泛应用于航空飞行器、舰船、地面车辆等运动载体的导航。
文档编号G01C21/00GK101261129SQ200810100828
公开日2008年9月10日 申请日期2008年2月22日 优先权日2008年2月22日
发明者伟 全, 帆 徐, 房建成, 李金涛 申请人:北京航空航天大学