专利名称：P波段射频宽开数字接收与测向一体机及测向方法
技术领域：
本发明涉及的是无线电测向装置。本发明还涉及一种利用本发明的测向装置 的测向方法。
(二)
背景技术：
对于宽频带测向系统来说，由于信号覆盖的频率范围较大，实现宽带信号的 射频采样是不现实的。面对这样宽的频率范围以及A/D采样器件的限制，通常 釆用窄带中频数字接收或宽带中频数字接收的方法，这无疑需要增加微波前端， 提高了系统的体积和成本。然而对于P波段信号，采用射频宽开低通采样则无需 复杂的模拟前端，可以极大地节省了系统的成本。
中国优秀硕士学位论文全文数据库中2006年公开的哈尔滨工程大学的硕士 论文"数字信道化瞬时测频接收技术的研究"、电子科技大学的硕士论文"信道 化数字接收机硬件实现技术研究"、中国专利申请号为00811882.5的专利文件 中公开的"灵活和高效的信道化器结构"等，虽然介绍了数字信道化方法，但是 多数是基于中频采样的，且没有将数字接收和测向结合与一身的。
(三)
发明内容
本发明的目的在于提供一种无需复杂的模拟前端，减少天线与A/D之间的 模拟信号处理环节，将数字接收与测向结合于一体的P波段射频宽开数字接收与 测向一体机。本发明的目的还在于提供一种基于本发明的P波段射频宽开数字接
收与测向一体机的测向方法。
本发明的目的是这样实现的
本发明的P波段射频宽开数字接收与测向一体机的组成包括高速A/D I 1、 高速A/DI12、参考时钟3、系统采样时钟4、 FPGA5和DSP6;两路射频信号分 别送入髙速A/D I 1和高速A/DII2，髙速A/D I 1和高速A/D II2通过LVDS接 口与FPGA5相连，参考时钟3与系统采样时钟4相连，系统采样时钟4分别与 高速A/D I 1和高速A/DII2互连，FPGA5通过配置总线与系统采样时钟4相连， FPGA5通过数据线和地址线与DSP6互连。基于本发明的一种P波段射频宽开数字接收与测向装置的侧向方法为两路 射频信号分别由被高速A/D I 1和高速A/DII2采样，通过LVDS接口送入FPGA 中，FPGA根据P波段内预处理信号的频谱分布，在FPGA内部完成高效数字信 道化，针对其预处理波段对应的子带信道，对应的釆用数字鉴相算法实现瞬时相 位提取，并将两路信号的瞬时相位做差求取相位差，将相位差送给DSP6完成来 波入射角度计算。
所述的高效数字信道化方法为根据P波段预处理信号频谱分布特点，确定 合适的子信道带宽，利用原型低通滤波器W )和调制复指数『^将P波段均匀划
分为K个子带，并对每个子带进行D倍抽取7、实数转复数8后送入对应的子 带滤波器9，对各子带输出乘以对应的复系数10后，送入DFT模块ll。
本发明采用多相FFT算法代替DFT实现高效数字信道化，节省了 FPGA的 资源。
本发明将数字接收与测向融于一身，其实现方法为数字信道化后采用了
CORDIC算法实现数字鉴相，并将相位差送入DSP6进行角度计算。其中对P波 段中预处理信号首先根据其频率和相位差计算出角度存放于数据FLASH中，无 需每次重复计算，只需一次读取便可得到最终角度值，提高了角度解算的效率。 本发明利用高速A/D完成对射频信号的采样，无需复杂的模拟前端，减少 了天线与A/D之间的模拟信号处理环节，同时将数字接收与测向结合于一体。
(四)
图l本发明的结构组成框图2本发明的高效数字信道化结构框图。
具体实施方式
下面结合附图举例对本发明做更详细地描述
结合图1，本发明的P波段射频宽开数字接收与测向一体机的组成包括高速 A/DI1、高速A/DI12、参考时钟3、系统采样时钟4、 FPGA5禾卩DSP6;两路射 频信号分别送入高速A/D I 1和高速A/DI12，高速A/DI 1和高速A/DII2通过 LVDS接口与FPGA5相连，参考时钟3与系统采样时钟4相连，系统采样时钟4 分别与高速A/D I 1和高速A/DII2互连，FPGA5通过配置总线与系统采样时钟 4相连，FPGA5通过数据线和地址线与DSP6互连。基于本发明的一种p波段射频宽开数字接收与测向装置的侧向方法为两路 射频信号分别由被高速A/D I 1和高速A/DII2采样，通过LVDS接口送入FPGA 中，FPGA根据P波段内预处理信号的频谱分布，在FPGA内部完成高效数字信 道化，针对其预处理波段对应的子带信道，对应的采用数字鉴相算法实现瞬时相 位提取，并将两路信号的瞬时相位做差求取相位差，将相位差送给DSP6完成来 波入射角度计算。同时结合图2，所述的高效数字信道化方法为根据P波段预
处理信号频谱分布特点，确定合适的子信道带宽，利用原型低通滤波器/Kw)和调 制复指数『;J将P波段均匀划分为K个子带，并对每个子带进行D倍抽取7、实
数转复数8后送入对应的子带滤波器9，对各子带输出乘以对应的复系数10后， 送入DFT模块ll。
两路射频信号分别被高速A/D1和2采样，其采样频率由系统采样时钟4提 供，参考时钟3为系统采样时钟4提供基准时钟；系统采样时钟4的输出频率由 FPGA5通过配置总线控制；高速A/D1和2采样后的数字信号由于数据率可达数 百兆，因此利用FPGA5自身的LVDS接口实现高数据率接收。对于数百兆的数 据率，FPGA5内部需要将数据率降低后处理，因此在FPGA5内部采用了高效数 字信道化来实现数字接收，对于P波段预处理信号的对应子带信道，采用 CORDIC算法实现数字鉴相，并将相位差送入DSP6进行角度计算。
图2给出了本发明的高效数字信道化结构框图，该高效结构由滤波器组的低 通实现形式等效而得。其组成包括抽取模块7、实数转复数模块8、子带滤波 模块9、复系数乘法模块10、 D点复数FFT模块11 。根据P波段预处理信号频
谱分布特点，确定合适的子信道带宽，利用原型低通滤波器/K")和调制复指数
坏t将P波段均匀划分为K个子带，每个子带的带宽取决于原型低通滤波器的带
宽。对每个子带进行D倍抽取后送入对应的子带滤波器，其中各个子带滤波器 是由原型低通滤波器的多相结构得来，并且各个子带滤波器的总阶数等于原型低 通滤波器的阶数，和滤波器组的低通实现形式相比，该高效结构的滤波器的阶数 将为1/K。对各子带输出乘以对应的复系数后，送入DFT模块，该模块可以采 用多相FFT算法代替DFT实现高效数字信道化，节省了 FPGA的资源。
权利要求
1、一种P波段射频宽开数字接收与测向一体机，组成包括高速A/D I(1)、高速A/DII(2)、参考时钟(3)、系统采样时钟(4)、FPGA(5)和DSP(6)；其特征是两路射频信号分别送入高速A/D I(1)和高速A/D II(2)，高速A/D I(1)和高速A/D II(2)通过LVDS接口与FPGA(5)相连，参考时钟(3)与系统采样时钟(4)相连，系统采样时钟(4)分别与高速A/D I(1)和高速A/DII(2)互连，FPGA(5)通过配置总线与系统采样时钟(4)相连，FPGA(5)通过数据线和地址线与DSP(6)互连。
2、 一种基于权利要求1的P波段射频宽开数字接收与测向一体机的测向方 法，其特征是两路射频信号分别被高速A/DI (1)和高速A/DI1 (2)采样， 通过LVDS接口送入FPGA (5)中，FPGA根据P波段内预处理信号的频谱分 布，在FPGA内部完成高效数字信道化，针对其预处理波段对应的子带信道， 对应的采用数字鉴相算法实现瞬时相位提取，并将两路信号的瞬时相位做差求 取相位差，将相位差送给DSP (6)完成来波入射角度计算。
3、 根据权利要求2所述的基于P波段射频宽开数字接收与测向一体机的测 向方法，其特征是所述的高效数字信道化方法为根据P波段预处理信号频谱分布特点，确定合适的子信道带宽，利用原型低通滤波器/ (n)和调制复指数坏将P波段均匀划分为K个子带，并对每个子带进行D倍抽取(7)、实数转复数(8)后送入对应的子带滤波器(9)，对各子带输出乘以对应的复系数(10) 后，送入DFT模块(11)。
全文摘要
本发明提供的是一种P波段射频宽开数字接收与测向一体机及侧向方法。组成包括高速A/D I1、高速A/D II2、参考时钟3、系统采样时钟4、FPGA5和DSP6；两路射频信号分别送入高速A/D I1和高速A/D II2，高速A/D I1和高速A/D II2通过LVDS接口与FPGA5相连，参考时钟3与系统采样时钟4相连，系统采样时钟4分别与高速A/D I1和高速A/D II2互连，FPGA5通过配置总线与系统采样时钟4相连，FPGA5通过数据线和地址线与DSP6互连。本发明利用高速A/D完成对射频信号的采样，无需复杂的模拟前端，减少了天线与A/D之间的模拟信号处理环节，同时将数字接收与测向结合于一体。
文档编号G01S3/02GK101408608SQ200810137589
公开日2009年4月15日 申请日期2008年11月21日 优先权日2008年11月21日
发明者张文旭, 张春杰, 蒋伊琳 申请人:哈尔滨工程大学