专利名称：基于fpga的印刷电路板图像骨架化方法
技术领域：
本发明涉及一种印刷电路板缺陷的检测方法。(二) 背景技术目前，公知的印刷电路板缺陷的检测方法是基于图像的加、减等简单逻辑运算，对运算 结果的分析比较简单，难以确定图像之间的差异并确定其缺陷类型，检测速度较慢，难以实 现对采集图像的实时处理，影响检测效率。已有抽取图像骨架的方法为细化算法，利用二值 形态操作判断像素点的8邻域的情况。骨架抽取的过程中，因为上、下、左、右方向和对角 线方向删除像素的速度不同，结果会丢失一些图像的基本特征，焊盘的骨架抽取为十字或者 X字，严重影响后续的图像处理；而且细化算法需要对每个像素进行8邻域分析，在软件上 处理一幅较大图像，费时很多，难以实现实时处理。(三) 发明内容本发明的目的是提供一种基于FPGA的印刷电路板图像骨架化方法，要解决现有细化抽取 图像骨架的算法常常会丢失图像特征、且检测费时、难以实现实时处理的技术问题。 为实现上述目的，本发明采用如下技术方案一种基于FPGA的印刷电路板图像骨架化方法，应用光学取像、成像装置和图像数据分析 处理系统，图像数据分析处理系统应用现场可编程门阵列采集卡FPGA，其特征在于步骤为 步骤l，输入图像数据。步骤2，分析每个像素的3X3邻域，并统计周围8像素中向素值为l的个数n，和0和1转换 的次数S，输出为l，保留为l的像素。步骤3，判断中心像素是否为l，如输出为0，删除中心像素。步骤4，当Kn《6，S二2，且循环次数为奇数次时，考察中心像素的右、下两个方向像 素，以及中心像素的左、上两个方向像素，判断0和1是否有交叉，输出0，删除该像素。步骤5，当Kn《6，S二4， n=4，且循环次数为奇数次时，考察中心像素的左上、右上两 个方向像素，以及中心像素的左下、右下两个方向像素；判断中心像素的下方像素是否为 1， 0和1是否分为两个连通区域，输出为0，删除该像素。一种基于FPGA的印刷电路板图像骨架化方法，其特征在于在图像数据分析处理系统中生成査找表，此査找表的输入是代表3X3区域的像素排列的9位地址，输出是每次循环中3 X 3区域的中心像素是要保留或者要删除。将査找表下载到FPGA的存储器内，对输入图像的每个像素并行处理，分析其3X3区域内像素的排列情况，得到一个査找地址，然后在査找表中査找该地址所对应的输出，是l则保留该中心像素，是0则删除该中心像素，输出图像骨架。 所述査找表生成方法a、 统计以该像素为中心的3X3区域周围8个像素的像素值为l的个数n和0、 l转换次数S;b、 根据n和S的值，确定输出结果，当Kn《6，S二2时，是删除的候选点，循环次数为 奇数次时，考察下、右两个方向；当循环次数为偶数次时，考察左、上两个方向；当Kn《 6，S=4，n=Mf，是删除的候选点，考察对角线上的点，满足条件时，即可删除。一种基于FPGA的印刷电路板图像骨架化的系统，包括光学取像、成像装置和图像数据分 析处理系统，其特征在于图像数据分析处理系统包括一个含有可配置逻辑块、存储器、数 字时钟管理模块、接口模块和互联布线的现场可编程门阵列采集卡，其中，存储器中存有査 找表；可配置逻辑块包括顺次连接的图象数据二值化模块、比较器模块、计算器模块和特 征处理器模块。与现有技术相比本发明具有以下特点和有益效果本发明根据内部点、孤立点不能删除，除此之外的不影响连通性的像素点都可以删除，同时保留图像基本特征的原则，在计算机上利用程序生成一个静态査找表，此査找表的输入是代表3X3区域的像素排列的9位地 址，输出是每次循环中3X3区域的中心像素是要保留(1)或者要删除(0)。然后根据此査 找表，在硬件FPGA中，处理图像的每个像素，检査以此像素为中心的3X3区域的像素排列 状况，得到一个査找地址，然后在査找表中査找该地址所对应的输出，是l则保留该中心像 素，是O则删除该中心像素，输出图像骨架。本发明使用新的骨架化规则，对图像的上、下、左、右、及对角线方向左上、左下、右 上、右下八个方向并且分奇偶次进行骨架化，保证了各方向的骨架化速度一致，保留图像的 基本特征。图像的骨架是描述图像几何及拓扑性质的重要特征之一，在文字识别、地质构造 识别、工业零件形状识别和图像理解中，首先对被处理的图像进行骨架抽取有助于突出形状 特征和减少信息量的冗余。本发明提供的这种新型Skel算法，使用査找表，特别适合在硬件FPGA中并行处理，同时 释放软件资源，大大提高处理速度。本发明克服了现有细化算法丢失图像特征、费时的不足，可以快速并行处理，去除图像中的冗余信息，准确抽取图像的骨架，保留图像的基本特征。参见图2、图3，利用本发明，克服了现有细化算法丢失图像基本特征、纯软件执行效率 低下的不足，可以快速并行处理，去除图像中冗余信息，准确抽取图像骨架，保留图像基本 特征。(四)
下面结合附图对本发明做进一步详细的说明。 图1是本方法所述的特征类型示意图。 图2是图像处理前的示意图。 图3是图像经本算法的处理后的示意图。 图4是本方法的步骤框图。
具体实施方式
实施例参见图4: 步骤l，输入图像数据。步骤2，分析每个像素的3X3邻域，并统计周围8像素中向素值为l的个数n，和0和1转换 的次数S，输出为l，保留为l的像素。步骤3，判断中心像素是否为l，如输出为0，删除中心像素。步骤4，当Kn《6，S二2，且循环次数为奇数次时，考察中心像素的右、下两个方向像 素，以及中心像素的左、上两个方向像素，判断0和1是否有交叉，输出0，删除该像素。步骤5，当Kn《6，S二4， n=4，且循环次数为奇数次时，考察中心像素的左上、右上两 个方向像素，以及中心像素的左下、右下两个方向像素；判断中心像素的下方像素是否为 1， 0和1是否分为两个连通区域，输出为0，删除该像素。本发明在计算机上使用新的规则生成静态査找表，下载到FPGA中，对输入的图像中的每 个像素，考察以该像素为中心的3X3区域的像素分布，以此排列作为査找的地址，在査找表 中査找该地址该次循环对应的输出，l为保留该点，0为删除该点，实现图像的骨架抽取。该方法的实施例根据上下左右及对角线方向的骨架速度须保持一致的原则，在计算机上生成査找表。具 体方法如下1)如图1所示，对每个3X3区域的像素排列，统计下列数据
<formula>formula see original document page 6</formula>
S = 3X3区域周围8个像素的0和1的转换次数，只能为偶数。2) 当中心像素为l，且Kn《6，S二2时，考察上下左右四个方向，即像素值为0和像素值 为l的像素没有交叉，是删除的候选点当循环次数为奇数次时，考察右、下两个方向，当满足下列条件时，删除该点 !(bl&&b3&&b5)&&!(bl&b3&b7)=l当循环次数为偶数次时，考察左、上两个方向，当满足下列条件时，删除该点!(bl&&b5&&b7)&&!(b3&b5&b7)=l3) 当中心像素为l， l<n《6，S=4， 11=4时，考察对角线上四个方向，即所有像素值为l 的像素点分为两块儿，是删除的候选点。当循环次数为奇数次时，考察左上、右上两个方向，当满足下列条件时，删除该点 (b7=0)&&(!b6&&!b3&&!b2) || (!b8&&!b5&&!b0)=l当循环次数为偶数次时，考察左下、右下两个方向，当满足下列条件时，删除该点 (b0=0)&&(!b0&&!b3&&!b8) || (!b2&&!b5&&!b6)=l4) 对于每个3X3区域，进行上述处理，最后生成査找表。将査找表下载到FPGA，对输入图像中的每个像素进行3X3邻域的像素分析，根据循环次 数，在査找表中査找骨架化的输出结果。
权利要求
1. 一种基于FPGA的印刷电路板图像骨架化方法，应用光学取像、成像装置和图像数据分析处理系统，图像数据分析处理系统应用现场可编程门阵列采集卡FPGA，其特征在于步骤为步骤1，输入图像数据；步骤2，分析每个像素的3×3邻域，并统计周围8像素中向素值为1的个数n，和0和1转换的次数S，输出为1，保留为1的像素；步骤3，判断中心像素是否为1，如输出为0，删除中心像素；步骤4，当1＜n≤6，S＝2，且循环次数为奇数次时，考察中心像素的右、下两个方向像素，以及中心像素的左、上两个方向像素，判断0和1是否有交叉，输出0，删除该像素；步骤5，当1＜n≤6，S＝4，n＝4，且循环次数为奇数次时，考察中心像素的左上、右上两个方向像素，以及中心像素的左下、右下两个方向像素；判断中心像素的下方像素是否为1，0和1是否分为两个连通区域，输出为0，删除该像素。
2. 一种基于FPGA的印刷电路板图像骨架化方法，其特征在于在图像数据分析处理系统中生成査找表，此査找表的输入是代表3X3区域的像素排列 的9位地址，输出是每次循环中3 X 3区域的中心像素是要保留或者要删除；将査找表下载到FPGA的存储器内，对输入图像的每个像素并行处理，分析其3X3区域 内像素的排列情况，得到一个査找地址，然后在査找表中査找该地址所对应的输出，是l则 保留该中心像素，是0则删除该中心像素，输出图像骨架。
3.根据权利要求2所述的基于FPGA的印刷电路板图像骨架化方法，其 特征在于所述査找表生成方法a、 统计以该像素为中心的3X3区域周围8个像素的像素值为l的个数n和0、 l转换次数S;b、 根据n和S的值，确定输出结果，当Kn《6，S二2时，是删除的候选点，循环次数 为奇数次时，考察下、右两个方向；当循环次数为偶数次时，考察左、上两个方向；当1<n《6，S=4，n=Mf，是删除的候选点，考察对角线上的点，满足条件时，即可删除。权利要求4
一种基于FPGA的印刷电路板图像骨架化的系统，包括光学取像、 成像装置和图像数据分析处理系统，其特征在于图像数据分析处理系统包括一个含有可配 置逻辑块、存储器、数字时钟管理模块、接口模块和互联布线的现场可编程门阵列采集卡， 其中，存储器中存有査找表；可配置逻辑块包括顺次连接的图象数据二值化模块、比较器 模块、计算器模块和特征处理器模块。
全文摘要
一种基于FPGA的印刷电路板图像骨架化方法，先输入图像，分析每个像素的3？邻域，并统计周围8像素中向素值为1的个数n，和0和1转换的次数S，输出为1，保留为1的像素；然后，判断中心像素是否为1，如为0，删除中心像素；当1＜n≤6，S＝2，且循环次数为奇数次时，考察中心像素的右、下两个方向像素，及中心像素的左、上两个方向像素，判断0和1是否有交叉，输出0，删除该像素；当1＜n≤6，S＝4，n＝4，且循环次数为奇数次时，考察中心像素的左上、右上两个方向像素，及中心像素的左下、右下两个方向像素；判断中心像素的下方像素是否为1，0和1是否分为两个连通区域，若为0，删除该像素。可快速准确抽取图像骨架。
文档编号G01N21/88GK101221135SQ20081030013
公开日2008年7月16日 申请日期2008年1月17日 优先权日2008年1月17日
发明者付纯鹤, 姚立新, 云 张, 连军莉, 邴守东, 魏祥英 申请人:中国电子科技集团公司第四十五研究所