专利名称：爆破测振仪的制作方法
技术领域：
本实用新型涉及一种仪器，特别是涉及一种爆破测振仪。
背景技术：
目前，公知的爆破测振仪由检测前置传感器、检测仪器及仪器专用 分析软件组合而成。首先在电脑上进行采集参数设置，再将前置传感器 与被测物钢性接触，传感器与检测器连接，通过仪器或软件设置好仪器 触发门限电压值后打开采集模式，当被测物有振动时，由传感器将物理 量的振动信号转换为电压信号，当该电压信号超过设定的门限值时，仪 器开始记录振动信号，最后手动操作将采集的信号波以及振动速度值和 振动频率显示于电脑配置的专用软件上。一般的仪器只能采集有限段数， 且采集只能通过仪器的配套软件实现设置及信号分析处理。存在了现场 需电脑支持，操作不便，且存储容量有限，采集精度不足，档位调节等 问题，不能很好地适应复杂多变的现场情况。 发明内容
本实用新型的目的在于克服上述缺点，提供一种精度高，存储空间 大，超宽量程的信号采集，高智能化控制的爆破测振仪。
本实用新型爆破测振仪其电路包括低通滤波电路、程控放大电路、 抗混叠滤波电路、模/数转换控制电路、中央处理控制电路、通信接口、 高速缓存电路、存储电路及显示电路，其连接关系是，低通滤波电路输 出接程控放大电路输入，程控放大电路输出接抗混叠滤波电路输入，抗 混叠滤波电路输出接模/数转换控制电路输入，模/数转换控制电路输出 接高速缓存电路输入，高速缓存电路输出接大容量存储电路输出接显示 电路输入，中央处理器输出分别接低通滤波电路、程控放大电路、抗混 叠滤波电路、模/数转换控制电路、高速缓存电路及存储电路输入，中央 处理器输入/输出分别接通信接口电路及显示电路输出/输入。其中，低 通滤波电路由电阻R, R6、电容C" d6及铁电存储器Id2构成；程控
放大电路由是阻Rs、 R9、 R13、 R"和R32，电容Ce、 C17、 C2。、 C33、 C61 C63、
C73 C76，精密放大器Id IC3， 二极管D,构成；抗混叠滤波电路由电容 d C4、 C7 C1()、 C82、 C^及铁电存储器Id2构成；模/数转换控制电路由2电阻R36及模数转换器Idc构成；中央处理控制电路电阻R7、 R 、R19、
R31、 R33、 R34、 R37、 R"38、 Ru， 电容C,2、 Ci3、 C21、 C23、 C24 C32、 C37
。39、C4O^^C42、C48^^55、C60、〇64、。65、。66、〇67 、C70、C71、C77^"^C80、 Cs3、
C84、 C89、 a。及C96，晶振X2和X3，电源调理器ICa和IC5，硬件复位器IC6， 电源比较器IG、中央处理器ICn、时钟控制器ICu、电源负压器IC"、 二极管D4、电感L" U和U，以及电源输入插件J2构成；高速缓存电路
由缓冲存储器IC8构成；大容量存储电路由静态存储器Ids构成；显示 电路由电阻R5, Re。，三极管Q3及液晶显示模块IC9构成；通信接口由接 插件J3构成。
本实用新型爆破测振仪的工作原理是，第一步对信号进行调理，首 先将振动源产生的振动信号进行低通滤波处理，滤除低频信号，再进行 信号放大，以便信号处理，最后进行抗叠滤波，使高阶模态频率很难混
叠到低频段，更有利于模态参数识别；第二步将模拟信号转换为数字信 号，便于信号处理及存储；第三步进行信号存储，采用能缓存和固态存 储器的结合，组成信号存储区域完成对数字信号存储；第四步将信号进
行显示(信号波形及特征值)，对内部电路进行实时监测(电压、时间、 内部模块)，可结合键盘对部分环节(采样频率)实时控制，实现不同功
能间的切换显示；第五步数据信号通信，在釆集信号之前可能使用通信
接口对部分环节(采样频率)实时控制，在完成存储后通过通信接口将 数据上传至处理软件中实施信号其它功能的分析。在整个过程中，中央 处理器控制过程的每一环节，是整个仪器的核心。
本实用新型爆破测振仪的优点在于其一，实现高智能化控制，能直
接显示出信号的波形及信号的最大值和主频；其二，模拟信号对数字信 号的高精度转换，达到直流精度误差小于0.5%，读数精度0.1%;其三， 存储空间大，且掉电后数据可自动保存，防止数据信号丢失；其四，实 现微弱信号至超大信号间的超宽量程信号检测。通过该仪器对爆破产生 的能量进行量化，其数据与国家GB6722-2003爆破安全规程进行对比， 对判断爆破对环境产生的影响提供数据及支持标准。主要用于工程爆破 中的环境监测。
图1:本实用新型电路方框图
图2:本实用新型低通滤波、程控放大、抗混叠滤波及中央处理控 制间的电路连接图图3;本实用新型模/数转换控制、高速缓存、中央处理控制、显示 及通信接口间的电路连接图
图4:高速缓存、中央处理控制、低通滤波及抗混叠滤波间的电路 连接图。
具体实施方式
本实用新型爆破测振仪其电路包括低通滤波电路、程控放大电路、 抗混叠滤波电路、模/数转换控制电路、中央处理控制电路、通信接口电 路和、高速缓存电路、存储电路及显示电路，其连接关系是，低通滤波 电路输出接程控放大电路输入，程控放大电路输出接抗混叠滤波电路输 入，抗混叠滤波电路输出接模/数转换控制电路输入，模/数转换控制电 路输出接高速缓存电路输入，高速缓存电路输出接大容量存储电路输出 接显示电路输入，中央处理器输出分别接低通滤波电路、程控放大电路、 抗混叠滤波电路、模/数转换控制电路、高速缓存电路及存储电路输入， 中央处理器输入/输出分别接通信接口及显示电路输出/输入。其中，低
通滤波电路由电阻R! R6、电容d4 de及铁电存储器Id2 (PM24C164) 构成；程控放大电路由是阻Rs、 R9、 R13、 R24和R32，电容Ce、 C17、 C2。、 C33、 C61 C63、 C73 C76，精密放大器Id IC3 (0P07)， 二极管D,构成；抗混 叠滤波电路由电容C广C4、C7 d。、 (:82、(]81及铁电存储器IC12(PM24C164) 构成；模/数转换控制电路由电阻R36及模数转换器IQo (ADS8342)构 成；中央处理控制电路电阻R7、 R 、 R19、 R31、 R33、 R34、 R37、 R38、 R41，电容C。、 C13、 C21、 C23、 C24 C32、 C37 C39、 C40 C42、 C48 C55、
C60 、C64 、C仍、C66 、C67 、C70 、C71 、C77 CsO 、Cs3 、Cs4 、Cs9 、C90及C96 ， 晶振
&和X3，电源调理器IC4 (SP6651)和IC5 (SP8851),硬件复位器IC6 (■11)，电源比较器IC (MAX735)、中央处理器ICn (LPC2214)、时
钟控制器IC13 (PCF8563)、电源负压器IC" (TP7660)、 二极管D4、电感
L7、 U和Lu，以及电源输入插件J2构成；高速缓存电路由缓冲存储器IC8 ((IS61 (64) LV51216))构成；大容量存储电路由静态存储器IC15 (K9FIG08U0A)构成；显示电路由电阻R51 R6。，三极管03及液晶显示
模块IC9 (LCM320240)构成；通信接口由接插件J3构成。
其上述电路的连接关系是，图l:传感器Ji输出端4脚接Q2、 C10
及Q—端，C81、 Q及C2—端，J3-l， C6、 Cn及D!输入，C76、 C73、
C63、 R6及C!6—端，C74、 C33、 C20、 R4、 C!4及C75—端。h输出端3脚
接接R2—端，R2另一端接C,6和R6另一端，以及IC,信号输入端3脚，IC,信号输入端2脚接其放大输出端6脚和Rm—端，1124另一端接接C76 另一端和ICu)模似输入端47脚。IQ电源端4脚接R63—端，IC2和IC3 电源端4脚，C2o和Cw—端，C82、 Cu)和C4另一端，Id。模拟电源负压 端37脚，以及L,一端。IQ电源端7脚接C73另一端，IC2和IC3电源端
7脚，以及C33另一端和C62—端，以及Cw、 Q和C2另一端，ICn)模拟
电源正压端39脚，L3—端，以及Rs—端；R8另一端接D，输出端，R9 一端，R9另一端接Cn和C6另一端，以及ICu)外部电压参考端41脚。 j3输出端2脚接R,—端，R,另一端接C"和R4另一端，以及IC2信号输 入端3脚，IC2信号输入端2脚接其放大信号输出端6脚和R,3—端，R13 另一端接<:74另一端和Id。模似输入46脚。J,输出端1脚接R3—端，
R3另一端接q5和R5—端，以及IC3信号输入端3脚，IC3信号输入端2 脚接其放大信号输出端6脚和R32—端，R32另一端接C75另一端，以及 ICu)模似输入端45脚。C15、 R5、 C6,和C62另一端并接。C9和C3的一端
接ICu)数字电源负压端14脚，以及L2—端。Ido数字电源正压端12脚 接C7和d—端，以及L4一端。C9、 C3、 C7和d另一端接C6c、 L8、 C13 和C23—端，IC7接地端6脚，ICn双向1/0端14脚。ICn双向I/0端14 脚同时接R34—端。ICn复位测试端135脚接IC6复位端2脚，IC6电源 输入端3脚串接1119后接手动复位输入端4脚，C6o另一端接IC7外部电 流提供输出端2脚，IC7电压供电端8脚和关机控制端1脚接L4和L3另 —端，IC,4的+5V输出端1脚，c84和C"一端，ICs电源端l脚，(:83禾口 Cto—端，以及IQ电源端1脚。IC7电压输出端5脚接D4输入端，C13
和C23—端，IC7时钟频率端7脚接L8另一端，D4输出端。IC"的-5V输
出端2脚接L,和L2另一端，以及D4输入端。IQ电源端2脚、数据输 入端4脚和5脚同接于C"一端和R3!—端，R3,另一端接C7o—端。IC5 电源端2脚、数据输入端4脚和5脚同接于C8o—端和R37—端，R"另 —端C77—端。C83、 C7()、 C71、 C84、 C77、和Cso另一端同接于R4,和
R38—端，C28—端，C,2—端，IQ接地端9脚和8脚，IC5接地端9脚和
8脚，C5、 C24 C32、 C37 C39、 C48 C55、 C96—端,以及R34与ICn模拟 供电3.3 V端14脚连接中端。IQ稳压输出端IO脚接L"一端，Lu另一
端接Cu另一端，IC4转换电压输出端7脚，R33—端及C"一端。IQ反 馈信号输入端6脚和R33另一端接C"和R34另一端。IC5稳压输出端10 脚接L7—端，L7另一端C78—端，IC5转换电压输出端7脚，以及C 9
—端和R38另一端。ICs反馈信号输入端6脚C"和R41另一端。C, C89、(340 (:42并联一端接L 另一端。C9o、 C89、 C4o C42并联另一端接C5、
C24 C32、C37 C39、 C48 50并联一端。C5、C24 C32、C37 C39、 C化 C55并
联另一端接L7另一端。
图2: IC8地址输入端1 5脚、18 28脚、42 44脚分别接IC 双向I/O端88、 87、 86、 80、 74 71、 66、 65、 53、 55、 56、 62、 63、 46 48、 64脚，其中，l脚和2脚同时接Id。地址输入端5脚和6脚。 IC8电源输入端11脚和33脚同时接L7—端，以及IC,。数字I/O电力供应 端24脚。ICs信号地址端正12脚和34脚接IC9信号地接地端1脚和21 脚、q3发射极、Id。模似输入端48脚、模似信号地端38脚和36脚、参 考地端42脚及模似信号公共地端44脚、ICh接地端4脚，以及j3的1 脚和6脚。IC8数据输入/输出端7 10脚、13 16脚、29 32脚分别同 时接IC"双向1/0端端正98脚、105脚和106脚、108脚和109脚、114 118脚、120脚和124脚，以及IC,。三态数据总线输出端16 23脚、26 29脚。IC8数据输入/输出端35 38脚分别同时接Id。三态数据总线输 出端30 33脚、ICn双向1/0端130脚、使能输入端129脚、I/O端127 脚和显示器读数端25脚。IC8使能输入端6脚、高低位控制端40脚和 39脚分别接ICn低活跃信号选择端91脚、 字节选择信号端96脚和 97脚，使能输出端41脚和控制输入端17脚分别同时接Id。信号读取端 9脚和转换标示位端8脚，以及ICu使能输出端90脚和使能输入端29 脚。ICio信号选择端10脚接ICn片选端35脚。Id。转换繁忙标示端15 脚接Id,外部中断端100脚，时钟分频端3脚和4脚同时接I"信号接 地端38脚、Id。总线宽度设定端7脚和I/O信号接地端25脚和数字信 号接地端13脚、以及J2-2脚，模似输入端45 47脚分别接R32、 &3和 R^—端，模拟供电端39脚和负模拟电源供应端37脚分别接Id电源端 7脚和4脚，数字供电端12脚和负面数字化供电端14脚分别接d和C3 一端，外部参考电压端41脚接R9 —端，系统时间端11脚串联电阻R36 后接ICn数字转换时钟端4脚。IC9电源输入端2脚接Ja的3脚、IC"的 +5V输出端1脚和Rs,—端、ICu电源输入端15脚和显示器信号输出端 19脚、IC9电源输入端35脚和显示器背光电源端40脚，IC9显示器指令 信号输入端3脚接IC9显示器指令信号输入端36脚，显示器片选信号端 4脚接ICg显示器片选信号端25脚，同时接显示器片选信号端8脚，显 示器写数据端5脚接ICs显示器写数据端24脚和5脚，显示器时钟端6 脚接IC9显示器时钟端26脚，同时接显示器时钟端6脚，液晶通信接口端7 14脚分别接34 27脚并R59 Rs2—端后接ICu双向I/O端12 13 脚和16 20脚，复位信号端17脚接22脚、(33集电极和Rs,另一端，显 示器数据信号输出端18脚接37脚，显示器背光接地端20脚接39脚。 Q3基极串联Re。后接ICn复位端32脚，显示器读数端23脚接ICu显示器 读数端25脚。IC"的-5V输出端2脚接IC7电压输出端5脚、电源输入 端3脚接J2的1脚和L的2脚。J3的4脚和5脚分别接ICu外部中断端 100脚和信号接口端33脚。
图3: Ids读写判断端7脚接ICu的I/0端121脚，读数据片选端8 脚接Id。信号读取端9脚和ICu使能输出端90脚，片选端9脚接IC 片选端30脚，地址锁存端16脚和命令锁存端17脚接IC8地址输入端1 脚、2脚及ICu双向I/Q端88脚、87脚，读数端18脚接Id。转换标示 端8脚和ICn使能输入端29脚，片选端端12脚和19脚同时接电源输入 端37脚和ICu的3. 3V供电电压端2、 31、 39、 51、 57、 77、 94、 104、 112、 119和14脚、以及L 、 Id2电源输入端8脚和3脚、R7和Rn—端， 电位端6脚和数字信号接地端13脚接信号接地36脚、J3的6脚和l的 8脚，数据输入/输出端29 32脚分别接Id。三态数据总线输出端16 19脚和ICn双向1/0端98、 105、 106、 108脚，数据输入/输出端41 44脚接Id。三态数据总线输出端20 23脚。同时接ICu双向1/0端109 脚、U4 116脚，ICu双向1/0端117、 118、 120、 124、 125、 127、 129 和130脚分别接Id。三态数据总路线输出端26 33脚，双向I/O端11 13、 16 20分别接R52 Rs9—端，测试重置端43脚接其135脚，同时接 IQ复位端2脚，总线时间输入/输出端50脚接I"和ICu串行时钟端6 脚，总线数据输入/输出端58脚接Id2和Id3串行数据地址端5脚，键 盘输入端59、 61、 68、 69、 75和78脚分别接J4的6、 5、 4、 3、 l和2 脚，通信接口 83脚接3的4脚，供电电压端21脚接L的7脚，1.8V 供电电压端37脚、110脚和143脚同时接Lu，晶振接口端142脚和141 脚接X2两端和Ce4和C65—端，接地端3、 9、 26、 38、 54、 67、 79、 93、 103、 111、 107、 128、 138和139脚接Ce4和C65另一端、2的2端、IC12 信号接地端7脚和4脚、Id2地址接口端1、 2脚、C67和Cs6—端、IC13 信号接地端4脚，IC,3晶振输入/输出端1脚和2脚接Cw和Ce另一端、 以及Xs两端，Id3电源接口端8脚接IC"的+5V输出端l脚，Id3的6脚 和5脚分别接R7和Rn另一端。
权利要求1一种爆破测振仪，由信号转换及中央处理部分组成，其特征在于电路包括低通滤波电路、程控放大电路、抗混叠滤波电路、模/数转换控制电路、中央处理控制电路、通信接口、高速缓存电路、存储电路及显示电路，其连接关系是，低通滤波电路输出接程控放大电路输入，程控放大电路输出接抗混叠滤波电路输入，抗混叠滤波电路输出接模/数转换控制电路输入，模/数转换控制电路输出接高速缓存电路输入，高速缓存电路输出接存储电路输出接显示电路输入，中央处理器输出分别接低通滤波电路、程控放大电路、抗混叠滤波电路、模/数转换控制电路、高速缓存电路及大容量存储电路输入，中央处理器输入/输出分别接通信接口及显示电路输出/输入。
2、如权利要求1所述的爆破测振仪，其特征在于低通滤波电路由电阻R, R6、电容C" de及铁电存储器Id2构成；程控放大电路由是阻R8、R"Rl3、R24和R32， 电容C6、C17、C20、C33、C61 C63、C73 C76， 精密放大器Id IC3， 二极管D,构成；抗混叠滤波电路由电容d C4、 C7 d。、 C82、 U及铁电存储器ICu构成；模/数转换控制电路由电阻R36及模数转换器ICn)构成；中央处理控制电路电阻R7、 Rn、 R19、 R31、 R33、R34、 R37、 R38、 R41, 电容C!2、 C13、 C21、 C23、 C24 C32、 C37 C39、 C40 C42、 C48 C55、 。60、 。64、 。65、 C66、 。67、 C70、 C71、 C77 Cso、 Cs3、 Cs4、 Cs9、 C卯 及C96，晶振X2和X3，电源调理器IC4和IC5，硬件复位器ICe，电源比较 器IG、中央处理器ICn、时钟控制器Id3、电源负压器IC"、 二极管D4、电感L7、 U和Lu，以及电源输出插件J2构成；高速缓存电路由缓冲存储器1<:8构成；大容量存储电路由静态存储器1<:15构成；显示电路由电阻R51 R6。，三极管Q3及液晶显示模块ICg构成；通信接口由接插件J3构成。
专利摘要本实用新型提供一种爆破测振仪，其电路包括低通滤波电路、程控放大电路、抗混叠滤波电路、模/数转换控制电路、中央处理控制电路、通信接口、高速缓存电路、存储电路及显示电路，其连接关系是，低通滤波电路输出接程控放大电路输入，其输出接抗混叠滤波电路输入，其输出接模/数转换控制电路输入，其输出接高速缓存电路输入，其输出接大容量存储电路输出接显示电路输入，中央处理器输出分别接低通滤波、程控放大、抗混叠滤波、模/数转换控制、高速缓存及存储等电路输入，中央处理器输入/输出分别接通信接口及显示电路输出/输入。精度高，分辨率高，主要用于工程中爆破环境监测。
文档编号G01H11/06GK201233273SQ20082006394
公开日2009年5月6日 申请日期2008年6月25日 优先权日2008年6月25日
发明者刘泽东, 庞小虎, 林世雄 申请人:成都中科测控有限公司