专利名称：无关位提取方法及无关位提取程序的制作方法
技术领域：
本发明涉及分别从第一、第二输入向量提取无关位的无关位提取方法及无关位提 取程序，所述第一、第二输入向量由0(零)和1(一)的逻辑值位的组合构成，并被依次施 加于进行了扫描设计的时序电路内的组合电路或单独的组合电路的输入线。
背景技术：
半导体大规模集成电路(以下有时也简称为LSI电路)如图5所示那样，经过设 计、制造、测试阶段后出厂。在此，测试是指如下的作业对基于设计数据制造出的LSI电路 (具体而言为时序电路内的组合电路)施加测试向量(以下简称为向量)，将对其的响应与 期待值进行比较来进行合格品、不合格品的判定。测试中合格的LSI电路的合格品率(成 品率)较大地左右了 LSI电路的品质、可靠性以及成本，因此可以称其为半导体产业的生命 线。并且，在由初始化码(pattern)和检测故障的启动码(launchpattern)构成了向量的 情况下，如图6所示那样，在移位脉冲&的上升时刻向组合电路输入初始化码，接着在脉冲 C1的上升时刻输入启动码，在脉冲C2的上升时刻观测由此产生的组合电路的响应，从而进 行以与实际使用LSI电路同等程度的工作速度来进行测试的实际速度测试。组合电路的测 试状态在移位脉冲S1的上升时刻被解除。在此，若由于在脉冲C1后输入启动码而发生的组合电路内的开关动作较多，则在 电源电压下降(IR降，IR-Drop)、电源噪声增加，组合电路内的延迟过度增加的情况下，在 脉冲C2无法得到原本应得到的响应，因违背定时而错误的响应被取入到时序电路内的触发 器(flip flop)组。其结果，因为来自组合电路的响应与期待值不一致，所以发生误测试、 即作出了为不合格品这样的错误的判定。并且，误测试在捕获(capture)C1和捕获C2的时 间间隔短的实际速度测试中变得显著。另一方面，作为确定不发生IR降的向量的方法，存在X嵌入技术。X嵌入技术是 如下的技术在对LSI电路(具体而言为时序电路内的组合电路)内的一种或两种以上的 故障进行检测的情况下，仅对向量中与检测的故障相关的一部分位分配O或1的逻辑值就 能够检测故障，将向量中与故障不相关(即不会使故障检测能力降低)的剩余的位设为无 关位(称为X位)，对该无关位分配与目的相应的逻辑值O或1。例如，如图7所示那样，在 对由Vp及Vs构成的向量V给予Fp (V)及Fs (V)的响应的情况下，能够减小Vs和Fs (V)的不 同。在图7中，Pi (i = 1 6)、qi(i = 1 6)分别表示组合电路的输入、输出线。在此，在 非专利文献1中记载了使用依次对各位进行是否为无关位的检查的方法来对每条测试输 入指定无关位。非专利文献1 :R. Sankaralingam、R. Oruganti, N. Touba、《使用 了扫描链禁用 的测试时的功耗肖1J减(Reducing Power Dissipation duringTest Using Scan Chain Disable)》、超大规模集成电路测试会议录(Proc. VLSI Test Symp.) 2001年、p. 319-32
发明内容
然而，在非专利文献1中完全忽视了向量间的相关关系，所以存在无法得到有效 避免误测试的无关位的情况较多这样的问题。另外，在指定无关位时，存在如下问题仅保 证了基于向量的故障检测，而无法保证近年来受到重视的微小的延迟故障(与定时相关的 故障)的检测。而且，在对无关位分配逻辑值时，仅关注存在于准外部输入(来自触发器组 的输出)的无关位，而完全忽视存在于准外部输出(对触发器组的输入)的无关位。因此， 也产生无法得到最佳的误测试避免效果这样的问题。本发明是鉴于相关情况完成的发明，其目的在于提供一种能够在保证因 依次施加 于组合电路的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提 下，分别从第一输入向量、第二输入向量提取无关位的无关位提取方法及无关位提取程序。沿着上述目的的本发明的无关位提取方法，是从第一输入向量、第二输入向量提 取第一无关位、第二无关位的无关位提取方法，所述第一输入向量、所述第二输入向量由0 和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或 单独的组合电路的输入线，所述无关位提取方法具有提取工序，该提取工序在保证因所述第一输入向量、所 述第二输入向量的施加而被敏化的所述组合电路内的一部分或者全部路径的敏化的前提 下，从所述第一输入向量、所述第二输入向量提取所述第一无关位、所述第二无关位。在本发明的无关位提取方法中，优选，所述提取工序包括第一工序，在与所述第二输入向量对应的所述组合电路中，找出在从一部分或者 全部所述路径的终点输出线出发，根据所述组合电路的电路信息，在该组合电路内向输入 侧逆溯而到达的范围中存在的该组合电路的第二输入线；第二工序，在与所述第一输入向量对应的所述组合电路中，找出在从一部分或者 全部所述路径的终点输出线和所述第二输入线出发，根据所述组合电路的电路信息，在该 组合电路内向输入侧逆溯而到达的范围中存在的该组合电路的第一输入线；第三工序，将对应于所述第一输入线、所述第二输入线的所述第一输入向量、所述 第二输入向量中的逻辑值位分别指定为第一必需位、第二必需位；以及第四工序，将从所述第一输入向量、所述第二输入向量中除去所述第一必需位、所 述第二必需位后剩余的部分作为所述第一无关位、所述第二无关位进行提取。沿着上述目的的本发明的无关位提取程序，是从第一输入向量、第二输入向量提 取第一无关位、第二无关位的无关位提取程序，所述第一输入向量、所述第二输入向量由0 和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或 单独的组合电路的输入线，所述无关位提取程序具有提取步骤，该提取步骤在保证因所述第一输入向量、所 述第二输入向量的施加而被敏化的所述组合电路内的一部分或者全部路径的敏化的前提 下，从所述第一输入向量、所述第二输入向量提取所述第一无关位、所述第二无关位。在本发明的无关位提取程序中，优选，所述提取步骤包括第一步骤，在与所述第二输入向量对应的所述组合电路中，找出在从一部分或者 全部所述路径的终点输出线出发，根据所述组合电路的电路信息，在该组合电路内向输入 侧逆溯而到达的范围中存在的该组合电路的第二输入线；
第二步骤，在与所述第一输入向量对应的所述组合电路中，找出在从一部分或者 全部所述路径的终点输出线和所述第二输入线出发，根据所述组合电路的电路信息，在该 组合电路内向输入侧逆溯而到达的范围中存在的该组合电路的第一输入线；第三步骤，将对应于所述第一输入线、所述第二输入线的所述第一输入向量、所述 第二输入向量中的逻辑值位分别指定为第一必需位、第二必需位；以及第四步骤，将从所述第一输入向量、所述第二输入向量中除去所述第一必需位、所 述第二必需位后剩余的部分作为所述第一无关位、所述第二无关位进行提取。在本发明的无关位提取方法及无关位提取程序中，在保证因依次施加于组合电路 的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提下，分别从 第一输入向量、第二输入向量提取第一无关位、第二无关位，所以能够维持第一输入向量、 第二输入向量的测试判定能力。特别是，在本发明的无关位提取方法及无关位提取程序中，在从因施加第一输入 向量、第二输入向量而形成的路径的终点输出线出发，根据组合电路的电路信息，在组合电 路内向输入侧逆溯，从而分别指定第一必需位、第二必需位，将从第一输入向量、第二输入 向量中除去第一必需位、第二必需位后剩余的部分分别指定为第一无关位、第二无关位的 情况下，能够在保证路径的敏化的前提下分别提取第一无关位、第二无关位。
图1是在将第一输入向量V1、第二输入向量％施加于应用了本发明的一个实施例 的无关位提取方法的组合电路时的说明图。图2(A)、(B)是相同的无关位提取方法的说明图。图3是具备有应用了相同的无关位提取方法的组合电路的进行了扫描设计的时 序电路的说明图。图4是表示本发明的一个实施例的无关位提取程序的流程图。图5是表示半导体大规模集成电路从设计到出厂的流程的说明图。图6是半导体大规模集成电路的实际速度测试中发生误测试的原因的说明图。图7是表示施加于组合电路的测试用的向量与响应的关系的说明图。符号说明10 组合电路；11 时序电路；12 触发器组
具体实施例方式接着，参照附图对使本发明具体化的实施例进行说明，用于理解本发明。本发明的一个实施例的无关位提取方法如图1所示那样，是从第一输入向量V1、第 二输入向量V2提取第一无关位、第二无关位(对组合电路10的测试不产生影响的逻辑值 位)的方法，所述第一输入向量V1、第二输入向量V2由0和1的逻辑值位的组合构成，并以 进行组合电路10的测试为目的而被依次施加于组合电路10的输入线。并且，无关位提取 方法具有如下的提取工序在保证因第一输入向量V1、第二输入向量V2的施加而被敏化的 组合电路10内的例如全部路径Pi的敏化的前提下，即通过最初施加的第一输入向量V1而 在组合电路10内形成的全部路径Pi(当第一输入向量的信号从作为组合电路的一条输入 线的起点输入线S输入、并从作为组合电路10的一条输出线的终点输出线E输出时，在组合电路10内形成的信号的路径)，也通过接着施加的第二输入向量V2而在组合电路10内形成，以此分别从第一输入向量V1、第二输入向量V2提取第一无关位、第二无关位。在此， 组合电路10是指进行了扫描设计的时序电路内的组合电路或单独的组合电路。提取工序如图2(A)、(B)所示那样包括第一工序，在被施加有第二输入向量％的 组合电路10中，找出在从形成于组合电路10的各路SPi的终点输出线E出发，根据组合 电路10的电路信息，在组合电路10内向输入侧(各路径Pi的起点输入线S侧)逆溯而到 达的范围R2中存在的组合电路10的输入线的一部分、即第二输入线；第二工序，在被施加 有第一输入向量义的组合电路10中，找出在从形成于组合电路10的各路SPi的终点输出 线E和终点输出线组T2出发，根据组合电路10的电路信息，分别在组合电路10内向输入侧 (各路径Pi的起点输入线S侧)逆溯而到达的范围R1中存在的组合电路10的输入线的一 部分、即第一输入线，所述终点输出线组T2是分别向第二输入线供给输出的组合电路10的 输出线的一部分；第三工序，将对应于第一输入线、第二输入线的第一输入向量V1、第二输 入向量V2中的逻辑值位分别指定为第一必需位&、第二必需位B2 ；和第四工序，将从第一输 入向量V1、第二输入向量V2除去第一必需位B1、第二必需位B2后剩余的部分作为第一无关 位X1、第二无关位X2进行提取。如图2㈧所示那样，找出在从路径Pi的终点输出线E出发，根据组合电路10的 电路信息，在组合电路10内向输入侧逆溯而到达的范围R2中存在的组合电路10的第二输 入线，将对应于该第二输入线的第二输入向量V2中的逻辑值位设为第二必需位B2,因此第 二必需位B2变为在第二输入向量V2中对路SPi的敏化产生影响的输入值(位)。另外，如 图2(B)所示那样，找出在从路径Pi的终点输出线E和第二输入线出发，根据组合电路10的 电路信息，分别在组合电路10内向输入侧逆溯而到达的范围R1中存在的组合电路10的第 一输入线，将对应于该第一输入线的第一输入向量V1中的逻辑值位设为第一必需位B1，因 此第一必需位B1变为在第一输入向量V1中对路径Pi的敏化产生影响的输入值(位)。这样，在第一输入向量V1、第二输入向量V2中，通过决定第一必需位B1、第二必需 位B2，从而能够保证在分别将第一输入向量V1、第二输入向量V2施加于组合电路10时形成 相同的路径P”另外，如果将从第一输入向量V1、第二输入向量V2中除去第一必需位B1、第 二必需位B2后剩余的部分指定为第一无关位X1、第二无关位X2,则即使对无关位X”X2赋予 任意逻辑值，路径Pi的形成也不会受到影响。并且，通过对第一无关位XI、第二无关位X2适用指定的逻辑值，能够实现检测组 合电路10的微小延迟故障、使功耗减少而避免伴随电源电压下降(IR-Drop)的误测试、削 减测试用的数据等。例如，如图3所示那样，在对在进行了扫描设计的时序电路11内存在 的组合电路10内形成的路径Pi的微小延迟进行检测的情况下，在该组合电路10中，组合 电路10的外部输入线包括能够从外部直接访问的固有的外部输入线Pis、和作为时序电路 11内的触发器组12的输出线的准外部输入线PPIs。POs表示直接输出至外部的外部输出 线，PPOs表示作为向触发器组12输入的输入线的准外部输出线。本发明的一个实施例的无关位提取程序如图4所示那样，包括输入向量作成步 骤(S-I)，准备第一输入向量V1、第二输入向量％，该第一输入向量V1、第二输入向量％以进 行组合电路10的测试为目的被依次施加于组合电路10并在组合电路10内形成多条路径 Pi ；判定步骤(S-2)，对形成于组合电路10的每条路径Pi，判定第一无关位XI、第二无关位X2的指定是否结束；和提取步骤(S-3)，在保证因第一输入向量VI、第二输入向量V2的施加 而被敏化的组合电路10内的各路径Pi的敏化的前提下，分别从第一输入向量V1、第二输入
向量V2提取第一无关位X1、第二无关为X2。在此，提取步骤(S-3)包括第一步骤(SS-I)，在与第二输入向量V2的施加对应 的组合电路10中，找出在从各路径Pi的终点输出线E出发，基于组合电路10的电路信息， 在组合电路10内向输入侧逆溯而到达的范围R2中存在的组合电路10的输入线的一部分、 即第二输入线；第二步骤(SS-2)，在与第一输入向量V1的施加对应的组合电路10中，找出 在从各路径Pi的终点输出线E和终点输出线组T2出发，根据组合电路10的电路信息，分别 在组合电路10内向输入侧逆溯而到达的范围R1中存在的组合电路10的输入线的一部分、 即第一输入线，所述终点输出线组T2为分别向第二输入线供给输出的组合电路10的输出 线的一部分；第三步骤(SS-3)，将对应于第一输入线、第二输入线的第一输入向量V1、第二 输入向量％中的逻辑值位分别指定为第一必需位&、第二必需位B2 ；和第四步骤(SS-4)，将 从第一输出向量V1、第二输入向量V2中除去第一必需位B1、第二必需位B2后剩余的部分作 为第一无关位X1、第二无位X2进行提取。以下，按各步骤进行说明。
首先，在输入向量作成步骤(S-I)中，例如使用以往的ATPG程序(自动测试向量 生成程序)作成第一输入向量V1、第二输入向量V2。然后，在判定步骤(S-2)中，求出在将 第一输入向量V1、第二输入向量V2施加到组合电路10时形成的所有路径Pi,从路径中选择 一条路径Pi，对该路SPi判定在第一输入向量V1、第二输入向量V2中是否进行第一无关位 X1、第二无关为X2的指定。通常，在已作成的第一输入向量V1、第二输入向量V2中无关位Xp X2没有被指定，所以移至分别从第一输入向量V1、第二输入向量V2提取无关位XpX2的提取 步骤(s-3)。在提取步骤(s-3)内的第一步骤(SS-I)中，在对选择出的路径？1施加了第二输入 向量V2的情况下，找出在从路径Pi的终点输出线E出发，根据组合电路10的电路信息，在 组合电路10内向输入侧逆溯而到达的范围R2中存在的组合电路10的输入线的一部分、即 第二输入线。接着，在第二步骤(SS-2)中，在对选择出的路SPi施加了第一输入向量V1的 情况下，找出在从各路径Pi的终点输出线E和终点输出线组T2出发，根据组合电路10的电 路信息，在组合电路10内向输入侧逆溯而到达的范围R1中存在的组合电路10的输入线的 一部分、即第一输入线，所述终点输出线组T2为分别向第二输入线供给输出的组合电路10 的输出线的一部分。进而，在第三步骤(SS-3)中，将对应于第一输入线、第二输入线的第一输入向量 V1、第二输入向量V2中的逻辑值位分别指定为第一必需位B1、第二必需位B2。通过在第一 输入向量V1、第二输入向量V2中确定第一必需位B1、第二必需位B2,能够保证在分别将第一 输入向量V1、第二输入向量V2施加到组合电路10时形成相同的路径P”接着，在第四步骤 (SS-4)中，将从第一输入向量V1、第二输入向量V2中除去第一必需位B1、第二必需位B2后 剩余的部分作为第一无关位X1、第二无关位X2进行提取。然后，对于已指定并提取出第一 无关位X1、第二无关位X2的选择出的路径Pi的第一输入向量V1、第二输入向量V2，在判定步 骤(S-2)中作为无关位提取结束后的输入向量而被保存。然后，对于剩余的路径也在第一输入向量V1、第二输入向量V2中依次进行第一无 关位X1、第二无关位X2的指定和提取，对所有的路径进行第一输入向量V1、第二输入向量V2中的第一无关位X1、第二无关位X2的指定和提取。因为所得到的第一输入向量V1、第二输入向量V2按每条路径Pd^定第一无关位 X1、第二无关位X2，所以包含有第一无关位XI、第二无关位X2的第一输入向量V1、第二输入 向量V2按路径Pi的数量各自存在。因此，在包含有第一(第二)无关位X1 (X2)的第一(第 二)输入向量力作2)之间，可以设为当第一(第二)无关位彼此迭加时为第一(第二)无 关位X1 (X2)、当第一(第二)无关位X1 (X2)与逻辑值0迭加时为逻辑值0、当第一(第二) 无关位X1 (X2)与逻辑值1迭加时为逻辑值1，所以通过适用该规则，能够分别将第一输入向 量V1、第二输入向量V2合并为一个向量。以上，参照实施例说明了本发明，但本发明并不限定于任何上述的实施例中记载 的结构，也包括在权利要求书所记载的事项的范围内考虑的其他的实施例、变形例。例如，可以设为在保证因第一输入向量、第二输入向量的施加而被敏化的组合电 路内的一部分路径的敏化的前提下，从第一输入向量、第二输入向量提取无关位。在此，也 能够将一部分路径取为例如在组合电路内形成的路径中由最多逻辑元件形成的最长路径， 也能够将在组合电路中形成的路径按路径所包含的逻辑元件数量的大小顺序进行排列，从 较大一方开始取为在预先设定的范围内存在的多个路径组。预先设定的范围内例如是指 包括具有最大个数的逻辑元件路径的前面60 %以内，优选50 %以内，更优选30 %以内。在本发明的无关位提取方法及无关位提取程序中，在保证因依次施加于组合电路的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提下，分别从 第一输入向量、第二输入向量提取第一无关位、第二无关位，所以能够维持检查组合电路的 第一输入向量、第二输入向量的测试判定能力。由此，例如能够减少半导体大规模集成电路 的误测试，减少被认定为不合格品的产品的数量。
权利要求
一种无关位提取方法，从第一输入向量、第二输入向量提取第一无关位、第二无关位，所述第一输入向量、所述第二输入向量由0和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路的输入线，该无关位提取方法的特征在于具有，提取工序，该提取工序在保证因所述第一输入向量、所述第二输入向量的施加而被敏化的所述组合电路内的一部分或者全部路径的敏化的前提下，从所述第一输入向量、所述第二输入向量提取所述第一无关位、所述第二无关位。
2.根据权利要求1所述的无关位提取方法，其特征在于，所述提取工序包括第一工序，在与所述第二输入向量对应的所述组合电路中，找出在从一部分或者全部 所述路径的终点输出线出发，根据所述组合电路的电路信息，在该组合电路内向输入侧逆 溯而到达的范围中存在的该组合电路的第二输入线；第二工序，在与所述第一输入向量对应的所述组合电路中，找出在从一部分或者全部 所述路径的终点输出线和所述第二输入线出发，根据所述组合电路的电路信息，在该组合 电路内向输入侧逆溯而到达的范围中存在的该组合电路的第一输入线；第三工序，将对应于所述第一输入线、所述第二输入线的所述第一输入向量、所述第二 输入向量中的逻辑值位分别指定为第一必需位、第二必需位；以及第四工序，将从所述第一输入向量、所述第二输入向量中除去所述第一必需位、所述第 二必需位后剩余的部分作为所述第一无关位、所述第二无关位进行提取。
3.一种无关位提取程序，从第一输入向量、第二输入向量提取第一无关位、第二无关 位，所述第一输入向量、所述第二输入向量由O和1的逻辑值位的组合构成，并被依次施加 于进行了扫描设计的时序电路内的组合电路或单独的组合电路的输入线，该无关位提取程 序的特征在于具有，提取步骤，该提取步骤在保证因所述第一输入向量、所述第二输入向量的施加而被敏 化的所述组合电路内的一部分或者全部路径的敏化的前提下，从所述第一输入向量、所述 第二输入向量提取所述第一无关位、所述第二无关位。
4.根据权利要求3所述的无关位提取程序，其特征在于，所述提取步骤包括第一步骤，在与所述第二输入向量对应的所述组合电路中，找出在从一部分或者全部 所述路径的终点输出线出发，根据所述组合电路的电路信息，在该组合电路内向输入侧逆 溯而到达的范围中存在的该组合电路的第二输入线；第二步骤，在与所述第一输入向量对应的所述组合电路中，找出在从一部分或者全部 所述路径的终点输出线和所述第二输入线出发，根据所述组合电路的电路信息，在该组合 电路内向输入侧逆溯而到达的范围中存在的该组合电路的第一输入线；第三步骤，将对应于所述第一输入线、所述第二输入线的所述第一输入向量、所述第二 输入向量中的逻辑值位分别指定为第一必需位、第二必需位；以及第四步骤，将从所述第一输入向量、所述第二输入向量中除去所述第一必需位、所述第 二必需位后剩余的部分作为所述第一无关位、所述第二无关位进行提取。
全文摘要
本发明提供一种能够在保证因依次施加于组合电路的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提下，从第一输入向量、第二输入向量提取无关位的无关位提取方法及无关位提取程序。所述无关位提取方法是从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)的无关位提取方法，所述第一输入向量(V1)、第二输入向量(V2)由0和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路(10)的输入线，所述无关位提取方法具有提取工序，该提取工序在保证因第一输入向量(V1)、第二输入向量(V2)的施加而被敏化的组合电路(10)内的一部分或者全部路径(Pi)的敏化的前提下，从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)。
文档编号G01R31/3183GK101828122SQ20088011218
公开日2010年9月8日 申请日期2008年10月16日 优先权日2007年10月19日
发明者宫濑纮平, 梶原诚司, 温晓青 申请人:国立大学法人九州工业大学