专利名称：综合导航校验仪系统的制作方法
技术领域：
本实用新型涉及无线电电子设备的数据传送技术领域，具体来讲是一种综合导航
校验仪系统。
背景技术：
早期的飞行器在空中飞行仅依靠地标导航——例如飞行中盯着公路、铁路、河流 等线状地标；山峰、灯塔、公路交汇点等点状地标；湖泊、城镇等面状地标。后来，空勤人员 利用航空地图、磁罗盘、计算尺、时钟等工具和他们的天文、地理、数学知识，根据风速、风向 计算航线角，结合地标修正航线偏差，这种工作叫做"空中领航"。 随着无线电技术的发展，各式各样的电子设备为飞行器提供精确的导航信息如 适用于广阔海面的罗兰系统、用于近距导航的甚高频全向无线电信标导航系统，另外还有 多种为其它用途开发的导航信标和雷达系统。 现在，利用同步卫星工作的全球定位系统(GPS)已开始广泛使用。但V0RTAC仍是 近距导航的主流，绝大多数现代飞机，包括民航客机、小型通用飞机都配备有V0R接收机。 V0RTAC是V0R/DME和TACAN的统称，V0R/DME和TACAN两者的工作原理和技术规范都不同， 但使用上它们是完全一样的。事实上，有的VOR/DME和TACAN发射台站是建在一起使用同 一个频率的，对空勤人员来说，只是一个V0R信标。V0R信标是世界上最多、最主要的无线 电导航点。许许多多的V0R台站相隔一定距离成网络状散点分布，当飞机上的接收机收到 V0R信标的信号，飞行人员就可通过专用仪表判断飞机与该发射台站的相对位置，如果台站 信号是带测距的(匿E)，还可知道飞机与台站的距离，从而确定飞机当前的位置，并知道应 以多少度的航线角飞抵目的地。 目前我国使用的综合导航校验仪的系统电路复杂，操作极不方便，重量和体积很 大，特别是元器件全部由国外进口 ，不便于购买和维护。
实用新型内容本实用新型的目的在于解决上述问题，提供一种结构简单、操作方便、通过软件模 拟实现信号编码解码的综合导航校验仪系统。 为能达到上述发明目的，所采用的技术方案是一种综合导航校验仪系统，所述系 统包括三个子系统以及共用的微控制器MCU、液晶显示器、键盘和信号输入输出单元，子系 统及其信号输入输出单元、液晶显示器和键盘与该微控制器MCU相连接，其中子系统包括 编码解码子系统、信号形成子系统和载波收发子系统。
所述编码解码子系统主要由多个编码解码装置构成，所述编码解码装置包括 —时间给定装置，所述时间给定装置中CPLD对输入的时钟信号分频处理、内部通 过软件设计，形成不同重复频率的信号、记录脉冲、位置选通信号、小周期选通信号、灯显示 器和代码形成的允许信号；及 —分配装置和记录装置，所述分配装置和记录装置中CPLD对输入的时钟信号分 频处理、内部通过软件设计，形成寄存器的记录信号、自检字和位置译码；及[0012] —寄存器装置，所述寄存器装置中CPLD对输入的时钟信号分频处理、内部通过软 件设计，移位电路、起始和成堆电路代码形成器、起始信号译码器、成堆信号译码器和控制 器中寄存数据；及 —指示装置，所述指示装置中CPLD对输入的时钟信号分频处理、内部通过软件设 计，用以指示装置，指示编码解码系统工作状态及参数； 该子系统通过插座与综合导航校验仪载波收发通道系统相连，接收的信息信号通
过分配装置进行位置码分配，微控制器MCU对上述产生的信号处理和控制、4X4键盘操作、
液晶显示器显示，信号输出到综合导航校验仪载波收发通道。 所述信号形成子系统主要由信号形成器构成，所述信号形成器包括 —用以形成距离回答脉冲，并将可变分频系数分频器中清除和记录脉冲，同时供
询问代码用的选通脉冲、代码重合信号和代码、状态控制信号的距离代码形成器，所述距离
代码形成器中CPLD对输入时钟信号分频处理，产生距离回答信号及状态控制信号；及 —用以形成信号的解码、设置脉冲、可变分频系数分频器记录信号、选通脉冲和距
离自检信号的显示代码形成器；及 —用以产生35基准、36基准、r信号代码、距离询问信号代码、0.25。信号代码 和0. 25°选通脉冲信号代码的方位代码形成器，方位代码形成器中CPLD对输入时钟信号 分频处理，产生35基准、36基准、r信号代码、距离询问信号代码、0.25。信号代码；及 —用以产生重复频率为10MHz的脉冲、可变分频系数分频器控制信号和25计数器 控制信号、解码器控制信号、外触发信号和相互间延迟0. 1 y s的重复周期为1 P s的信号的 距离检查点形成器；及一用以形成方位代码形成器寄存器的输入信号、具有重复频率信号、 基准信号触发脉冲的方位检查点形成器，方位及距离检查点形成器中CPLD对输入时钟信 号分频处理，产生具有重复频率的检查信号；及 —用以形成方位信号包络、供34/68/170/204 ii s计数器用的选通脉冲及方位信 号检查脉冲的方位信号形成器，方位信号形成器中CPLD对输入时钟信号分频处理，产生的 方位角数据通过DA变换成方位包络信号；及 —用以形成基准信号包络、负极性方位信号触发脉冲信号、选通脉冲信号的基准 信号形成器；基准信号形成器中CPLD对输入时钟信号分频处理，产生方位信号精确触发脉 冲信号；产生的基准信号数据通过DA变换成基准信号包络信号；及 —用以产生调制信号、方位信号精确触发脉冲、具有重复周期信号的调制信号形 成器，调制信号形成器中CPLD对输入时钟信号分频处理，产生具有重复周期信号的调制信 号及方位信号精确触发脉冲信号；及 —用以形成航向和下滑的着陆信号、代码控制信号、自检信号、地面显示回答信号 的着陆信号形成器，着陆信号形成器中CPLD对输入时钟信号分频处理，产生地面显示回答 信号；产生航向和下滑的着陆信号数据，通过DA变换成可闻度变化的航向和下滑信号； 该子系统由插座与综合导航校验仪载波收发通道系统相连，形成系统所需的信号 并对接收的信号解码，上述信号通过微控制器MCU处理、4X4键盘操作、液晶显示器显示， 输出到综合导航校验仪载波收发通道。 所述载波收发子系统主要由载波收发通道数字频率合成器、方位发射通道、距离 发射通道、相互坐标确定通道和异步接收机构成，其中载波收发通道数字频率合成器及信
5号输入输出单元、液晶显示器、键盘与微控制器MCU相连接，所述载波收发通道数字频率合成器是由采用直接数字频率合成器DDS、电压控制振荡器VC0及微控制器MCU通过软件设计频点的不同，分别构成方位通道数字频率合成器、距离通道数字频率合成器和相互坐标确定通道数字频率合成器；该子系统由4X4键盘和液晶显示器直接设置和显示各通道载波频率，设置通道增益、工作模式、工作状态，并直观显示信息在液晶显示器上。[0026] 所述方位通道数字频率合成器和距离通道数字频率合成器上还分别连接有调制器模块，所述调制器模块主要是由可控平滑信号调制器、可控脉冲信号调制器和耦合检波器构成；其中调制器模块中的调制器1和调制器2由定向耦合器输出到方位发射通道，调制器3和调制器4由另一个定向耦合器输出到距离发射通道。 所述相互坐标确定通道数字频率合成器上连接有用以确认并显示接收频率，并把由接收通道和检查信号单元接收的方位信号、距离查询信号、信息信号分离出来的异步接收机。 本实用新型结构简单、操作简便，采用4X4键盘和液晶显示器实现测试和控制，并能直观显示相关信息在液晶显示器上面。维护方便，全部采用国内常用的元器件，技术资料和技术文档全面，并降低系统成本。本实用新型的系统中，采用FPGA和CPLD可编程逻辑器件，通过软件模拟和实现信号的编码和解码等，避免选用与国内不通用的进口元件。
图1是本实用新型的系统结构框图；[0030] 图2是本实用新型编码解码系统结构框图；[0031] 图3是本实用新型信号形成系统结构框图；[0032] 图4是本实用新型载波收发系统结构框具体实施方式
以下结合附图对本实用新型作进一步的详细描述 如图1所示，一种综合导航校验仪系统，所述系统包括三个子系统以及共用的微控制器MCU、液晶显示器、键盘和信号输入输出单元，子系统及其信号输入输出单元、液晶显示器和键盘与该微控制器MCU相连接，其中子系统包括编码解码子系统、信号形成子系统和载波收发子系统。 如图2所示，所述编码解码子系统主要由多个编码解码装置构成，所述编码解码装置包括 —时间给定装置，所述时间给定装置中CPLD对输入的时钟信号分频处理、内部通过软件设计，形成不同重复频率的信号、记录脉冲、位置选通信号、小周期选通信号、灯显示器和代码形成的允许信号；及 —分配装置和记录装置，所述分配装置和记录装置中CPLD对输入的时钟信号分
频处理、内部通过软件设计，形成寄存器的记录信号、自检字和位置译码；及 —寄存器装置，所述寄存器装置中CPLD对输入的时钟信号分频处理、内部通过软
件设计，移位电路、起始和成堆电路代码形成器、起始信号译码器、成堆信号译码器和控制
器中寄存数据；及[0039] —指示装置，所述指示装置中CPLD对输入的时钟信号分频处理、内部通过软件设计，用以指示装置，指示编码解码系统工作状态及参数； 该子系统通过插座与综合导航校验仪载波收发通道系统相连，接收的信息信号通过分配装置进行位置码分配，微控制器MCU对上述产生的信号处理和控制、4X4键盘操作、液晶显示器显示，信号输出到综合导航校验仪载波收发通道。 如图3所示，所述信号形成子系统主要由信号形成器构成，所述信号形成器包括[0042] —用以形成距离回答脉冲，并将可变分频系数分频器中清除和记录脉冲，同时供询问代码用的选通脉冲、代码重合信号和代码、状态控制信号的距离代码形成器，所述距离代码形成器中CPLD对输入时钟信号分频处理，产生距离回答信号及状态控制信号；及[0043] —用以形成信号的解码、设置脉冲、可变分频系数分频器记录信号、选通脉冲和距离自检信号的显示代码形成器；及 —用以产生35基准、36基准、r信号代码、距离询问信号代码、0. 25°信号代码和0. 25°选通脉冲信号代码的方位代码形成器，方位代码形成器中CPLD对输入时钟信号分频处理，产生35基准、36基准、r信号代码、距离询问信号代码、0.25。信号代码；及[0045] —用以产生重复频率为10MHz的脉冲、可变分频系数分频器控制信号和25计数器控制信号、解码器控制信号、外触发信号和相互间延迟0. 1 y s的重复周期为1 P s的信号的距离检查点形成器；及一用以形成方位代码形成器寄存器的输入信号、具有重复频率信号、基准信号触发脉冲的方位检查点形成器，方位及距离检查点形成器中CPLD对输入时钟信号分频处理，产生具有重复频率的检查信号；及 —用以形成方位信号包络、供34/68/170/204 ii s计数器用的选通脉冲及方位信号检查脉冲的方位信号形成器，方位信号形成器中CPLD对输入时钟信号分频处理，产生的方位角数据通过DA变换成方位包络信号；及 —用以形成基准信号包络、负极性方位信号触发脉冲信号、选通脉冲信号的基准信号形成器；基准信号形成器中CPLD对输入时钟信号分频处理，产生方位信号精确触发脉冲信号；产生的基准信号数据通过DA变换成基准信号包络信号；及 —用以产生调制信号、方位信号精确触发脉冲、具有重复周期信号的调制信号形成器，调制信号形成器中CPLD对输入时钟信号分频处理，产生具有重复周期信号的调制信号及方位信号精确触发脉冲信号；及 —用以形成航向和下滑的着陆信号、代码控制信号、自检信号、地面显示回答信号的着陆信号形成器，着陆信号形成器中CPLD对输入时钟信号分频处理，产生地面显示回答信号；产生航向和下滑的着陆信号数据，通过DA变换成可闻度变化的航向和下滑信号；[0050] 该子系统由插座与综合导航校验仪载波收发通道系统相连，形成系统所需的信号并对接收的信号解码，上述信号通过微控制器MCU处理、4X4键盘操作、液晶显示器显示，输出到综合导航校验仪载波收发通道。 如图4所示，所述载波收发子系统主要由载波收发通道数字频率合成器、方位发射通道、距离发射通道、相互坐标确定通道和异步接收机构成，其中载波收发通道数字频率合成器及信号输入输出单元、液晶显示器、键盘与微控制器MCU相连接，所述载波收发通道数字频率合成器是由采用直接数字频率合成器DDS、电压控制振荡器VCO及微控制器MCU通过软件设计频点的不同，分别构成方位通道数字频率合成器、距离通道数字频率合成器和相互坐标确定通道数字频率合成器；该子系统由4X4键盘和液晶显示器直接设置和显示
各通道载波频率，设置通道增益、工作模式、工作状态，并直观显示信息在液晶显示器上。 如图4所示，所述方位通道数字频率合成器和距离通道数字频率合成器上还分别
连接有调制器模块，所述调制器模块主要是由可控平滑信号调制器、可控脉冲信号调制器
和耦合检波器构成；其中调制器模块中的调制器1和调制器2由定向耦合器输出到方位发
射通道，调制器3和调制器4由另一个定向耦合器输出到距离发射通道。 如图4所示，所述相互坐标确定通道数字频率合成器上连接有用以确认并显示接
收频率，并把由接收通道和检查信号单元接收的方位信号、距离查询信号、信息信号分离出
来的异步接收机。
权利要求一种综合导航校验仪系统，其特征在于所述系统包括三个子系统以及共用的微控制器MCU、液晶显示器、键盘和信号输入输出单元，子系统及其信号输入输出单元、液晶显示器和键盘与该微控制器MCU相连接，其中子系统包括编码解码子系统、信号形成子系统和载波收发子系统。
2. 根据权利要求1所述综合导航校验仪系统，其特征在于所述编码解码子系统主要 由多个编码解码装置构成，所述编码解码装置包括时间给定装置、分配装置、记录装置、寄 存器装置和指示装置；该子系统通过插座与综合导航校验仪载波收发通道系统相连，接收的信息信号通过分 配装置进行位置码分配，微控制器MCU对上述产生的信号处理和控制、4X4键盘操作、液晶 显示器显示，信号输出到综合导航校验仪载波收发通道。
3. 根据权利要求1所述综合导航校验仪系统，其特征在于所述信号形成子系统主要 由信号形成器构成，所述信号形成器包括一用以形成距离回答脉冲，并将可变分频系数分频器中清除和记录脉冲，同时供询问 代码用的选通脉冲、代码重合信号和代码、状态控制信号的距离代码形成器，所述距离代码形成器中CPLD对输入时钟信号分频处理，产生距离回答信号及状态控制信号；及一用以形成信号的解码、设置脉冲、可变分频系数分频器记录信号、选通脉冲和距离自检信号的显示代码形成器；及一用以产生35基准、36基准、r信号代码、距离询问信号代码、0.25。信号代码和 0.25°选通脉冲信号代码的方位代码形成器，方位代码形成器中CPLD对输入时钟信号分 频处理，产生35基准、36基准、r信号代码、距离询问信号代码、0.25。信号代码；及一用以产生重复频率为lOMHz的脉冲、可变分频系数分频器控制信号和25计数器控制 信号、解码器控制信号、外触发信号和相互间延迟0. 1 y s的重复周期为1 P s的信号的距离 检查点形成器；及一用以形成方位代码形成器寄存器的输入信号、具有重复频率信号、基准 信号触发脉冲的方位检查点形成器，方位及距离检查点形成器中CPLD对输入时钟信号分 频处理，产生具有重复频率的检查信号；及一用以形成方位信号包络、供34/68/170/204 ii s计数器用的选通脉冲及方位信号检 查脉冲的方位信号形成器，方位信号形成器中CPLD对输入时钟信号分频处理，产生的方位 角数据通过DA变换成方位包络信号；及一用以形成基准信号包络、负极性方位信号触发脉冲信号、选通脉冲信号的基准信号 形成器；基准信号形成器中CPLD对输入时钟信号分频处理，产生方位信号精确触发脉冲信 号；产生的基准信号数据通过DA变换成基准信号包络信号；及一用以产生调制信号、方位信号精确触发脉冲、具有重复周期信号的调制信号形成器， 调制信号形成器中CPLD对输入时钟信号分频处理，产生具有重复周期信号的调制信号及 方位信号精确触发脉冲信号；及一用以形成航向和下滑的着陆信号、代码控制信号、自检信号、地面显示回答信号的 着陆信号形成器，着陆信号形成器中CPLD对输入时钟信号分频处理，产生地面显示回答信 号；产生航向和下滑的着陆信号数据，通过DA变换成可闻度变化的航向和下滑信号；该子系统由插座与综合导航校验仪载波收发通道系统相连，形成信号并对接收的信号 解码，上述信号通过微控制器MCU处理、4X4键盘操作、液晶显示器显示，输出到综合导航校验仪载波收发通道。
4. 根据权利要求1所述综合导航校验仪系统，其特征在于所述载波收发子系统主要 由载波收发通道数字频率合成器、方位发射通道、距离发射通道、相互坐标确定通道和异步 接收机构成，其中载波收发通道数字频率合成器及信号输入输出单元、液晶显示器、键盘与微控制器MCU相连接，所述载波收发通道数字频率合成器是由直接数字频率合成器DDS、电 压控制振荡器VC0及微控制器MCU分别构成方位通道数字频率合成器、距离通道数字频率 合成器和相互坐标确定通道数字频率合成器；该子系统由4X4键盘和液晶显示器直接设 置和显示各通道载波频率。
5. 根据权利要求4所述综合导航校验仪系统，其特征在于所述方位通道数字频率合 成器和距离通道数字频率合成器上还分别连接有调制器模块，所述调制器模块主要是由可 控平滑信号调制器、可控脉冲信号调制器和耦合检波器构成；其中调制器模块中的调制器 1和调制器2由定向耦合器输出到方位发射通道，调制器3和调制器4由另一个定向耦合器 输出到距离发射通道。
6. 根据权利要求4所 综合导航校验仪系统，其特征在于所述相互坐标确定通道数 字频率合成器上连接有用以确认并显示接收频率，并把由接收通道和检查信号单元接收的 方位信号、距离查询信号、信息信号分离出来的异步接收机。
专利摘要本实用新型公开了一种综合导航校验仪系统，所述系统包括三个子系统以及共用的微控制器MCU、液晶显示器、键盘和信号输入输出单元，子系统及其信号输入输出单元、液晶显示器和键盘与该微控制器MCU相连接，其中子系统包括编码解码子系统、信号形成子系统和载波收发子系统。本实用新型结构简单、操作简便，采用4×4键盘和液晶显示器实现测试和控制，并能直观显示相关信息在液晶显示器上面。维护方便，全部采用国内常用的元器件，技术资料和技术文档全面，并降低系统成本。本实用新型的系统中，采用FPGA和CPLD可编程逻辑器件，通过软件模拟和实现信号的编码和解码等，避免选用与国内不通用的进口元件。
文档编号G01C25/00GK201540117SQ20092008311
公开日2010年8月4日 申请日期2009年8月5日 优先权日2009年8月5日
发明者杜怀云 申请人:成都飞亚航空设备应用研究所有限公司