专利名称：：分布式线型光纤测温高速信号处理数据累加器的制作方法
技术领域：
：本实用新型涉及一种信号采集与累加和分析的装置，具体涉及一种分布式线型光纤测温高速信号处理数据累加器。技术背景在对分布式线型光纤测温系统的信号采集分析中，数据的高速采集与累加是重要技术环节。传统的信号数据累加装置有采集速度慢、同步性能弱、噪声分辨率低，同时成本昂贵等弱点。根据分布式光纤测温系统中信号特点及结合测温系统的技术要求及现代电子电路技术发展研制满足要求的精密高速信号处理数据累加器。分布式线型光纤监测系统中采集光纤中背向散射光信号数据点数越多，反映测温精度越高，使得系统线性度越高；信号处理中数据累加速度越快，反映系统温度的时间越短，应用于工程实际中越有意义；采集得到的实际信号越真实，准确性越高，这样就需要一种超强运算能力、高速数据累加处理的装置。所以能否对光纤信号进行快速、连续、精准地累加决定着分布式线型光纤测温系统性能的好坏
实用新型内容本实用新型的目的是提供一种分布式线型光纤测温高速信号处理数据累加器，能有效克服现有技术数据累加速度低，同步性能弱，累加分辨率低，系统不稳定等弱点。[0004]上述的目的通过以下的技术方案实现分布式线型光纤测温高速信号处理数据累加器，其组成包括两个信号调理单元，所述的信号调理单元分别连接A/D转换单元，所述的A/D转换单元连接双通道FIFO单元，所述的双通道FIFO单元的两路输出信号分别连接电平转换单元，所述的电平转换单元连接CPLD累加单元，所述的CPLD累加单元连接静态存储单元，所述的静态存储单元连接缓冲单元，所述的缓冲单元连接电平转换单元，所述的双通道FIFO单元、CPLD累加单元、静态存储单元、缓冲单元以及电平转换单元都连接逻辑控制单元，所述的电平转换单元连接计算机。本实用新型的有益效果1.本实用新型得到信号调理单元采用多级运算放大器共进行工作，使采集到的信号真实，准确性高。2.本实用新型中的逻辑控制单元采用VHDL语言编辑，对其他芯片起到良好的逻辑控制功能，3.本实用新型是一种超强运算能力、高速数据累加处理的装置。[0010]4.本实用新型具有同步性能强，累加分辨率高，系统稳定。附图1是本实用新型的结构示意图。3[0012]附图2是本实用新型的信号调理单元示意图。附图3是本实用新型双通道FIFO芯片与电平转换单元和CPLD累加单元的连接关系示意图。附图4是本实用新型静态存储单元和缓冲单元的连接关系示意图。附图5是本实用新型逻辑控制单元与外设连接关系示意图。附图6是本实用新型计算机与逻辑控制单元以及电平转换单元的连接关系示意图。具体实施方式实施例l:如图1所示，分布式线型光纤测温高速信号处理数据累加器，其组成包括两个信号调理单元1，所述的信号调理单元分别连接A/D转换单元2，所述的A/D转换单元连接双通道FIFO单元3，所述的双通道FIFO单元的两路输出信号分别连接电平转换单元4，所述的电平转换单元连接CPLD累加单元5，所述的CPLD累加单元连接静态存储单元6，所述的静态存储单元连接缓冲单元7，所述的缓冲单元连接电平转换单元8，所述的双通道FIFO单元、CPLD累加单元、静态存储单元、缓冲单元以及电平转换单元都连接逻辑控制单元9，所述的电平转换单元连接计算机10。信号调理单元1包括两个信号通道。每个信号通道由三个运算放大器组成。信号经过运算放大器的二级运放后，其输出信号进入A/D转换单元。A/D转换单元2由两个A/D转换芯片组成。两个A/D转换芯片将输入的模拟信号转换成数字信号输出。电平转换单元4由两个两个电平转换芯片(U20和U21)组成。CPLD累加单元5由两个CPLD累加器(U18和U19)组成。静态存储单元6由六个静态存储芯片(U11、U12、U13、U14、U15、U16)组成。缓冲单元7由六个缓冲芯片(U5、U6、U7、U8、U9、U10)组成。电平转换单元8由三个电平转换芯片(U1、U2、U3)组成。逻辑控制单元由四个逻辑控制芯片(L0GIC、SAM、ADDER、CODE)组成。如附图2所示信号调理单元接收一路模拟输入信号，并将该模拟输入信号经过放大及滤波处理后输出作为与A/D转换单元的输入端相匹配的模拟信号；A/D转换单元的输入端接收一个信号调理单元输出的上述模拟信号，并将上述模拟信号转换为并行数字信号输出；如附图3所示，两路数字信号分别进入双通道FIF0单元，先进入的数字信号先输出，随后输入的数字信号随之输出。双通道FIFO单元的两路输出信号进入电平转换单元，经过两个电平转换芯片(U20和U21)，进入CPLD累加单元，其中U20的输出信号进入CPLD累加器U18，作为CPLD累加器U18的输入信号。U21的输出信号进入CPLD累加器U19，作为CPLD累加器U19的输入信号。即模拟信号经A/D转换单元后转位数字信号进入双通道FIFO单元。其中一个A/D转换器与双通道FIFO的8位数据线输入端DO-—D7相连，另一个A/D与转换器与双通道FIFO的8位数据线输入端D10-—D17相连。双通道FIFO的输出信号作为电平转化单元的输入信号。即双通道FIFO的8位数据输出端Q0-Q7与一个电平转换芯片的11脚到18脚相连。双通道FIFO的8位数据输出端Q10-Q17与另一个电平转换芯片的11脚到18脚相连。电平转换单元的输出信号则作为CPLD累加单元的输入信号。即一个电平转换芯片的8位数据输出端2脚-9脚与一个CPLD累加芯片的31-3445-48相连；另一个电平转换芯片的8位数据输出端2脚-9脚与另一个CPLD累加芯片的31-3445-48相连。如图4、图5所示，信号在CPLD累加单元中累加后，其输出数据进入静态存储单元。其中U18的三路输出信号分别进入Ull，U12，U13中存储；U19的三路输出信号分别进入U14，U15，U16中存储。另外U11，U12，U13，U14，U15，U16六个静态存储器彼此相连。信号经六个静态存储器输出后，进入缓冲单元。其中六个静态存储器与六个缓冲芯片相连接。即Ull与U5相连接，U12，与U6相连接，U13与U7相连接，U14与U8相连接，U15与U9相连接，U16与U10相连接。逻辑控制单元对双通道FIFO单元，CPLD累加单元，静态存储单元，缓冲单元电平转换单元进行控制。信号最后经U1，U2，U3输出到计算机。由计算机进行显示，分析.输入信号经过CPLD累加单元后，即两路输入信号经过两个CPLD累加芯片后，各分成三路信号进入静态存储单元。其中一个CPLD累加芯片的三路输出信号分别对应静态存储单元中的三个静态存储芯片。即U18的输出信号作为U11，U12，U13的输入信号。U19的输出信号作为U14，U15，U16的输入信号。U11，U12，U13，U14，U15，U16，的15-2123一-28管脚依次相连。信号通过SAM逻辑片的61—-68管脚相连L0GIC逻辑芯片73，71，70，68，54，55，57，58输入，L0GIC通过管脚1，2，3，4，13，15，17，18输出信号。ADDR通过99，97，95，94，，80，82，83，84管脚接收信号。通过32，33，34，35，39，38，37，36管脚输出信号。与U5，U6，U7，U8，U9，U10的2-9管脚相连输出信号经U1的11_18管脚输入，2-—9管脚输出到计算机。LOGIC逻辑片输出到ADDR与U5，U6，U7，U8，U9，UIO，2-9管脚相连。表1是所用的元件选择表。<table>tableseeoriginaldocumentpage5</column></row><table><table>tableseeoriginaldocumentpage6</column></row><table>权利要求一种分布式线型光纤测温高速信号处理数据累加器，其组成包括两个信号调理单元，其特征是所述的信号调理单元分别连接A/D转换单元、所述的A/D转换单元连接双通道FIFO单元、所述的双通道FIFO单元的两路输出信号分别连接电平转换单元、所述的电平转换单元连接CPLD累加单元、所述的CPLD累加单元连接静态存储单元、所述的静态存储单元连接缓冲单元、所述的缓冲单元连接电平转换单元、所述的双通道FIFO单元、CPLD累加单元、静态存储单元、缓冲单元以及电平转换单元都连接逻辑控制单元、所述的电平转换单元连接计算机。专利摘要分布式线型光纤测温高速信号处理数据累加器，传统的产品采集速度慢、同步性能弱、噪声分辨率低，同时成本昂贵等弱点。本实用新型的组成包括两个信号调理单元(1)，信号调理单元分别连接A/D转换单元(2)，A/D转换单元连接双通道FIFO单元(3)，双通道FIFO单元的两路输出信号分别连接电平转换单元(4)，电平转换单元连接CPLD累加单元(5)，CPLD累加单元连接静态存储单元(6)，静态存储单元连接缓冲单元(7)，缓冲单元连接电平转换单元(8)，双通道FIFO单元、CPLD累加单元、静态存储单元、缓冲单元以及电平转换单元都连接逻辑控制单元(9)，电平转换单元连接计算机(10)。本实用新型用于分布式线型光纤测温系统。文档编号G01K11/32GK201548347SQ20092010102公开日2010年8月11日申请日期2009年9月29日优先权日2009年9月29日发明者尚利军,王宁,赵长有申请人:哈尔滨草青木秀电子技术有限责任公司