专利名称：放大电路、积分电路及光检测装置的制作方法
技术领域：
本发明涉及存储所输入电荷并输出对应于存储电荷量的电压值的积分电路、包含该积分电路与光电二极管的光检测装置、及包含于该积分电路中的放大电路。
背景技术：
作为光检测装置，已知有包含光电二极管与积分电路(例如参照专利文献1)。该积分电路具备放大电路，其具有第1输入端子、第2输入端子与输出端子；电容元件及开关，其设于该放大电路的第1输入端子与输出端子间且互相并联连接。该光检测装置中，通过积分电路的开关闭合，使积分电路的电容元件放电，而使从积分电路输出的电压值初始化。积分电路的开关断开时，在光电二极管中产生的电荷会存储于积分电路的电容元件中， 并从积分电路输出对应于该存储电荷量的电压值。另外，将光检测装置设为多个光电二极管排列成1维或2维状的构造，可获得1维或2维状的光像。现有技术文献专利文献专利文献1 日本特开平06-105067号公报
发明内容
发明所要解决的问题光检测装置被要求增加所排列的光电二极管的个数，且伴随于此也要求高速化及低耗电化。但，如果要降低光检测装置中所含的积分电路的耗电量，则放大电路的驱动能力会下降，因此通过积分电路的开关闭合而使积分电路的输出电压值初始化所需要的时间变长。即。以往难以兼顾低耗电化与高速化。本发明为消除上述问题而完成，其目的在于提供一种可兼顾低耗电化及高速化的放大电路、积分电路及光检测装置。解决问题的技术手段本发明的放大电路的特征在于其具有第1输入端子、第2输入端子及输出端子， 且具备(1)驱动部，其由PMOS晶体管及NMOS晶体管各自的漏极端子互相连接而成，且该连接点与输出端子连接 ’及( 第1开关，其设于被输入第1基准电位的第1基准电位输入端子与PMOS晶体管的栅极端子之间，对PMOS晶体管的栅极端子施加第1基准电位从而使 PMOS晶体管成为关闭(OFF)状态。此外，放大电路的第1输入端子及第2输入端子的其中一方为反相输入端子，另一方为非反相输入端子。本发明的积分电路的特征在于具备(1)上述本发明的放大电路；(2)设于放大电路的第1输入端子与输出端子间的电容元件；及C3)在放大电路的第1输入端子与输出端子间相对于电容元件并联而设的第2开关。另，优选为上述积分电路进而具备第3开关，其设于被输入第2基准电位的第2基准电位输入端子与电容元件的一端之间，对电容元件的一端施加第2基准电位。
本发明的光检测装置的特征在于具备(1)上述本发明的积分电路；及( 产生对应于入射光量的量的电荷，且将该产生的电荷输入积分电路的放大电路的第1输入端子的光电二极管。根据本发明，在积分电路中当第2开关闭合、电容元件放电而使积分电路的输出电压值初始化时，包含于放大电路中的第1开关也闭合，对构成放大电路的驱动部的PMOS 晶体管的栅极端子施加第1基准电位，使该PMOS晶体管成为关闭(OFF)状态。另，第3开关也闭合，对放大电路的第1输入端子施加第2基准电位。由此，使积分电路的电容元件快速放电。发明的效果根据本发明，可兼顾低耗电化及高速化。
图1为显示第1实施方式所涉及的光检测装置1的构成的图。图2为说明第1实施方式所涉及的光检测装置1的动作的图。图3为显示第2实施方式所涉及的光检测装置2的构成的图。图4为说明第2实施方式所涉及的光检测装置2的动作的图。图5为显示第2实施方式的变形例所涉及的光检测装置2A的结构的图。符号说明1、2、2A 光检测装置11、12积分电路20放大电路Sff1第 1 开关Sff2第 2 开关Sff3第 3 开关CpC2电容元件PD光电二极管T1、T10 T15 PMOS 晶体管T2、T16 T19 匪OS 晶体管50控制部
具体实施例方式以下，参照附图详细说明用以实施本发明的形态。此外，附图的说明中对于相同要素标以相同符号，省略重复说明。(第1实施方式)图1为显示第1实施方式所涉及的光检测装置1的结构的图。该图所示的光检测装置1具备光电二极管PD及积分电路11。积分电路11包含放大电路20、电容元件C2及第2开关SW2。放大电路20具有反相输入端子P1、非反相输入端子P2及输出端子Ρ『电容元件 C2设于放大电路20的反相输入端子P1与输出端子Ptl之间。第2开关SW2在放大电路20的反相输入端子P1与输出端子Ptl之间相对于电容元件C2并联设置，对应于第2重置信号 Reset2的电平进行开闭动作。放大电路20的非反相输入端子P2与接地电位连接。此外， 如果放大电路20的非反相输入端子P2与固定的电位连接，则不限于接地电位，也可为例如 0. IV 等。光电二极管PD具有阴极端子及阳极端子，产生对应于入射光量的量的电荷。光电二极管PD的阴极端子与放大电路20的反相输入端子P1连接。光电二极管PD的阳极端子与接地电位连接。放大电路20具有由PMOS晶体管T1及NMOS晶体管T2各自的漏极端子互相连接而成的驱动部，该连接点与输出端子Ptl连接。PMOS晶体管T1的源极端子与电源电位VDD连接。NMOS晶体管T2的源极端子与接地电位连接。NMOS晶体管T2的栅极端子被输入规定的 DC电压值Vd。再者，放大电路20具有PMOS晶体管Tltl T15、NMOS晶体管T16 T19及电容元件
Cl οPMOS晶体管T11的源极端子与电源电位VDD连接。PMOS晶体管T11的栅极端子被输入规定的DC电压值\。PMOS晶体管T11的漏极端子与PMOS晶体管T14及T15的各自的源极端子连接。PMOS晶体管T12的源极端子与电源电位VDD连接。PMOS晶体管T12的栅极端子与 PMOS晶体管T13的栅极端子及自身的漏极端子连接。PMOS晶体管T12的漏极端子与NMOS晶体管1\6的漏极端子连接。PMOS晶体管T13的源极端子与电源电位VDD连接。PMOS晶体管T13的漏极端子与 PMOS晶体管T1的栅极端子及NMOS晶体管T17的漏极端子连接。PMOS晶体管T14及PMOS晶体管T15构成放大电路20的差动对输入部。PMOS晶体管T14的栅极端子与放大电路20的反相输入端子P1连接。PMOS晶体管 T14的漏极端子与NMOS晶体管1\6的源极端子及NMOS晶体管1\8的漏极端子连接。PMOS晶体管T15的栅极端子与放大电路20的非反相输入端子P2连接。PMOS晶体管T15的漏极端子与NMOS晶体管T17的源极端子及NMOS晶体管T19的漏极端子连接，另，经由电容元件C1与输出端子Ptl连接。NMOS晶体管T16的源极端子与NMOS晶体管T18的漏极端子连接。NMOS晶体管T17 的源极端子与NMOS晶体管T19的漏极端子连接。NMOS晶体管T16及NMOS晶体管T17各自的栅极端子被输入规定的DC电压值Vb。NMOS晶体管T18及NMOS晶体管T19各自的源极端子与接地电位连接。NMOS晶体管 T18及NMOS晶体管T19各自的栅极端子被输入规定的DC电压值\。PMOS晶体管Tltl对PMOS晶体管T1的栅极端子施加电源电位VDD，从而作为可使 PMOS晶体管T1成为关闭(OFF)状态的第1开关SW1而发挥作用。由PMOS晶体管Tltl构成的第1开关SW1,设于被输入电源电位VDD的电源电位输入端子与PMOS晶体管T1的栅极端子之间。PMOS晶体管Tltl的源极端子与被输入电源电位VDD的电源电位输入端子连接。PMOS 晶体管Tltl的漏极端子与PMOS晶体管T1的栅极端子连接。另，对PMOS晶体管Tltl的栅极端子输入第1重置信号Resetl。
由PMOS晶体管Tltl构成的第1开关SW1对应于被输入栅极端子的第1重置信号 Resetl的电平而进行开闭动作。即，第1重置信号Resetl为高电平时，由PMOS晶体管Tiq 构成的第1开关SW1成断开状态。第1重置信号Resetl为低电平时，由PMOS晶体管Tltl构成的第1开关311成闭合状态，对PMOS晶体管T1的栅极端子施加电源电位VDD，由此使PMOS 晶体管T1为关闭(OFF)状态。第1实施方式的光检测装置1具备控制第1开关SW1及第2开关SW2各自的开闭动作的控制部50，利用该控制部的控制进行如下所述的动作。图2为说明第1实施方式的光检测装置1的动作的图。该图中从上起依次显示第1开关SW1的开闭状态、第2开关SW2 的开闭状态及光检测装置1的输出电压值Vout。在时刻、前，由PMOS晶体管Tltl构成的第1开关SW1打开。另，在时刻、前，第2 开关SW2闭合，电容元件C2放电，光检测装置1的输出电压值Vout为初始值。在时刻ti，第 2开关SW2从闭合状态转为断开状态。时刻、至时刻t2期间，由PMOS晶体管Tltl构成的第1开关SW1打开，另，第2开关 Sff2也打开。此期间，积分电路11将在光电二极管PD产生的电荷向反相输入端子P1输入， 将该输入的电荷存储于电容元件C2中，并输出对应于该存储电荷量的电压值Vout。因此， 随着时间的经过，光检测装置1的输出电压值Vout逐渐增加。在时刻t2，由PMOS晶体管Tltl构成的第1开关SW1从断开状态转为闭合状态，而第 2开关SW2也从断开状态转为闭合状态。时刻t2之后，电容元件C2放电，光检测装置1的输出电压值Vout成为初始值。在其后的时刻t3，由PMOS晶体管Tltl构成的第1开关SW1转换成断开状态。图2中，时刻、之后的光检测装置1的输出电压值Vout，对于本实施方式以实线表示，对于比较例以虚线表示。比较例中，未设有由PMOS晶体管Tltl构成的第1开关SW115根据模拟，未设有第1开关SW1的比较例中，时刻t2之后的光检测装置的输出电压值Vout达到初始值为止所需要的时间约为3. 8 μ S。与此相对，设有第1开关SW1的本实施方式中，时刻、之后的光检测装置1的输出电压值Vout达到初始值为止所需要的时间约为 2. 1 μ S。如此，本实施方式中，第2开关SW2在时刻t2转换成闭合状态，且第1开关SW1也转换成闭合状态，由此，输出电压值Vout达到初始值为止所需要的时间得以短缩，故可高速化。本实施方式中初始化得以高速进行是根据以下理由。即，若第2开关SW2在时刻t2 转换成闭合状态，且第1开关SW1也转换成闭合状态时，对构成驱动部的PMOS晶体管T1的栅极端子施加电源电位VDD，使PMOS晶体管1\成为关闭(OFF)状态，于是MOS晶体管T1的源极端子与漏极端子之间将无法流动电流。另一方面，在构成驱动部的NMOS晶体管T2中流动的电流不变。因此，在到达时刻t2前存储于电容元件C2的电荷将高效地流经NMOS晶体管T2,使电容元件(2快速放电。一般若要谋求低耗电化则难以兼顾高速化，但本实施方式中，通过设有第1开关SW1,可兼顾低耗电化及高速化。(第2实施方式)图3为显示第2实施方式的光检测装置2的结构的图。该图所示的光检测装置2
6具备光电二极管PD及积分电路12。积分电路12包含放大电路20、电容元件C2、第2开关 Sff2及第3开关SW3。此外，该图3中，放大电路20以1个符号表示。与图1所示的第1实施方式的光检测装置1的结构相比，该图3所示的第2实施方式的光检测装置2在进而具备第3开关SW3的点上有差异。第3开关SW3设于被输入基准电位Vref的基准电位输入端子与电容元件C2的一端(放大电路20的反相输入端子P1 侧的端子)之间，对应于第3重置信号Reset3的电平而进行开闭动作，可对电容元件C2的一端施加基准电位Vref。该基准电位Vref也可为接地电位。第2实施方式的光检测装置2具备控制第1开关SW1、第2开关SW2及第3开关SW3 各自的开闭动作的控制部50，利用该控制部的控制进行如下所述的动作。图4为说明第2 实施方式的光检测装置2的动作的图。该图中从上起依次显示第1开关SW1及第3开关SW3 的开闭状态、第2开关SW2的开闭状态及光检测装置2的输出电压值Vout。在时刻tl前，第1开关SW1及第3开关SW3打开。另，在时刻、前，第2开关SW2 闭合，电容元件C2放电，光检测装置2的输出电压值Vout成为初始值。在时刻ti，第2开关SW2从闭合状态转为断开状态。时刻、至时刻t2的期间，第1开关SW1、第2开关SW2及第3开关SW3分别打开。 此期间，积分电路12将在光电二极管PD产生的电荷向反相输入端子P1输入，将该输入的电荷存储于电容元件C2,并输出对应于该存储电荷的电压值Vout。因此，随着时间的经过， 光检测装置2的输出电压值Vout逐渐增加。在时刻t2，第1开关SW1、第2开关SW2及第3开关SW3分别从断开状态转为闭合状态。时刻t2之后，电容元件C2放电，光检测装置2的输出电压值Vout成为初始值。在之后的时刻t3，第1开关SW1及第3开关SW3转换成打开状态。图4中，时刻t2之后的光检测装置2的输出电压值Vout，对于第2实施方式以实线表示，对于第1实施方式则以点划线线表示，对于比较例是以虚线表示。比较例中，均未设有第ι开关SW1及第3开关SW3的任一者。根据模拟，皆未设置第1开关SW1及第3开关SW3的任一者的比较例中，时刻t2之后的光检测装置的输出电压值Vout达到初始值为止所需要的时间约为3. 8 μ S。另，只设有第1开关SW1的第1实施方式中，时刻t2之后的光检测装置1的输出电压值Vout达到初始值为止所需要的时间约为2. 1 μ S。相较于此，设有第1开关SW1及第3开关SW3两者的第 2实施方式中，时刻t2之后的光检测装置2的输出电压值Vout达到初始值为止所需要的时间约为0. 1μ S。如此，根据第2实施方式，第2开关SW2在时刻t2转换成闭合状态且第1开关SW1 及第3开关SW3也转换成闭合状态，由此，输出电压值Vout达到初始值为止所需要的时间得以进而短缩，而可更高速化。第2实施方式中初始化得以更高速进行是根据以下理由。S卩，第2开关SW2在时刻 t2转换成闭合状态且第1开关SW1也转换成闭合状态时，对构成驱动部的PMOS晶体管T1的栅极端子施加电源电位VDD，PMOS晶体管1\成为关闭(OFF)状态，使电流无法于MOS晶体管T1的源极端子与漏极端子之间流动。另一方面，流动于构成驱动部的NMOS晶体管T2的电流不变。因此，在到达时刻t2之前，存储于电容元件C2的电荷将高效地流经NMOS晶体管 T20另，根据第2实施方式，第3开关SW3在时刻t2也转换成闭合状态。因此，在到达时刻
7t2之前，存储于电容元件C2的电荷也会流经第3开关SW3。 如此，第2实施方式中，在到达时刻t2之前，存储于电容元件C2的电荷不仅会高效地流经NMOS晶体管T2,也可流经第3开关SW3,因此电容元件C2可更快地放电。一般若要谋求低耗电化则难以兼顾高速化，但根据第2实施方式，通过设有第1开关SW1及第3开关 Sff3,可进而兼顾低耗电化及高速化。再者，在第2实施方式的光检测装置2中，第3开关SW3设于被输入基准电位Vref 的基准电位输入端子与放大电路20的反相输入端子侧的电容元件(2的一端之间，但如图5 所示的光检测装置2A，第3开关SW3也可设于被输入基准电位Vref的基准电位输入端子与放大电路20的输出端子侧的电容元件C2的一端之间。该光检测装置2A也与光检测装置2 同样地动作，可起到相同效果。产业上的可利用性本发明可作为可兼顾低耗电化及高速化的放大电路、积分电路及光检测装置使用。
权利要求
1.一种放大电路，其特征在于，是具有第ι输入端子、第2输入端子及输出端子的放大电路，具备驱动部，由PMOS晶体管及NMOS晶体管各自的漏极端子互相连接而成，且该连接点与所述输出端子连接；及第1开关，设置于被输入第1基准电位的第1基准电位输入端子与所述PMOS晶体管的栅极端子之间，且对所述PMOS晶体管的栅极端子施加所述第1基准电位，从而使所述PMOS 晶体管成为关闭状态。
2.一种积分电路，其特征在于，具备如权利要求1所述的放大电路；电容元件，设置于所述放大电路的所述第1输入端子与所述输出端子之间；及第2开关，相对于所述电容元件并联设置于所述放大电路的所述第1输入端子与所述输出端子之间。
3.如权利要求2所述的积分电路，其特征在于，进一步具备第3开关，该第3开关设置于被输入第2基准电位的第2基准电位输入端子与所述电容元件的一端之间，且对所述电容元件的一端施加所述第2基准电位。
4.一种光检测装置，其特征在于，具备如权利要求2或3所述的积分电路；及光电二极管，产生对应于入射光量的量的电荷，且将该产生的电荷输入至所述积分电路的所述放大电路的所述第1输入端子。
全文摘要
本发明的光检测装置(1)具备光电二极管(PD)及积分电路(11)。积分电路(11)包含放大电路(20)、电容元件(C2)及第2开关(SW2)。放大电路(20)具有由PMOS晶体管(T1)及NMOS晶体管(T2)各自的漏极端子互相连接而成的驱动部。由PMOS晶体管(T10)构成的第1开关(SW1)，对应于被输入至栅极端子的第1重置信号(Reset1)的电平而进行开闭动作。第1重置信号(Reset1)为低电平时，第1开关(SW1)成为闭合状态，对PMOS晶体管(T1)的栅极端子施加电源电位(VDD)，由此使PMOS晶体管(T1)成为关闭状态。由此，可实现可兼顾低耗电化及高速化的放大电路、积分电路及光检测装置。
文档编号G01J1/44GK102460963SQ20108002782
公开日2012年5月16日 申请日期2010年6月10日 优先权日2009年6月22日
发明者伊藤真也, 船越晴宽 申请人:浜松光子学株式会社