专利名称：一种用于全极化微波辐射计系统中可配置的数字相关器的制作方法
技术领域：
本发明涉及数字相关器，特别涉及一种用于全极化微波辐射计系统中可配置的数字相关器。
背景技术：
数字相关器是指利用数字方法对输入的信号进行相关处理。数字相关技术广泛应用于通信和微波遥感系统中，尤其广泛应用于全极化微波辐射计系统和合成孔径辐射计系统。在合成孔径辐射计系统中，主要是利用数字相关实现多个通道的交叉互相关，一片相关器可以完成多路信号交叉的相关计算，节省很多体积重量和功耗。在全极化微波辐射计系统中，主要是利用数字相关器实现双极化通道经过混频放大和正交变化后的宽带复相关， 这里要求极高带宽和较高精度，实时的相关。全极化微波辐射计在传统微波辐射计的基础上，进一步提取了观测目标的极化信息，是国际上19世纪90年代中后期才发展起来的一种新型的微波遥感器。相对于微波散射计，全极化微波辐射计进行海面风场测量具有功耗低、高风速条件下精度高等重要优势， 适用于卫星平台，是国际上星载微波遥感技术的前沿方向，也是美国、欧洲等国家和地区的研究热点。国际上第一个载有全极化微波辐射传感器WindSat的试验卫星于2003年升空， 其主要目的是验证全极化微波辐射计的可靠性，建立相应的海面风速、风向算法。全极化微波辐射计中数据处理的核心部件数字相关器的研究对于我国制造自己的全极化微波辐射计有重要的意义。全极化辐射计在短时间内获得全球大面积风场结果的同时还可以获得大气云水含量、水汽含量和海表温度等参数。获得的短重复周期、同时刻、同区域的大气海洋参数，对于海洋和气候研究相当的有利，同时有利于提高大气和海洋预报模式的准确性。相关计算可以采用数字相关和模拟相关两种途径。数字相关器与模拟相关器相比，没有通道互耦，而且一致性较好。主要特点是能够用资源换速度，利用超大规模集成电路技术实现全并行宽带数字相关处理，当带宽超过2000MHz时，作模拟实时相关处理有较大难度。数字相关器可以同时完成自相关和互相关计算，直接和电脑通讯。模拟相关器自相关和互相关采用不同的系统分别完成，且输出结果是模拟值还需要进一步的采集和量化， 不易于控制。现有的数字相关器采用两种技术。用电子电路完成数字相关计算，即通过乘法单元、累加单元和数控单元搭建整个系统，例如NASA使用的PSR数字微波辐射计，采用3阶量化即2位相关，IGHz带宽。电子电路搭建整体系统体积庞大，功耗超过百瓦，而且不能随时配置。随着集成电路的高速发展，已经可以通过FPGA完成相关计算和数据控制。例如 NASA研制的HSCC高速数字相关器，带宽500MHz，2位量化。应用在国际GEM工程中，基于 FPGA对C波段信号经过混频放大后的信号作处理的数字相关器，带宽200MHz，采用8位量化。当前利用集成电路实现的数字相关器较多，但是没有达到3. 2GHz带宽下12位量化的水平，且相关计算精度和积分时间不可随时调整，限制了数字相关器的使用范围。随着全极化微波辐射计前端中频带宽的增加，宽带的数字相关器十分必要。
发明内容
本发明的目的在于，提出一种用于全极化微波辐射计系统中可配置的数字相关器来解决上述问题，实现提高现有的数字相关器的精度和带宽并且精度可调。为实现上述发明目的，提出一种用于全极化微波辐射计系统中可配置的数字相关器，该数字相关器包括超高速ADC、数字相关电路、数据格式转换和外部接口电路；其特征在于，所述的全极化微波辐射计系统射频前端通过混频放大和正交变换后的信号转化为差分信号输入至四个所述的超高速ADC输入端；其中，V通道的I路和Q路信号分别输入到第一超高速ADCl和第三超高速ADC3，H通道的I路信号和Q路信号分别输入到第二超高速ADC2和第四超高速ADC4 ；所述的超高速ADC将输入的差分信号进行采样转换为数字信号，把数字信号经多路复用后输入所述的数字相关电路；所述的数字相关电路包括参数选择模块和相关计算模块；所述的参数选择模块， 通过计算机串口返回命令修改FPGA中的数字相关位数参数和积分时间参数实时对FPGA配置，实现从2位到12位的数字相关及积分时间从5ms到50ms的选择；所述的相关计算模块， 在所述的参数选择模块确定量化位数和计算累加时间后，对输入的数字信号进行降速和相关处理，将相关结果通过所述的数据格式转换和外部接口电路按要求的顺序输出到计算机上。因为FPGA中的乘法核只能完成2位以上的相乘，且根据精度需要数字相关器不能选择 1位的数字相关。该数字相关器还包括同步采样时钟电路和复位电路；所述的同步采样时钟电路，用于确保到达每个所述的超高速ADC的采样时钟的相位一致；所述的复位电路用于控制高/低电平信号复位数字相关器中的四个超高速ADC以控制四个超高速ADC的同步工作。所述的同步采样时钟电路包括锁相环和高速时钟分配器；所述的锁相环，用于产生1. 6GHz差分时钟，所述的高速时钟分配器驱动输出四路同步采样时钟。所述的高速时钟分配器采用ADCLK946。所述的复位电路采用MAX811执行复位功能。所述的差分信号通过变压器转换得到。所述的超高速ADC的采样率为3. 2GHz以上。所述的超高速ADC通过欠采样的方式进行采样。所述的超高速ADC的多路复用采用1:4的多路复用方式。所述的FPGA芯片采用FPGA_Virtex5芯片。所述的相关计算模块中的降速方法采用首先对数据信号和差分时钟经缓存器转换为单端信号，然后对时钟做分频处理，最后在分频后的时钟控制下进行多路复用。所述的分频通过所述的FPGA_Virtex5芯片中的DCM时钟驱动模块完成二分频。所述的相关计算模块中的多路复用采用1:2的多路复用方式。所述的相关计算模块通过式( 、式(3)、式(4)和式( 分别计算得到V通道自相关、H通道自相关、互相关实部和互相关虚部；I Ev 12 = V_DI X V_DI+V_DQ X V_DQ (2)I Eh 12 = H_DI X H_DI+H_DQ X H_DQ (3)ReEvEh* = V_DI X H_DI +V_DQ X H_DQ (4)ImEvEh* = V_DQXH_DI-V_DIXH_DQ (5)其中，V_DI表示V通道I路的信号，V_DQ表示V通道Q路的信号，H_DI表示H通道I路的信号，H_DQ表示H通道Q路的信号，Ev = V_DI+V_DQ*i，Eh = H_DI+H_DQ*i。所述的数据格式转换和外部接口电路中的数据格式转换通过FPGA编程实现。所述的串口返回命令通过RS485串口芯片或RS232串口芯片传输至FPGA芯片内。所述的RS485串口芯片采用的驱动芯片是SP3491 ；所述的RS232串口芯片采用的驱动芯片是MAX3232。本发明的优点在于，本发明的数字相关器采用的高速ADC高达3. 2GHz采样率，并利用了欠采样技术，利用该技术可以在保证信号不产生混叠的前提下，完成正交变换前极化通道3. 2GHz的带宽采样；本发明的数字相关器通过串口返回命令实时对FPGA配置，可以实现2位到12位的数字相关，实现精度可调。本发明的数字相关器通过一片FPGA完成所有自相关和互相关计算，体积小、易于控制、功耗低，整体功耗在30W以内。本发明的数字相关器可以根据系统总体机构不同，重新配置FPGA实现不同格式和速度的数据传输。本发明的数字相关器可以通过串口返回命令修改FPGA相关计算的积分时间。
图1为全极化微波辐射计系统框图；图2为本发明的数字相关器的结构框图；图3为本发明的FPGA内部数据控制流程图；图4为本发明的DCM 二分频结构框图；图5为本发明的数字相关计算原理框图；图6为本发明的相关结果输出顺序控制状态图。
具体实施例方式下面结合附图和具体实施例对本发明进行详细的说明。本设计克服了电子电路的缺点，提高了现有集成电路实现方法的精度和带宽，利用高集成电路和现有超高速ADC实现了 3. 2GHz带宽、12位数字相关的可配置易删改的数字相关器。本发明的目的是这样实现的本发明提供一种高达3. 2GHz带宽的数字相关器，包括超高速ADC、数字相关、数据格式转换和外部接口电路。所述的高速ADC从外部的接收机接收经过混频放大的模拟信号，并将模拟信号转为数字信号，随后进入数字相关电路，相关处理结果通过数据转换和外部接口电路传输到计算机，并按要求输出指定的数据顺序。其中超高速ADC采用美国国家半导体公司最新的可实现12位量化芯片。数字相关电路采用Xilinx公司最新V5系列芯片)(C5VSX完成，所述的数字相关电路可利用FPGA的反复可擦写功能重新配置，并可以实现数字相关位数和积分时间的修改。所述的超高速ADC是指采样率在3. 2GHz的ADC。本发明ADC输出可以设置成多路复用模式，可以降低输出到FPGA的数据流，使FPGA可以接收。在FPGA中又将进一步降速到可以进行相关运算。所述的ADC的功能是对全极化微波辐射计系统射频前端通过混频放大和正交变换后的信号进行采集，将模拟信号转换为数字信号后传输到FPGA。ADC通过欠采样的方式对极化通道进行采样。数字的降速和相关计算以及相关结果的传输都在一片FPGA芯片中完成，具有高集成度、易删改、体积小的特点。相关计算最终得到的是全极化辐射计中极化通道的自相关和互相关，即全部的 stokes参数。自相关处理指各个通道内的自相关，互相关处理是指两个通道之间的互相关， 包括互相关实部和互相关虚部。在FPGA中相关计算的累加时间可以通过串口返回命令，根据实际需要适时修改。 默认积分时间为10ms，改变FPGA程序中的一个时间参数就可以完成全部修改。通过串口施加FPGA命令可以根据实际需要选择不同位数的相关处理，节约不必要使用的资源。位数越多计算结果精度越高，但是功耗也越高。下面参照附图，对本发明做进一步的描述。图1为全极化微波辐射计系统结构框图。辐射信道采用两个接收机，天线输出信号经过正交模式变换器(OMT)分成垂直(V)极化和水平(H)极化两路信号，进入两个接收机通道，经高频放大、混频、中频放大以后，每路信号分别通过功分器分成两路信号，其中一路信号做90°移相。信号在相关器中实现垂直极化信号和水平极化信号的自相关和互相关处理。数字相关处理部分是辐射计信号处理的核心。根据奈奎斯特采样定律要求的采样频率必须大于等于两倍被采样信号带宽才能避免信息的损失，这就使得采样电路工作在很高的频率上，对电路的精度和速度提出了很高的要求。本文介绍了一种高频高可靠性的信号采样和相关处理系统，可以完成1. 6GHz带宽的无失真采样，即系统中V和H通道3. 2GHz带宽的相关处理。全极化辐射计同时使用多路相关技术，对水平和垂直极化信号进行相关处理，产生反演海面风场模型所需的参量。修正的Mokes矢量中的元素以亮温K作为单位，如下式所示
权利要求
1.一种用于全极化微波辐射计系统中可配置的数字相关器，该数字相关器包括超高速ADC、数字相关电路、数据格式转换和外部接口电路；其特征在于，所述的全极化微波辐射计系统射频前端通过混频放大和正交变换后的信号转化为差分信号输入至四个所述的超高速ADC输入端；其中，V通道的I路和Q路信号分别输入到第一超高速ADCl和第三超高速ADC3，H通道的I路信号和Q路信号分别输入到第二超高速 ADC2和第四超高速ADC4 ；所述的超高速ADC将输入的差分信号进行采样转换为数字信号， 把数字信号经多路复用后输入所述的数字相关电路；所述的数字相关电路包括参数选择模块和相关计算模块；所述的参数选择模块，通过计算机串口返回命令修改FPGA中的数字相关位数参数和积分时间参数实时对FPGA配置， 实现从2位到12位的数字相关及积分时间从5ms到50ms的选择；所述的相关计算模块，在所述的参数选择模块确定量化位数和计算累加时间后，对输入的数字信号进行降速和相关计算处理，将相关结果通过所述的数据格式转换和外部接口电路按要求的顺序输出到计算机上。
2.根据权利要求1所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，该数字相关器还包括同步采样时钟电路和复位电路；所述的同步采样时钟电路，用于确保到达每个所述的超高速ADC的采样时钟的相位一致；所述的复位电路用于控制高/低电平信号复位数字相关器中的四个超高速ADC以控制四个超高速ADC的同步工作。
3.根据权利要求2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的同步采样时钟电路包括锁相环和高速时钟分配器；所述的锁相环，用于产生 1. 6GHz差分时钟，所述的高速时钟分配器驱动输出四路同步采样时钟。
4.根据权利要求3所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的高速时钟分配器采用ADCLK946。
5.根据权利要求2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的复位电路采用MAX811执行复位。
6.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的差分信号通过变压器转换得到。
7.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的超高速ADC的采样率为3. 2GHz以上。
8.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的超高速ADC通过欠采样的方式进行采样。
9.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的多路复用方式采用1:4的多路复用方式。
10.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的FPGA芯片采用FPGA-Virtex5芯片。
11.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的相关计算模块中的降速方法采用首先对数据信号和差分时钟经缓存器转换为单端信号，然后对时钟做分频处理，最后在分频后的时钟控制下进行多路复用。
12.根据权利要求10或11所述的用于全极化微波辐射计系统中可配置的数字相关器， 其特征在于，所述的分频通过所述的FPGA-VirteX5芯片中的DCM时钟驱动模块完成二分频。
13.根据权利要求11所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的多路复用采用1:2的多路复用。
14.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的相关计算模块通过式O)、式(3)、式(4)和式( 分别计算得到V通道自相关、H通道自相关、互相关实部和互相关虚部；Ev 12 = V_DI X V_DI +V_DQ X V_DQ(2)Eh 12 = H_DI X H_DI +H_DQ X H_DQ(3)ReEvEh* = V_DI X H_DI +V_DQ X H_DQ (4) ImEvEh* = V_DQ X H_DI-V_DI X H_DQ (5)其中，V_DI表示V通道I路的信号，V_DQ表示V通道Q路的信号，H_DI表示H通道I 路的信号，H_DQ 表示 H 通道 Q 路的信号，Ev = V_DI+V_DQ*i，Eh = H_DI+H_DQ*i。
15.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的数据格式转换和外部接口电路中的数据格式转换通过FPGA编程实现。
16.根据权利要求1或2所述的用于全极化微波辐射计系统中可配置的数字相关器， 其特征在于，所述的串口返回命令通过RS485串口芯片或RS232串口芯片传输至FPGA芯片内。
17.根据权利要求16所述的用于全极化微波辐射计系统中可配置的数字相关器，其特征在于，所述的RS485串口芯片采用的驱动芯片是SP3491 ；所述的RS232串口芯片采用的驱动芯片是MAX3232。
全文摘要
本发明涉及一种用于全极化微波辐射计系统中可配置的数字相关器，全极化微波辐射计系统射频前端通过混频放大和正交变换后的信号转化为差分信号输入至四个超高速ADC输入端进行采样转换为数字信号，经多路复用后输入数字相关电路；数字相关电路包括参数选择模块和相关计算模块；参数选择模块通过计算机串口返回命令修改FPGA中的数字相关位数参数和积分时间参数实时对FPGA配置，实现从2位到12位的数字相关及积分时间从5ms到50ms的选择；相关计算模块在确定量化位数和积分时间后，对输入的数字信号进行降速和相关计算处理，将相关结果通过数据格式转换和外部接口电路按要求的顺序输出到计算机上。
文档编号G01S7/02GK102540146SQ20111002010
公开日2012年7月4日 申请日期2011年1月18日 优先权日2010年12月24日
发明者刘璟怡, 姜景山, 王振占, 陆浩 申请人:中国科学院空间科学与应用研究中心