专利名称：算法整合系统及其整合方法
技术领域：
本发明涉及一种算法整合系统及其整合方法，特别是指一种可提升计算效能和降低成本的算法整合系统及其整合方法。
背景技术：
由于集成电路的发展迅速，不但促进各种科技的进步，连带使得计算机及各类的消费性电子产品在日常生活中的重要性大大提高，人们不仅改变了生活习惯，企业及国家也由于相关科技的发展，大幅提高工作效率。其中，内存因为可暂时或永久储存数据及程序，使它在集成电路运用上成为一个不可或缺的角色。随着芯片制程越来越精密，频率越来越高，测试的困难度及复杂度日益增加，测试成本已是不可忽视的生产成本之一，同时在系统芯片中，大量且不同种类组成的内存，同样也增加了测试的成本。习知的内存检测流程为从自动测试设备(Automatic Test Equipment, ATE)逐一输入测试命令，并由此建构出一套完整的测试流程，但此方法将造成待测内存与外部自动测试设备之间的控制与沟通复杂度提升，且需耗费较长的测试时间。尔后习知技术为了改进逐一输入测试命令的缺点，在待测内存中置入内建自我测试电路(Build-in Self-Test, BIST)，透过测试电路内建的测试算法对待测内存进行读写动作，此方法虽然降低了与外部自动测试设备沟通的复杂度，但为了确保内存在产品中能正常稳定的工作，单单只靠测试电路内建的少数测试算法不足以达到所需的错误涵盖率 (Fault coverage)，而若将所有的测试算法全数内建于测试电路之中又将造成芯片面积成本大幅提升。故分析测试算法并将冗余的测试算法剔除是缩短测试时间以及节省芯片面积所需的必要步骤。此外，在系统芯片制造完成之后，仍会依不同的测试需求调整测试算法或是额外增加测试算法，来对产品进行更进一步的测试验证动作。此时就需要一套筛选分析机制来分析调整后的算法或是额外新增的算法是否仍可被内建于芯片中的测试电路所支持。此套筛选分析机制能有效且快速地过滤筛选出自我测试电路可支持的测试算法以达到减少产品验证时程并缩短产品上市时间的目标。
发明内容
鉴于上述先前技术的问题，本发明的目的就是在于提供一种算法整合系统及其整合方法，以减少内嵌式自我测试电路在芯片上的面积、提高测试错误涵盖率、及降低测试时间与成本。根据本发明的目的，提出一种算法整合系统，其包含一接收模块、一分析模块以及一处理模块。接收模块是接收至少一测试算法。分析模块是连接该接收模块，并分析该至少一测试算法，以撷取该至少一测试算法中的至少一基底单元。处理模块是连接该分析模块，且根据该至少一基底单元，筛选取出不重复的该至少一基底单元，并该处理模块根据该至少一不重复的基底单元，整合产生一测试模块。其中，该处理模块将该至少一基底单元做联集，以筛选取出不重复的该至少一基底单元。其中，该至少一基底单元为该至少一测试算法中的操作模式。其中，该测试模块为一内建自我测试电路。其中，该分析模块还分析另一测试算法，以撷取该另一测试算法中的至少一基底单元。其中，该处理模块将该另一测试算法中的至少一基底单元与该测试模块中的该至少一不重复的基底单元进行比对。其中，该处理模块根据该比对结果，判断该测试模块的测试范围是否包含该另一测试算法中的该至少一基底单元所包含的测试范围。根据本发明的目的，再提出一种算法整合方法，包含下列步骤接收至少一测试算法；分析该至少一测试算法，并撷取该至少一测试算法中的至少一基底单元；根据该至少一基底单元筛选取出不重复的该至少一基底单元；以及根据该至少一不重复的基底单元整合产生一测试模块。其中，该处理模块联集该至少一基底单元，以筛选取出不重复的该至少一基底单兀。其中，该至少一基底单元为该至少一测试算法中的操作模式。其中，该测试模块为一内建自我测试电路。其中，此方法还包含分析另一测试算法，以撷取该另一测试算法中的至少一基底单元。其中，此方法还包含比对该另一测试算法中的至少一基底单元与该测试模块中的该至少一不重复的基底单元。其中，此方法还包含根据该比对结果，判断该测试模块的测试范围是否包含该另一测试算法中的该至少一基底单元所包含的测试范围。承上所述，依本发明的算法整合系统及其整合方法，其可具有下述优点此算法整合系统及其整合方法可在考虑现实应用及测试限制下，得出最佳化的内嵌式自我测试电路设计，其可达到缩小芯片面积、降低测试时间、提高错误覆盖率、以及降低测试成本的需求。
图1为本发明的算法整合系统的实施例的方块图。图2为本发明的算法整合方法的测试算法到内建自我测试电路规格一实施例的流程图。图3为本发明的算法整合方法的测试算法筛选一实施例的流程图。图4为本发明的算法整合方法的流程图。主要组件符号说明1 算法整合系统11 接收模块
12:分析模块13 处理模块14 测试模块111 测试算法121 基底单元S21 S25、S31 S38、S41 S44 步骤
具体实施例方式以下将参照相关附图，说明依本发明的算法整合系统及其整合方法的实施例，为使便于理解，下述实施例中的相同组件是以相同符号标示来说明。请参阅图1，其为本发明的算法整合系统一实施例的方块图。如图1所示，本发明的算法整合系统1包含了一接收模块11、一分析模块12、一处理模块13以及一测试模块 14。接收模块11是接收至少一测试算法111。分析模块12是连接接收模块11，并分析该至少一测试算法111，以撷取该至少一测试算法111中的至少一基底单元121。其中，该至少一基底单元121可为该至少一测试算法111中的读取、写入或及其组合等等。处理模块 13是连接分析模块12，且根据至少一基底单元12，联集得出至少一不重复的基底单元121。 接着，处理模块13整合该至少一不重复的基底单元121，以产生一测试模块14。其中测试模块14可为一个内建自我测试电路(Build-in Self-Test, BIST) 0请参阅图2，其为本发明的算法整合方法的测试算法到内建自我测试电路规格一实施例的流程图。如图2所示，本实施流程包含下列步骤步骤S21，提供一个或多个测试算法。步骤S22，拆解测试算法。步骤S23，萃取基底项。步骤S24，整合基底项的联集，也就是最小测试元素的集合。步骤S25，产生内建自我测试电路规格。上述步骤S21至S25，可详细描述如下首先，本发明的算法整合系统可把使用者选择的测试算法转换成内建自我测试电路的规格，以测试算法MATS与MarchX为例，MATS 可表不为< (wa) > (ra，wb，rb) > (rb, wa, ra) < (ra, wb, rb) < (rb，wa，ra)，而 MarchX 可表示为> (wa) > (ra, wb) < (rb, wa) < (ra)。其中a与b可为8位数的2进位数值， 且a与b为相反值例如，a可为11001010，则b即为00110101。而r与w各分别代表读取 (read)与写入(write)。此外，测试算法除了读取、写入外，还包含无操作、抹除等操作模式；其仅为实施例而非限制于此，在此先行叙明。接着，将各测试算法纯化拆解，拆解后的MATS表示为(w)，(r，w, r)，(r，w, r)，(r， w, r)，(r，w, r)，而拆解后的MarchX则表示为(w)，(r，w)，(r，w)，(r)，MATS被拆解后的算法单元即可被萃取成为基底单元(w)及(r，w，r)，而MarchX被拆解的算法单元可被萃取成为基底单元(w)，(r，w)及(r)。将两算法萃取出的基底单元联集，可得出最小测试元素的集合(Minimum test element set) (r), (w), (r, w)及(r，w，r)。而此最小测试元素集将转换成为内建自我测试电路的规格，以在芯片上产生内建自我测试电路的设计，并下线制造实体的内建自我测试电路。其中，测试算法筛选为在内建自我测试电路规格已经确定或内建自我测试电路下线制造后，根据内建自我测试电路的规格，筛选出此内建自我测试电路可使用的测试算法。使用者可以将筛选合格的测试算法，加进他们的测试向量档案(Test Bench)中，进行电路的测试。此外，即使某个测试算法并没有在使用者订定内建自我测试电路规格时被选入，但只要符合条件通过筛选，此内建自我测试电路依然可以使用此测试算法。请参阅图3，其为本发明的算法整合方法的测试算法筛选一实施例的流程图。如图 3所示，本实施流程包含下列步骤步骤S31，提供内建自我测试电路规格。步骤S32，提供最小测试元素的集合。步骤S33，提供一个或多个测试算法。步骤S34，拆解测试算法。步骤S35，萃取基底项。步骤S36，判断最小测试元素的集合是否能表示。若为是，步骤S37，可利用此内建自我测试电路做此测试算法方面的测试。若为否，步骤S38，不可利用此内建自我测试电路做此测试算法方面的测试。上述步骤S31至S38，可详细叙述如下首先，使用前一实施例的最小测试元素集 (r)，(w), (r, w)及(r，w, r)，以此最小测试元素集测试新加入的二测试算法March C-及 March LR0 March C-可表不为〉(wa) > (ra, wb) > (rb, wa) < (ra, wb) < (rb, wa) < (ra)，而 March LR 可表不为〉(wa) < (ra, wb) > (rb, wa, ra, wb) > (rb, wa) > (ra, wb,rb,wa) > (ra)，接着，将此二测试算法纯化拆解，拆解后的March C-可表示为(w)，(r， w), (r, w), (r, w), (r, w), (r),拆解后的 March LR 可表示为(w), (r, w), (r, w, r, w), (r, w)，(r，w, r, w)，(r)，March C-被拆解后的算法单元即可被萃取成为基底单元(w)，(r，w) 及(r)，而March LR被拆解的算法单元可被萃取成为基底单元(w)，(r, w)，(r, w, r, w)及ω。其中，前面的实施例两算法MATS与MarchX萃取出的基底单元联集后，得出的最小测试元素之集合为(r), (w)，(r,w)及(r，w，r)，此最小测试元素的集合可组合出March C-，但无法组合成MarchLR。由此可知，此BIST可以用March C-测试，而不能用March LR 测试，并且使用者可以将March C-加进测试向量档案(Test Bench)中，March LR则不能被加进iTest Bench中。值得一提的是，在本发明所属领域中具有通常知识者应当明了，于前面所叙述的测试算法到内建自我测试电路规格以及测试算法筛选的实施例仅为举例而非限制；另外， 熟悉此种技术的人员当可任意结合上述成一整合式分析系统，其端看设计上的方便而定， 在此先行叙明。尽管前述在说明本发明的算法整合系统及其整合方法的过程中，已说明本发明的算法整合方法的概念，但为求清楚起见，以下仍另绘示流程图做重点叙述说明。请参阅图4，其是为本发明的算法整合方法的流程图。如图4所示，本发明的算法整合方法，其适用于一算法整合系统，该算法整合系统包含一接收模块、一分析模块以及一处理模块。算法整合系统的算法整合方法包含下列步骤(S41)接收至少一测试算法；(S42)分析至少一测试算法，并撷取至少一测试算法中包含的至少一基底单元；(S43)根据该至少一基底单元筛选取出不重复的该至少一基底单元；以及(S44)根据该至少一不重复的基底单元整合产生一测试模块。本发明的算法整合系统的算法整合方法的详细说明以及实施方式已于前面描述过，在此为了简略说明便不再叙述。综上所述，本发明所提出的算法整合系统及其整合方法可在考虑现实应用及测试限制下，得出最佳化的内嵌式自我测试电路设计，其可达到缩小测试芯片面积，且对于不同大小内存芯片皆可降低测试时间。如此，将可进一步提高错误覆盖率及良率，并节省外部传统机台测试及修复费用，进而降低测试成本。 以上所述仅为举例性的，而非为限制性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于本发明的权利要求中。
权利要求
1.一种算法整合系统，其特征在于，其包含 一接收模块，是接收至少一测试算法；一分析模块，是连接该接收模块，并分析该至少一测试算法，以撷取该至少一测试算法中的至少一基底单元；以及一处理模块，是连接该分析模块，且根据该至少一基底单元，筛选取出不重复的该至少一基底单元，并该处理模块根据该至少一不重复的基底单元，整合产生一测试模块。
2.如权利要求1所述的算法整合系统，其特征在于，该处理模块将该至少一基底单元做联集，以筛选取出不重复的该至少一基底单元。
3.如权利要求1所述的算法整合系统，其特征在于，该至少一基底单元为该至少一测试算法中的操作模式。
4.如权利要求1所述的算法整合系统，其特征在于，该测试模块为一内建自我测试电路。
5.如权利要求1所述的算法整合系统，其特征在于，该分析模块还分析另一测试算法， 以撷取该另一测试算法中的至少一基底单元。
6.如权利要求5所述的算法整合系统，其特征在于，该处理模块将该另一测试算法中的该至少一基底单元与该测试模块中的该至少一不重复的基底单元进行比对。
7.如权利要求6所述的算法整合系统，其特征在于，该处理模块根据该比对结果，判断该测试模块的测试范围是否包含该另一测试算法中的该至少一基底单元所包含的测试范围。
8.一种算法整合方法，其特征在于，该方法包含下列步骤 接收至少一测试算法；分析该至少一测试算法，并撷取该至少一测试算法中之至少一基底单元； 根据该至少一基底单元筛选取出不重复的该至少一基底单元；以及根据该至少一不重复的基底单元整合产生一测试模块。
9.如权利要求8所述的算法整合方法，其特征在于，还包含下列步骤 联集该至少一基底单元，以筛选取出不重复的该至少一基底单元。
10.如权利要求8所述的算法整合方法，其特征在于，该至少一基底单元为该至少一测试算法中的操作模式。
11.如权利要求8所述的算法整合方法，其特征在于，该测试模块为一内建自我测试电路。
12.如权利要求8所述的算法整合方法，其特征在于，还包含下列步骤 分析另一测试算法，以撷取该另一测试算法中的至少一基底单元。
13.如权利要求12所述的算法整合方法，其特征在于，还包含下列步骤比对该另一测试算法中的至少一基底单元与该测试模块中的该至少一不重复的基底单元。
14.如权利要求13所述的算法整合方法，其特征在于，还包含下列步骤根据该比对结果，判断该测试模块的测试范围是否包含该另一测试算法中的该至少一基底单元所包含的测试范围。
全文摘要
本发明揭露一种算法整合系统及其整合方法，其中算法整合系统包含一接收模块、一分析模块及一处理模块。接收模块是接收至少一测试算法。分析模块是连接接收模块，并分析该至少一测试算法，以撷取该至少一测试算法中的至少一基底单元。处理模块是连接分析模块，且根据该至少一基底单元，筛选取出不重复的该至少一基底单元，并该处理模块根据该至少一不重复的基底单元，整合产生一测试模块。
文档编号G01R31/317GK102445653SQ201110044838
公开日2012年5月9日 申请日期2011年2月23日 优先权日2010年10月11日
发明者邓力铭, 邢育肇, 陈俊嘉 申请人:厚翼科技股份有限公司