专利名称：一种用于大规模fpga设计中的调试方法
技术领域：
本发明涉及FPGA设计领域，尤其涉及一种FPGA设计中的调试方法。
背景技术：
近年来，随着FPGA设计的规模越来越大，FPGA芯片的规模也越来越大，在FPGA原型上的调试中对项目进度的影响已显得至关重要。 例如，在一个无线局域网FPGA设计中，调试占据很大的比例，所以加速FPGA原型上的调试能有效提高项目进度。现在，关于FPGA原型上的调试，市面上也有一些比较常用的调试工具和方法，比如，直接修改代码将需要的信号assign到外部测试管脚，嵌入式的逻辑分析仪，FPGAEditor将内部信号引到外部测试管脚，安捷伦推出的动态探头等。有些方法需要重新进行FPGA布局布线，会造成时间成本的巨大浪费。有些方法需要用FPGA内部的BRAM资源，数据采集存储深度有限，大规模FPGA设计的调试中有时候需要观测的信号时间较长，此类方法也有它的局限性。还有一些方法可以实现在一个管脚对多个内部待测信号的测试，但是需要提前设置好分组，不能实现一个管脚对任意一个内部待测信号的选择，另外需要各自厂家的软件配合，测试成本较贵。此发明可以实现在不重新进行FPGA布局布线，主机通过UART接口操作控制逻辑实现一个外部测试管脚对多个内部待测信号进行测试，而不需要预先设置好分组。
发明内容
本发明提供一种适用于大规模FPGA设计中的调试方法，主要目的是提高在FPGA原型上的调试效率，降低测试成本，并能实现一个外部测试管脚对任意一个内部待测信号的选择。主要原理是主机通过UART接口操作FPGA内部的控制逻辑实现内部待测信号与外部测试管脚的连接。首先，提前设置好内部待测信号，假设有2N个待观测信号，提前把这2N个信号设为内部待测信号并连接到FPGA内部的控制逻辑，N为大于等于I的整数；FPGA内部的控制逻辑的输入为2N个内部待测信号，FPGA的输出接到FPGA的外部测试管脚，假设外部测试管脚一共为X个，FPGA的控制逻辑通过UART进行寄存器配置，每个寄存器位宽为N，可配置的X个寄存器控制X个外部测试管脚连接到哪个内部待测信号，最终，外部测试管脚连接到内部待测信号。该方法的优点不需要重新进行FPGA布局布线，降低时间成本。可以实现一个外部测试管脚对任意一个内部待测信号的选择，不需要预先设置好分组。
附图I是用于大规模FPGA设计中的调试方法的硬件连接图。附图2是本调试方法FPGA内部控制逻辑原理图。
具体实施例方式以下结合附图，具体说明本发明。本发明提供一种适用于大规模FPGA设计中的调试方法，主要目的是提高在FPGA原型上的调试效率，降低测试成本，并能实现一个外部测试管脚对任意一个内部待测信号的选择。主要原理是通过主机UART接口操作FPGA内部的控制逻辑实现内部待测信号与外部测试管脚的连接。首先，需要提前设置好内部待测信号，假设有2Nf想观测的信号，那么需要在设计时提前把这2N个信号设为内部待测信号连接到FPGA内部的控制逻辑。 控制逻辑输入为2Nf内部待测信号，输出接到外部测试管脚，假设输出接到外部测试管脚一共为X个，控制逻辑近似相当于I个可通过UART进行寄存器配置的MUX选择器，一共有可配置的寄存器X个，每个寄存器位宽为N。由附图I及附图2可以看出，可配置的X个寄存器(sel_0 sel_X-l)通过主机UART配置，控制X个外部测试管脚(out [O] out[X-l])连接到哪个内部待测信号(test
test [2N-1]),具体FPGA内部实现相当于一个大的MUX选择器，当sel_n设为一固定值后，外部测试管脚out [η]连接到内部待测信号test[sel_n],例如当sel_0设为固定值5,那么即out
连接到test[5]。由此可知，此方法外部测试管脚(out
out[X-l])可以连接到内部待测信号的任何一个。
权利要求
1.一种用于大规模FPGA设计中的调试方法，其特征在于，主机通过UART接口操作控制逻辑实现在内部待测信号与外部测试管脚的连接，步骤如下 设置好内部待测信号，假设有2N个待观测信号，提前把这2N个信号设为内部待测信号并连接到FPGA内部的控制逻辑，N为大于等于I的整数；FPGA内部的控制逻辑的输入为2N个内部待测信号，FPGA的输出接到FPGA的外部测试管脚，假设外部测试管脚一共为X个，FPGA的控制逻辑通过UART进行寄存器配置，可配置的X个寄存器控制X个外部测试管脚连接到哪个内部待测信号，最终，外部测试管脚连接到内部待测信号。
全文摘要
本发明提供一种用于大规模FPGA设计的调试方法，主要目的是提供一种比较通用的调试的方法，从而节省FPGA原型调试的时间，提高FPGA原型调试时的效率。主要原理是设计出一个冗余的控制逻辑，主机端通过UART接口操作配置控制逻辑的相应寄存器，实现外部测试管脚选择连接到某个FPGA芯片内部待测信号。该方法结构简单，易于实现，通过一个外部测试管脚可以对FPGA芯片多个内部待测信号进行测试，可以在测试中自由选择某些FPGA芯片内部待测信号，而不需要提前设置信号分组。
文档编号G01R31/3177GK102955127SQ20111025498
公开日2013年3月6日 申请日期2011年8月31日 优先权日2011年8月31日
发明者龚永鑫 申请人:北京中电华大电子设计有限责任公司