专利名称：一种正弦波峰值检测电路的制作方法
技术领域：
本发明涉及电路领域，更具体的说，是涉及一种正弦波峰值检测电路。
背景技术：
随着社会的不断进步，汽车作为一种交通工具，已经成为日常生活中不可或缺的一部分。在汽车电子领域中，通常采用正弦波作为驱动信号来驱动传感器线圈，即电子点火过程。而电子点火对所采用的正弦波的峰值是有严格要求的，通常，采用如图I的一种现有正弦波峰值检测电路对正弦波的峰值进行检测。当输入正弦波的峰值大于高阈值或小于低阈值的时候，芯片关断。当输入正弦波的峰值在正常的范围的时候，滤波输出信号V2 比VL高，比VH低，比较器COMll输出高电位，比较器C0M22输出高电位，经过与非门Il输出为稳压电容C放电，经过若干个周期以后稳压电容C上的电位为低，使芯片正常工作。上述现有技术中，稳压电容C和滤波器A2内部的电容值很大，进而不易在芯片内部集成，需要放在芯片外部，占用PCB板面积大，增加了制造成本。
发明内容
有鉴于此，本发明提供了一种正弦波峰值检测电路，有效的解决了现有技术中电容较大不易集成在芯片内部，进而增加制造成本的问题。为实现上述目的，本发明提供如下技术方案一种正弦波峰值检测电路，包括正弦波峰值比较电路和逻辑控制电路，所述正弦波峰值比较电路，用于接收正弦输入信号Vsin，并将其与第一基准信号 VL、第二基准信号VH进行比较，输出电压信号Vl和V2 ；所述逻辑控制电路，用于根据正弦输入信号Vsin和第三基准信号Vref对所述正弦波峰值比较电路的输出电压信号VI、V2进行逻辑控制，输出对芯片进行关断控制的电压信号PRO。优选的，所述正弦波峰值比较电路包括比较器COM2、COM3、NMOS管Ml、PMOS管 M2、电流源IBl、IB2以及电容Cl、C2 ;所述比较器COM2的输出端与所述NMOS管Ml的栅极相连，所述NMOS管Ml的漏极分别与所述电流源IBl以及所述电容Cl的第一端相连，所述NMOS管Ml的源极与所述电容 Cl的第二端相连并且接地；所述比较器COM3的输出端与所述PMOS管M2的栅极相连，所述PMOS管M2的漏极分别与所述电流源IB2以及所述电容C2的第一端相连，所述PMOS管M2的源极与所述电容 C2的第二端相连并且接电源。优选的，所述逻辑控制电路包括比较器C0M1、COM4、C0M5、逻辑器件Il-Ill以及 Delay电路；所述比较器COM4的反相输入端与所述电容Cl的第一端相连，所述比较器C0M5的反相输入端与所述电容C2的第一端相连，所述比较器COM4的输出端与或非门Il的一个输入端相连，所述比较器C0M5的输出端与或非门Il的另一个输入端相连，或非门Il的输出端分别和与非门13的一个输入端、与非门15的一个输入端、与非门17的一个输入端以及与非门18的一个输入端相连，与非门18的另一个输入端与与非门17的输出端相连,与非门18的输出端与反相器19的输入端相连,反相器19的输出端分别与反相器IlO的输入端以及与非门Ill的一个输入端相连,反相器IlO的输出端作为所述Delay电路的复位信号端，与非门Ill的输出端作为所述Delay电路的时钟信号端,与非门Ill的另一个输入端与所述比较器COMl的输出端相连，所述Delay电路的DL端与反相器12的输入端相连，反相器12的输出端和与非门13的另一输入端相连,与非门13的输出端通过反相器14和与非门15的另一输入端相连，与非门15的输出端和与非门16的一个输入端相连,与非门16的另一个输入端和与非门17的输出端相连，与非门17的另一个输入端和与非门16的输出端相连，并作为输出PRO端；所述比较器COMl的同相输入端分别与所述比较器COM2的反相输入端以及所述比较器COM3的同相输入端相连，并作为正弦波信号Vsin的输入端。优选的，所述Delay电路包括至少一个D触发器，各个所述D触发器相连。经由上述的技术方案可知，与现有技术相比，本发明提供了一种正弦波峰值检测电路，包括正弦波峰值比较电路和逻辑控制电路，所述正弦波峰值比较电路包括比较器COM2、COM3、NMOS 管MUPMOS管M2、电流源IB1、IB2以及电容Cl、C2 ;所述逻辑控制电路包括比较器COMl、 COM4、C0M5、逻辑器件Il-Ill以及Delay电路。设定输入Vsin为中心值是Vref的正弦波信号，当Vsin的下峰值比VH高时，比较器COM3输出为高电平，PMOS管M2关断，IB2给电容 C2充电，输出电压V2为低电平，经过逻辑控制电路使输出PRO为低，关断芯片；当Vsin的下峰值比VL低时，比较器COM2输出为高电平，NMOS管Ml导通，由于IBl电流很小，所以输出Vl被拉为低电平，而且在一个周期内NMOS管Ml的放电要远大于IBl的充电，所以会保持Vl的电平低于Vref，经过逻辑控制电路使输出PRO为低，关断芯片；当Vsin的下峰值比 VL高、比VH低时，比较器COM3输出为低电平，PMOS管M2导通，由于IB2电流很小，所以输出V2被拉为高电平。而且在一个周期内PMOS管M2的放电要远大于IB2的充电，所以会保持V2的电平高于Vref，比较器COM2输出为低电平，NMOS管Ml关断，IBl给电容Cl充电， 输出电压Vl为高电平，由于Vl和V2都大于Vref，通过逻辑控制电路的控制，经过一个延时 TD输出PRO才会由低电平变为高电平，芯片正常工作。本发明在实现了正弦波峰值检测的基础上，易于集成在芯片内部，减小了 PCB板的面积，从而降低了制造成本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图I为现有技术的一种正弦波峰值检测电路的电路图；图2为本发明提供的一种正弦波峰值检测电路的结构框图；图3为本发明提供的一种正弦波峰值检测电路的电路图4为本发明提供的一种正弦波峰值检测电路的Delay电路的电路图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参阅附图1，为现有技术中的一种正弦波峰值检测的电路图。其中，包括整流电路Al、低通滤波器A2、比较器C0M11、比较器C0M22、与非门Il以及稳压电容C。所述整流电路Al把中心值是2. 5V的正弦波信号Wl进行整流，整流输出信号Vl波形为W2 ；V1再经过低通滤波器A2进行滤波输出V2，V2的值和整流输出信号Vl的峰值成正比；比较器COMlI、 C0M22、与非门Il和稳压电容C组成逻辑控制电路。当输入正弦波的峰值大于高阈值的时候，输出信号V2比VH高，比较器COMlI输出低电位，经过与非门Il输出为稳压电容C充电， 经过若干个周期以后稳压电容C上的电位为高，使芯片关断。同样的，当输入正弦波的峰值小于低阈值的时候，滤波输出信号V2比VL低，比较器C0M22输出低电位，经过与非门Il输出为稳压电容C充电，经过若干个周期以后稳压电容C上的电位为高，使芯片关断。当输入正弦波的峰值在正常的范围的时候，滤波输出信号V2比VL高，比VH低，比较器COMll输出高电位，比较器C0M22输出高电位，经过与非门11输出为稳压电容C放电，经过若干个周期以后稳压电容C上的电位为低,使芯片正常工作。上述现有技术中存在两个明显缺陷，首先是片内的低通滤波电路不易集成，因为输入信号频率很低，这样就要求低通滤波器电路的电容值很大，所以一般放在片外，这样就增加了成本。其次是输出的稳压电容比较大，因为要检测若干个周期内正弦波的峰值稳定才输出正常，所以也需要放在片外。综上，现有技术的正弦波峰值检测电路由于稳压电容C和滤波器A2内部的电容值很大，进而不易在芯片内部集成，需要放在芯片外部，增加了制造成本。为解决现有技术中电容值过大导致芯片不易集成的问题，本发明提供了一种正弦波峰值检测电路，如图2所示，包括正弦波峰值比较电路101和逻辑控制电路102。其中，正弦波峰值比较电路，用于接收正弦输入信号Vsin，并将其与第一基准信号VL、第二基准信号VH进行比较，输出电压信号Vl和V2 ;逻辑控制电路，用于根据正弦输入信号Vsin和第三基准信号Vref对所述正弦波峰值比较电路的输出电压信号V1、V2进行逻辑控制，输出对芯片进行关断控制的电压信号PR0，从而实现了正弦波峰值检测的基础上，易于集成在芯片内部，减小了 PCB板的面积，降低了制造成本。图3示出了图2中的正弦波峰值检测电路的一种具体电路实现方案，如图3所示， 在该方案中，正弦波峰值比较电路101包括比较器COM2、COM3、NMOS管Ml、PMOS管M2、电流源IBU IB2以及电容C1、C2。其中，比较器COM2的输出端与NMOS管Ml的栅极相连，NMOS管Ml的漏极分别与电流源IBl以及电容Cl的第一端相连，NMOS管Ml的源极与电容Cl的第二端相连并且接地， 比较器COM3的输出端与PMOS管M2的栅极相连，PMOS管M2的漏极分别与电流源IB2以及电容C2的第一端相连，PMOS管M2的源极与电容C2的第二端相连并且接电源。
逻辑控制电路102包括比较器C0M1、COM4、C0M5、逻辑器件11-111以及Delay电路。其中，比较器COM4的反相输入端与电容Cl的第一端相连，比较器C0M5的反相输入端与电容C2的第一端相连，比较器COM4的输出端与或非门Il的一个输入端相连，比较器C0M5的输出端与或非门Il的另一个输入端相连，或非门Il的输出端分别和与非门13 的一个输入端、与非门15的一个输入端、与非门17的一个输入端以及与非门18的一个输入端相连，与非门18的另一个输入端与与非门17的输出端相连，与非门18的输出端与反相器19的输入端相连，反相器19的输出端分别与反相器IlO的输入端以及与非门Ill的一个输入端相连，反相器IlO的输出端作为Delay电路的复位信号端,与非门Ill的输出端作为Delay电路的时钟信号端，与非门Ill的另一个输入端与所述比较器COMl的输出端相连，所述Delay电路的DL端与反相器12的输入端相连，反相器12的输出端和与非门13的另一输入端相连，与非门13的输出端通过反相器14和与非门15的另一输入端相连,与非门15的输出端和与非门16的一个输入端相连,与非门16的另一个输入端和与非门17的输出端相连，与非门17的另一个输入端和与非门16的输出端相连，并作为输出PRO端。比较器COMl的同相输入端分别与比较器COM2的反相输入端以及比较器COM3的同相输入端相连，并作为正弦波信号Vsin的输入端。本发明提供的一种正弦波峰值检测电路的工作原理如下输入正弦波Vsin为中心值是基准电压Vref的正弦波信号，当Vsin的下峰值比VH 高的时候，比较器COM3输出为高电平，PMOS管M2关断，IB2给电容C2充电，输出电压V2为低电平，低于基准电压Vref，经过比较器C0M5输出为高电平，经过或非门Il输出为低，经过18输出为高，再经过19、110、111，输出Reset信号和elk信号为高，这样Delay电路不工作，输出信号DL恒为高电位，又由于Il输出为低，所以经过13、14、15输出高，由于17的输出为高，所以通过16输出PRO为低，关断芯片。当Vsin的下峰值比VL低的时候，比较器COM2输出为高电平，NMOS管Ml导通，由于IBl电流很小,所以输出Vl被拉为低电平,而且在一个周期内NMOS管Ml的放电要远大于 IBl的充电，所以会保持Vl的电平低于基准电压Vref，经过比较器C0M5输出为高电平，经过或非门Il输出为低，经过18输出为高，在经过19、110、111，输出Reset信号和elk信号为高，这样Delay电路不工作，输出信号DL恒为高电位，又由于Il输出为低，所以经过13、 14、15输出高，由于17的输出为高，所以通过16输出PRO为低，关断芯片。当Vsin的下峰值比VL高、比VH低的时候，比较器COM3输出为低电平，PMOS管M2 导通，由于IB2电流很小，所以输出V2被拉为高电平。而且在一个周期内PMOS管M2的放电要远大于IB2的充电，所以会保持V2的电平高于Vref，比较器COM2输出为低电平，NMOS 管Ml关断，IBl给电容Cl充电，输出电压Vl为高电平，由于Vl和V2都高于Vref，所以经过比较器C0M4、C0M5输出都为低，在经过Il输出为高，由于17输出为高，所以经过18、19、 110、Ill输出Reset为低，elk输出正常clkl，Delay电路正常工作，其中clkl为正弦波信号和Vref经过比较器产生的占空比为50 %的方波信号，在若干个周期TD之前DL信号保持为高，由于Il输出为高，所以经过I2、I3、I4、I5输出为高，16的输出PRO保持为低，芯片继续关断；在若干个周期TD之后DL信号由高变为低，由于Il输出为高，所以经过12、13、14、 15输出为低，16的输出PRO变为高，芯片正常工作，其中时间TD是有Delay电路和时钟信
6号clkl共同决定。本发明在实现了正弦波峰值检测的基础上，易于集成在芯片内部，减小了 PCB板的面积，从而降低了制造成本。其次，在正弦波的峰值高于最高值或低于最低值的时候，芯片会立即做出反应，关断芯片，而且在正弦波恢复正常的时候需要经过一定的时间稳定后才使芯片正常工作，保证芯片可以更加安全地工作。参见附图4，图4为本发明提供的一种正弦波峰值检测电路的Delay电路的电路图，其中，所述Delay电路包括至少一个D触发器，各个所述D触发器相连。需要说明的是， D触发器的个数并不限定，可以由正弦波的频率大小决定。例如在本发明的实施例中，D触发器的个数最优为7个。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的装置而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。对所提供的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所提供的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种正弦波峰值检测电路，其特征在于，包括正弦波峰值比较电路和逻辑控制电路，所述正弦波峰值比较电路，用于接收正弦输入信号Vsin，并将其与第一基准信号VL、第二基准信号VH进行比较，输出电压信号Vl和V2 ；所述逻辑控制电路，用于根据正弦输入信号Vsin和第三基准信号Vref对所述正弦波峰值比较电路的输出电压信号VI、V2进行逻辑控制，输出对芯片进行关断控制的电压信号 PRO。
2.根据权利要求I所述的正弦波峰值检测电路，其特征在于，所述正弦波峰值比较电路包括比较器COM2、COM3、NMOS管Ml、PMOS管M2、电流源IB1、IB2以及电容Cl、C2 ；所述比较器COM2的输出端与所述NMOS管Ml的栅极相连，所述NMOS管Ml的漏极分别与所述电流源IBl以及所述电容Cl的第一端相连，所述NMOS管Ml的源极与所述电容Cl 的第二端相连并且接地；所述比较器COM3的输出端与所述PMOS管M2的栅极相连，所述PMOS管M2的漏极分别与所述电流源IB2以及所述电容C2的第一端相连，所述PMOS管M2的源极与所述电容C2 的第二端相连并且接电源。
3.根据权利要求I所述的正弦波峰值检测电路，其特征在于，所述逻辑控制电路包括: 比较器C0M1、C0M4、C0M5、逻辑器件Il-Ill以及Delay电路；所述比较器COM4的反相输入端与所述电容Cl的第一端相连，所述比较器C0M5的反相输入端与所述电容C2的第一端相连，所述比较器COM4的输出端与或非门Il的一个输入端相连，所述比较器C0M5的输出端与或非门Il的另一个输入端相连，或非门Il的输出端分别和与非门13的一个输入端、与非门15的一个输入端、与非门17的一个输入端以及与非门18的一个输入端相连，与非门18的另一个输入端和与非门17的输出端相连，与非门18 的输出端与反相器19的输入端相连，反相器19的输出端分别与反相器IlO的输入端以及与非门Ill的一个输入端相连，反相器IlO的输出端作为所述Delay电路的复位信号端,与非门Ill的输出端作为所述Delay电路的时钟信号端，与非门Ill的另一个输入端与所述比较器COMl的输出端相连，所述Delay电路的DL端与反相器12的输入端相连，反相器12 的输出端和与非门13的另一输入端相连，与非门13的输出端通过反相器14和与非门15的另一输入端相连，与非门15的输出端和与非门16的一个输入端相连,与非门16的另一个输入端和与非门17的输出端相连,与非门17的另一个输入端和与非门16的输出端相连， 并作为输出PRO端；所述比较器COMl的同相输入端分别与所述比较器COM2的反相输入端以及所述比较器 COM3的同相输入端相连,并作为正弦波信号Vsin的输入端。
4.根据权利要求3所述的正弦波峰值检测电路，其特征在于，所述Delay电路包括至少一个D触发器，各个所述D触发器相连。
全文摘要
本发明提供了一种正弦波峰值检测电路，包括正弦波峰值比较电路和逻辑控制电路，所述正弦波峰值比较电路包括比较器COM2、COM3、NMOS管M1、PMOS管M2、电流源IB1、IB2以及电容C1、C2；所述逻辑控制电路包括比较器COM1、COM4、COM5、逻辑器件I1-I11以及De1ay电路。本发明在实现了正弦波峰值检测的基础上，易于集成在芯片内部，减小了PCB板的面积，从而降低了制造成本。
文档编号G01R19/04GK102590596SQ20121006210
公开日2012年7月18日 申请日期2012年3月9日 优先权日2012年3月9日
发明者王帅旗, 王强, 贾晓伟 申请人:北京经纬恒润科技有限公司