具有改进的前端电路的示波器的制造方法
【专利摘要】本发明涉及具有改进的前端电路的示波器，该示波器包括前端电路和控制处理模块，所述前端电路包括输入级缓冲和加法电路、增益可选放大模块、A/D转换电路和D/A转换电路，所述的输入级缓冲和加法电路依次经过增益可选放大模块和A/D转换电路至控制处理模块，该控制处理模块的增益选择输出端与所述增益可选放大模块的一输入端相连，所述控制处理模块的另一输出端经过所述D/A转换模块提供前端电路偏置信号，该偏置信号输出给输入级缓冲和加法电路。本发明这种示波器提高了ADC输入的最小分辨率，减小对模拟前端增益的需求，同时采用几个增益的放大器的切换，和数字增益相结合，不仅节约了成本，而且提高了输入ADC信号的信噪比。
【专利说明】具有改进的前端电路的示波器
【技术领域】
[0001]本发明涉及电变量测试领域，特别是涉及具有改进的前端电路的示波器。
【背景技术】
[0002]示波器或其它测量仪器的输入模拟前端电路决定了其噪声、带宽、动态范围等关键指标。示波器的模拟前端电路一般完成信号输入衰减、缓冲、放大、偏置、带宽限制等功能，然后送给ADC进行模数转换，转换后的数据经过处理后进行显示。
[0003]垂直灵敏度是示波器的一个重要参数。垂直灵敏度指示垂直放大器对弱信号的放大程度，通常用每刻度多少毫伏表示。数字示波器能检测出的最小伏特数的典型值约ImV每垂直显示屏刻度。
[0004]在示波器中一般在面板上有一个调节垂直灵敏度的旋钮，用于调节电压波形在示波器面板的显示窗中的幅度，用户可以从显示窗中读出信号波形的幅度和当前垂直灵敏度刻度。
[0005]为了可以让人们更加精确的调节垂直灵敏度，现在许多的示波器，调节垂直灵敏度的档位有粗调和细调之分。粗调档位的垂直灵敏度以1-2-5为步进，调节垂直灵敏度。比如，IOOmV/div、200mV/div、500mV/div、ImV/div、2mV/div、5mV/div 等。而细调档位的步进则小得多，比如在lOOmV/div的档位上细调，则步进为lmV/div。具有细调垂直档位的数字示波器是目前市场上绝大多数示波器的必备功能。
[0006]现有技术如中国专利CN200920109871.1提供了一种数字示波器模拟前端，具有垂直灵敏度调节功能，如图1所示。现有技术这种示波器包括垂直灵敏度粗调模块1、输入缓冲模块、垂直灵敏度粗调模块2、垂直灵敏度细调模块I或者垂直灵敏度细调模块2、ADC、控制处理模块、输入模块、显示模块、存储模块。
[0007]被测信号由信号的输入端输入到垂直灵敏度粗调模块，选择不同的衰减系数，实现第一级的垂直灵敏度粗调。粗调模块I的输出连接到输入缓冲模块，缓冲模块的输出连接到垂直灵敏度粗调模块2，可以设置不同的放大倍数，实现进一步的灵敏度粗调。垂直灵敏度粗调模块2输出进行A/D转换模块。如果选用垂直灵敏度细调模块1，则信号在A/D转换模块内部的细调模块I中实现增益微调，保证垂直灵敏度的准确。细调模块I输出送到ADC采样部分，进行模数转换，转换后的数据送到控制处理单元，进行波形的处理、显示和存储。如果选用垂直灵敏度细调模块2，则信号直接进入A/D转换模块进行模数转换，采样数据进入垂直灵敏度细调模块2，数字量乘以一个小倍率值，实现垂直灵敏的的准确性，之后数据送到控制处理单元，进行波形的处理、显示和存储。
[0008]控制处理模块通过输入模块接收用户设置的垂直灵敏度档位信息，通过计算，计算出需要选择的衰减系数，粗调的放大倍数和细调倍数，保证总的增益和设置的灵敏度完全一致。然后控制粗调模块I的选择合适的衰减，通过总线控制粗调模块2的增益，通过总线控制细调模块I或者细调模块2。
[0009]上述垂直灵敏度粗调模块I为一个输入衰减切换模块，一般为阻容构成的无源衰减电路。垂直灵敏度粗调模块2为一个数字控制的可变增益模块，一般为可控可变增益放大器构成，具有连续几十档增益可调的放大器。垂直灵敏度细调模块I为A/D转换模块内部的输入模拟增益调节电路，由ADC芯片提供的寄存器控制，一般为ADC输入级Full-scale寄存器调节。现有技术中的ADC为了实现尽可能高的采样率，一般采用8位ADC。垂直灵敏度细调模块2为可编程器件实现的数字乘法模块，一般由FPGA内部乘法器实现。其中细调模块I和细调模块2两者可选其一。
[0010]这样示波器所有垂直灵敏度档位由粗调模块I和粗调模块2分成了若干个垂直灵敏度区间。每个区间内的需要的垂直灵敏度，由细调模块I或细调模块2进行增益补偿。实现示波器每个垂直灵敏度档位。
[0011]现有技术存在以下缺点
[0012]1、成本高
[0013]现有技术中，数字控制可变增益模块是实现的关键模块，一般由数字控制可变增益放大器构成，能够实现至少几十级步进的增益变化，一般成本较高。
[0014]2、噪声大
[0015]现有技术中，在示波器最小垂直灵敏度时，如2mV/div时，需要数字控制可变增益模块设置到非常大的增益，才能将2mV/div时的小信号放大到ADC的输入满量程范围内，此时可变增益模块本身的噪声也被放大了该增益倍数，导致输入ADC信号的信噪比变差，最终体现为示波器在小垂直档位时噪声大。
[0016]3、动态范围小
[0017]当垂直档位很小时，可变增益模块设置的增益较大，由于增益模块输出电压范围是一定的，由芯片本身决定，所以当增益大时，可输入的信号的幅度就很小，否则可变增益模块输出就饱和了，放大器饱和，可能会导致放大器电路工作不正常，或产生直流偏置使波形发生偏移。最终体现在示波器上是可变增益模块增益较大的档位时，输入信号的动态范围很小。
[0018]4、垂直灵敏度校准复杂
[0019]示波器垂直灵敏度的准确度，是需要校准的，即通过输入信号来校准出每个垂直灵敏度档位需要设置的增益，现有技术由粗调模块和细调模块需要校准，校准算法复杂。
【发明内容】
[0020]为避免以上现有技术的不足，本发明提供一种具有改进的前端电路的示波器。提高了 ADC输入的最小分辨率，减小对模拟前端增益的需求。同时采用几个增益的放大器的切换，和数字增益相结合的办法，节约了成本。提高了输入ADC信号的信噪比，所以示波器噪声小。模拟前端的增益小，相应的提高了小档位的输入动态范围。由于前端只有几种固定的增益，校准简单，数字增益模块不需要校准，只需要根据公式进行计算即可。
[0021]本发明的目的通过以下技术方案来实现:
[0022]具有改进的前端电路的示波器，该示波器包括前端电路和控制处理模块，所述前端电路包括输入级缓冲和加法电路、增益可选放大模块、ADC转换放大电路和D/A转换模块，所述的输入级缓冲和加法电路依次经过增益可选放大模块和ADC转换放大电路至控制处理模块，该控制处理模块的增益选择输出端与所述增益可选放大模块的一输入端相连，所述控制处理模块的另一输出端经过所述D/A转换模块提供前端电路偏置信号，该偏置信号输出给输入级缓冲和加法电路。
[0023]进一步，所述的ADC转换放大电路包括A/D转换模块，所述A/D转换模块连接至控制处理模块。
[0024]进一步，所述的ADC转换放大电路包括A/D转换模块和数字增益模块，所述A/D转换模块通过数字增益模块连接至控制处理模块。
[0025]进一步，所述的A/D转换模块为12bit的A/D转换模块。
[0026]进一步，所述的前端电路还包括阻容衰减网络，该阻容衰减网络的一端与输入级缓冲和加法电路相连，另一端与控制处理模块相连。
[0027]进一步，所述增益可选放大模块为全差分运算放大电路，该全差分运算放大电路的输入端连接有继电器电路，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
[0028]进一步，所述增益可选放大模块为单端放大器，单端放大器的输入端连接有继电器和电阻分压电路，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
[0029]进一步，所述增益可选放大模块为两个并联的放大器电路，两个放大器电路的正向输入端与继电器电路连接，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
[0030]进一步，所述控制处理模块包括数字微调增益模块，用于将ADC转换放大电路输出的数据进行处理，以完成设定垂直档位需要的总增益。
[0031]本发明的优点在于:
[0032]1、成本低
[0033]模拟前端只使用可切换增益的普通放大器，成本。
[0034]2、噪声低
[0035]降低了对模拟前端最大增益的需求，提高了输入ADC信号的信噪比，使示波器前端具有更小噪声。
[0036]3、输入动态范围大
[0037]模拟前端的增益小，模拟前端不容易饱和，提高了小档位的输入动态范围。
[0038]4、校准简单、快速
[0039]由于前端只有几种固定的增益，校准简单，数字增益模块不需要校准，只需要根据公式进行计算即可，大大简化了示波器垂直校准过程，简化程序设计，提高了校准速度。
【专利附图】
【附图说明】
[0040]图1:现有技术示波器结构图；
[0041]图2:本发明示波器前端电路基本结构框图；
[0042]图3:本发明实施例示波器前端电路结构框图；
[0043]图4:本发明第一实施例电路图；
[0044]图5:HMCAD1511内部结构框图；
[0045]图6:本发明第二实施例电路图；[0046]图7:本发明第三实施例电路图；
[0047]图8:本发明第四实施例电路图。
【具体实施方式】
[0048]如图2所示为本发明示波器前端电路基本结构框图。该示波器包括前端电路和控制处理模块，所述前端电路包括输入级缓冲和加法电路、增益可选放大模块、ADC转换放大电路和D/A转换电路，所述的输入级缓冲和加法电路依次经过增益可选放大模块和ADC转换放大电路至控制处理模块，该控制处理模块的增益选择输出端与所述增益可选放大模块的一输入端相连，该控制处理模块的另一输出端通过所述D/A转换模块连接至输入级缓冲和加法电路。
[0049]作为一种举例，还包括一个阻容衰减网络，所述阻容衰减网络连接到输入级缓冲和加法电路，阻容衰减网络由控制处理模块控制衰减选择，可以选择直通或者衰减输出，主要用于示波器在大垂直灵敏度档位时，将信号先进行衰减，然后输入后面的电路中，否则输入信号幅度过大，使后续电路饱和，无法进行有效工作；而在示波器小垂直灵敏度档位时，由于信号幅度不大，衰减网络选择直通，可见，本实施例还有另外一种变形方式，即不加入阻容衰减网络的形式，将信号直接连接到后续电路。衰减网络一般由电阻、电容构成，在示波器整个带宽范围内，具有较平坦的幅频响应。
[0050]如图3所示为本发明一实施例示波器前端电路结构框图，所述ADC转换放大电路包括A/D转换模块，所述A/D转换模块连接至控制处理模块。另一方面，所述ADC转换放大电路还可以同时包括A/D转换模块和数字增益模块，所述A/D转换模块通过数字增益模块连接至控制处理模块。
[0051]所述控制处理模块可以是一 FPGA模块，该控制处理模块连接有一 D/A转换模块，输出偏置直流信号，连接到输入级缓冲和加法电路，作为示波器模拟前端电路的偏置信号，用于将输入信号偏置到ADC合适的电平范围内，一般受用户控制，用户操作示波器面板上的垂直偏移旋钮进行控制。输入级缓冲和加法电路将输入信号和偏置进行加法运算后，缓冲输出。输出信号连接到增益可选放大模块，增益可选放大模块为一个简单的放大器电路，或者具有两至三种可选择增益，控制处理模块通过增益选择信号进行选择，可选增益模块的实现，一般为几个简单的放大器电路并联；或者一个简单的放大器电路，对其输入信号进行切换不同衰减比例的，形成不同的增益；或者为一个简单的放大器电路，通过切换其不同的输入输出电阻实现不同的几种增益。
[0052]所述的A/D转换模块为12bit的A/D转换模块，增益可选放大模块输出连接到12-bitA/D转换模块，进行模数转换，输出的12bit数字信号，连接到数字增益模块，进行乘法运算，以实现所有垂直灵敏度档位需要的增益，乘法的结果取高8位，作为数字增益模块的输出，Sbit数据连接到控制处理模块，用于实现示波器的采样存储、显示等功能。
[0053]示波器的增益，可以由模拟增益实现，也可以由数字增益实现，增益的分配由ADC的输入满量程幅度和采样精度和示波器屏幕显示精度决定。
[0054]例如示波器需要实现的最小垂直灵敏度档位为2mV/div,每div需要至少25个点，示波器满屏幕8div，则最小档位，需要能够分辨2mV/25=80uV。如果ADC输入满量程均为IVpp0不考虑采样率，如果ADC为8位，则ADC输入最小的分辨率为lVpp/28 = 3.9mV,则模拟前端需要3.9mV/80uV = 48.75倍，才能满足最小垂直灵敏度档位的要求。
[0055]如果ADC为12位，输入满量程仍为lVpp，则ADC输入最小的分辨率为lVpp/212 =244uV，则模拟前端需要244uV/80uV = 3.05倍，就能满足最小垂直灵敏度档位的要求。
[0056]所以选用更高位数的ADC，大大降低了对模拟前端的放大倍数的要求。
[0057]增益可选放大模块需要几种增益，由ADC输入满量程决定。阻容衰减网络均选择直通的情况下，如上面例子，当输入示波器满屏幕幅度大小的信号时，通过3.05倍增益时，应不大于ADC满量程。
[0058]阻容衰减网络的衰减倍数，由需要实现的最大垂直灵敏度档位决定，当选择衰减，并且增益可选放大模块选择最小的增益，输入满屏幕幅度的信号，该幅度乘以阻容衰减倍数和增益可选模块增益时，结果应小于ADC输入满量程lVpp。
[0059]阻容衰减网络和增益可选放大模块确定了几个增益点。如衰减网络衰减50倍，增益可选放大模块可选增益I和2，则模拟前端能够实现增益为:1/50、1/25、1、2四种。示波器所有垂直灵敏度档位需要的增益由数字增益模块实现，可以实现整数和小数增益，以实现示波器的粗调和微调灵敏度。当用户选择示波器为lOOmV/div档位时，假设增益可选放大模块选择0.6倍增益，示波器总增益需要50，则数字增益模块需要实现的增益为50/0.6=83.33倍，此时将12_bitA/D转换模块输出的数据乘以该增益即可得到示波器总增益50的需求。
[0060]12bit的ADC采样数据在数字增益模块中乘以一个增益数值，然后取其高8位作为8位示波器的采样数据。当增益小于24 = 32时，采样数据是真实的，信噪比不会降低。因为当增益为32时，输出的8位数据为12位ADC采样数据的低8为，为真实数据。如果大于32时，8位数据的低位是不真实的，信噪比降低，体现在示波器屏幕上为采样点为竖条状。
[0061]所述的数字增益模块，一般由ADC内部集成的数字增益寄存器或者FPGA实现。FPGA实现可以由乘法器实现，乘法器位数需大于12bit。
[0062]由于使用了 12-bit的ADC，使得模拟前端只需要一个增益可选放大模块，比现有技术中的数字控制可变增益放大模块大大降低了成本。电路更简单。降低了模拟前端的增益，从而降低了放大模块本身产生的噪声，使模拟通道的噪声降低，更利于示波器的噪声指标。降低了增益，模拟通道更不容易饱和，不会由于输出饱和产生直流偏移，导致示波器屏幕上波形发生偏移的现象。由于模拟前端只有I至3种增益，大大降低了示波器垂直校准的难度，只需要校准衰减网络和上述这几种增益，其他的数字增益，可以通过公式进行计算得到，大大加快了校准速度。
[0063]本发明选用12-bitADC，是由于要实现高采样率示波器，大于lGsa/s，目前lGsa/s以上采样率的ADC芯片，最高位数只有12位，同样也适用于更高位数lGsa/s以上采样率的ADC芯片。当然也可以使用多个低采样率的12-bit或更高位数的ADC，通过交织采样的方式，实现lGsa/s以上采样率，可以将这些ADC看作是I个ADC模组。
[0064]以下结合实施例对本发明进一步说明。如图4所示为本发明第一实施例电路图，此处A/D转换电路选用了 Hittite公司的8位ADC HMCAD1511, HMCAD1511其内部其实为12位的ADC进行采样，内部带有数字增益，支持不丢码的最大增益为32倍，输出数据为8位。HMCAD1511按dB增益和X增益，共有27档数字增益，能够实现1_50倍的数字增益。HMCAD1511内部框图如图5所示。数字微调增益使用FPGA内部的乘法器完成，使用I个24bit的乘法器，将输入信号和设置值进行乘法，然后除以1024 (即右移10位)，取低8位输出，即可以实现精确到小数点后3位的数字增益。
[0065]模拟前端的增益可选放大模块使用一个简单的全差分运算放大电路，通过继电器切换其输入电阻，实现两档增益的切换。选用的全差分放大器接成单端转差分结构，用于驱动HMCAD1511的差分输入引脚。全差分放大器可以选用任何满足设计带宽的全差分放大器，优选TI公司的LMH6552，具有1.5GHz的_3dB输入带宽。可选增益设置为2倍和0.6倍，故选择 R5=R6=300 Ω，R1=R3=150R，R2=R4=500 Ω。
[0066]此实施例中由于ADC内部已经有了数字增益模块，但是只有64级，无法覆盖所有垂直档位，所以FPGA中需要一个数字微调增益模块，来实现所有需要的增益值。FPGA内的数字微调增益模块可以是数字增益的一个补充，来实现所有需要的增益值。例如实施例中ADC内部有一定的数字增益，共27档，但是不能覆盖所有档位。当某一垂直档位需要总数字增益为2.4，但是ADC内部数字增益最接近的只有2或3，则ADC内部可以选择2，数字微调增益需要的增益为2.4/2=1.2，这样，总的数字增益可以达到2.4。ADC数据经过ADC内部的数字增益和数字微调增益两级放大。
[0067]如图6所示为本发明第二实施例电路图，与第一实施例的区别在于增益可选放大模块的实现方式不同，使用一个固定增益的放大器，然后利用继电器和电阻分压方式，切换放大器输入信号的幅度，实现两种增益的切换。
[0068]这里放大器电路使用了单端放大器，可以选用满足带宽的任何放大器。优选ADI公司的AD8009，具有IGHz的带宽，R3=R4=300 Ω，实现2倍增益。当继电器RLl选择上触点时，为直通，增益可选放大模块增益为2。设置Rl=300 Ω，R2=700 Ω，当继电器RLl选择下触点时，R1、R2构成衰减电路，增益为0.3，然后输入放大器Ul电路，增益可选放大模块此时增益为0.6，实现和实施例1的相同技术效果。也可以使用差分放大器也具有同样效果，只需要将差分放大器正负输入端的差分输入信号同时进行衰减切换。
[0069]如图7所示为本发明第三实施例电路图，本实施例和实施例1的区别是增益可选放大模块的实现方式不同，使用两个固定增益的放大器电路并联，然后利用继电器将输入信号切换到不同的放大器电路，实现两种增益的切换。
[0070]这里放大器电路使用了单端放大器，可以选用满足带宽的任何放大器。优选ADI公司的AD8009，具有IGHz的带宽，R1=R2=300 Ω , Ul构成的放大器电路实现2倍增益。R3=700 Ω，R4=300 Ω，U2构成的放大器实现了 0.6倍的增益。Ul和U2的输出连接到一起，连接到HMCAD1511的输入。
[0071]当继电器RLl选择上触点时，选择Ul放大器电路工作，增益可选放大模块增益为
2。当继电器RLl选择下触点时，选择U2放大器电路工作，增益为0.6，实现和实施例1的相同技术效果。
[0072]当然使用差分放大器也具有同样效果，只需要选用双刀双掷继电器，将差分信号同时切换到Ul或U2电路。
[0073]如图8所示为本发明第四实施例电路图，本实施例和实施例1的区别在于，选用了12bit输出的高速ADC，由FPGA实现所有的数字增益。
[0074]为实现大于lGsa/s采样率的示波器，ADC可选TI公司的ADS5400，其为12bit精度IGsps采样率的高速ADC，所以可以实现本发明的技术特点。[0075]数字增益全部由FPGA实现，使用FPGA内部的乘法器完成，使用I个24bit的乘法器，将输入信号和设置值进行乘法，然后除以1024 (即右移10位)，取低12位输出，即可以实现精确到小数点后3位的数字增益。数字增益模块最终输出，可去乘法器的12位输出的高8位，作为8位示波器的采样数据，进行后续存储、显示等处理。
[0076]本发明利用12bit高速ADC作为采样精度为8位的数字示波器的采样模块，更高精度的ADC具有更小的最小分辨率，示波器模拟前端，只需要很小的增益就可以实现最小垂直灵敏度档位。从而减小对模拟前端增益变化的需求。模拟前端只需要I至3种增益进行切换的放大器模块即可。输入组容衰减网络、模拟前端增益和数字增益相结合，即可实现所有粗调、微调垂直灵敏度档位。数字增益对12bit的ADC输出数据进行计算，可以采用ADC内部的数字增益寄存器，或者使用控制处理模块实现，计算结果取高8bit输出，此8bit数据此用于示波器的采样存储、显示等功能。示波器前端不需要现有技术种的数字控制可变增益模块，大大节约了成本。同时提高了输入ADC信号的信噪比，使示波器前端具有更小噪声。模拟前端的增益小，相应的提高了小档位的输入动态范围。而且由于前端只有几种固定的增益，校准简单，数字增益模块不需要校准，只需要根据公式进行计算即可，大大简化了示波器垂直校准过程，简化程序设计，提高了校准速度。
[0077]应当理解，以上借助优选实施例对本发明的技术方案进行的详细说明是示意性的而非限制性的。本领域的普通技术人员在阅读本发明说明书的基础上可以对各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【权利要求】
1.具有改进的前端电路的示波器，该示波器包括前端电路和控制处理模块，其特征在于，所述前端电路包括输入级缓冲和加法电路、增益可选放大模块、ADC转换放大电路和D/A转换模块，所述的输入级缓冲和加法电路依次经过增益可选放大模块和ADC转换放大电路至控制处理模块，该控制处理模块的增益选择输出端与所述增益可选放大模块的一输入端相连，所述控制处理模块的另一输出端经过所述D/A转换模块提供前端电路偏置信号，该偏置信号输出给输入级缓冲和加法电路。
2.根据权利要求1所述的具有改进的前端电路的示波器，其特征在于，所述的ADC转换放大电路包括A/D转换模块，所述A/D转换模块连接至控制处理模块。
3.根据权利要求2所述的具有改进的前端电路的示波器，其特征在于，所述的ADC转换放大电路包括A/D转换模块和数字增益模块，所述A/D转换模块通过数字增益模块连接至控制处理模块。
4.根据权利要求3所述的具有改进的前端电路的示波器，其特征在于，所述的A/D转换模块为12bit的A/D转换模块。
5.根据权利要求4所述的具有改进的前端电路的示波器，其特征在于，所述的前端电路还包括阻容衰减网络，该阻容衰减网络的一端与输入级缓冲和加法电路相连，另一端与控制处理模块相连。
6.根据权利要求1所述的具有改进的前端电路的示波器，其特征在于，所述增益可选放大模块为全差分运算放大电路，该全差分运算放大电路的输入端连接有继电器电路，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
7.根据权利要求1所述的具有改进的前端电路的示波器，其特征在于，所述增益可选放大模块为单端放大器，单端放大器的输入端连接有继电器和电阻分压电路，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
8.根据权利要求1所述的具有改进的前端电路的示波器，其特征在于，所述增益可选放大模块为两个并联的放大器电路，两个放大器电路的正向输入端与继电器电路连接，所述控制处理模块与继电器电路连接以实现对增益可选放大模块的增益切换。
9.根据权利要求1所述的具有改进的前端电路的示波器，其特征在于，所述控制处理模块包括数字微调增益模块，用于将ADC转换放大电路输出的数据进行处理，以完成设定垂直档位需要的总增益。
【文档编号】G01R13/02GK103884889SQ201210562286
【公开日】2014年6月25日 申请日期:2012年12月21日 优先权日:2012年12月21日
【发明者】史慧, 严波, 王悦, 王铁军, 李维森 申请人:北京普源精电科技有限公司