专利名称：基于fpga时间戳的色标位置信息记录装置的制作方法
技术领域：
本实用新型涉及ー种包装、印刷工业中的色标检测信息记录装置，尤其涉及ー种基于FPGA时间戳的色标位置信息的高速高精度的记录装置。
背景技术：
在包装、印刷等行业的色标检测领域中，一般采用直接记录编码器4倍频后的位置信息来实现，该方法具有简单，明了的特点，在包装、印刷等行业中得到了广泛应用。但是，随着包装和印刷领域对色标检测精度的要求越来越高，单纯记录编码器4倍频之后的位置信息，则会导致如下两个问题第一，记录结果存在着离散化严重的情况；第二，单纯通过MCU处理器中断响应来实现色标信号记录的方法，存在着丢失色标位置信息的可能，因此这个方法逐渐不能满足该行业对色标检测精度的要求了。因此，如何高速和精确的测量色标信号的位置信息成为ー个亟待解决的问题。
发明内容为了解决上述技术问题，本实用新型提供了一种基于FPGA时间戳的色标位置信息记录装置，其特征在干包括FPGA计时模块、位置信号边沿检测模块、标记信息检测模块、位置估算模块；所述FPGA计时模块采用晶振进行计时，并给出相应的时间戳信息；所述位置信号边沿检测模块可以检测信号上升沿或者下降沿跳变，与所述FPGA计时模块相结合能够给出四倍频位置信号上升沿或者下降沿的发生时间；所述标记信息检测模块对色标信号的上升沿或者下降沿进行检測，与所述FPGA计时模块相结合能够给出色标信号上升沿或者下降沿的发生时间；所述位置估算模块根据色标信号相对于四倍频位置信号的偏移时间估算出色标信号所对应的位置信息。在上述技术方案中，进ー步包括前端处理模块，所述前端处理模块对色标信号和參考信号进行滤波处理和极性选择。在上述技术方案中，进ー步包括色标信息缓冲区，所述色标信息缓冲区用于缓存来不及处理的检测到的色标信息。在上述技术方案中，所述色标信息缓冲区为环形FIFO缓冲区。本实用新型取得了以下技术效果通过FPGA的高频时间戳的记录方法来记录色标信号的方法，可以大大的提高测量精度，降低測量位置的离散化的，其数据更加集中；同时，高精度的测量带来的控制调整值更加的准确和稳定，可以克服低分辨率的编码器的误差问题。基于FPGA时间戳的色标信号记录算法的方法大大改善了測量精度和測量效果。
图I为色标位置"[目息的闻速闻精度的记录方法不意图；图2为标记信息与FPGA时钟信号的关系图；[0012]图3为參考信号和标记信号通过数字滤波和极性选择流程的示意图；图4为參考信号和标记信号通过数字滤波示意图。图中标记11_高精度记录色标位置模块；12_可配置滤波模块；13_硬件FIFO模块。
具体实施方式
为了便于本领域普通技术人员理解和实施本实用新型，
以下结合附图及具体实施方式
对本实用新型作进ー步的详细描述。本实用新型在现有的色标位置信息记录技术上，増加了 FPGA计时模块、位置信号边沿检测模块、标记信息检测模块、位置估算模块和色标信息缓冲区。其中，FPGA计时模块采用晶振进行计时，通过其内部锁相倍频后产生高速时钟，最小计时精度可达到纳秒级，属于硬件计时的范畴，可以给出各个信号产生、结束或者变化的时间点，并给出相应的时间戳 信息。位置信号边沿检测模块可以检测信号上升沿或者下降沿跳变，与FPGA计时模块相结合即可知道信号上升沿或者下降沿的发生时间。标记信息检测模块可对色标信号的上升沿或者下降沿进行检測，与FPGA计时模块相结合即可知道信号上升沿或者下降沿的发生时间。位置估算模块根据位置信号边沿检测模块输出的位置信号上升沿或者下降沿确定出4倍频位置信号中每个位置所对应的时间长度，通过标记信息检测模块输出的色标信号确定该色标信号对应的4倍频位置信号的位置P，通过位置P前后边沿跳变的时间差(即从ー个上升沿至紧随其后的下降沿或从ー个下降沿至紧随其后的上升沿)计算位置P持续的时间长度Tp，并计算标记信息检测模块输出的色标信号发生时刻距离位置P开始时刻的时间长度Tm，通过公式P+ (Tm/Tp) *L估算出色标信号所对应的位置，L为4倍频后位置信号所对应的长度间隔，即现有的色标位置信息记录技术中的最小位置分辨率。由于FPGA计时模块的精度非常高，那么本实用新型的位置记录精度可达到IOns对应的位置精度级别上。对于色标信号位置信息的高速高精度记录，主要涉及三个方面问题，一是色标信号位置信息的高精度记录，ニ是可以配置输入信号的极性和滤波的时间常数，三是所有色标信号位置信息的高速无遗漏的记录。(一 )色标信号位置信息的高精度记录标记信息与时钟信号的关系如图2所示，pA, pB, pC, pD, pE, pF, pG为增量式编码器的A, B信号通过四倍频后可以得到的4倍频等位置信息，Markl, Mark2, Mark3为标记信息Mark在上面所留下的时间戳的信息,T2，T3为标记信息在一个倍频信息内部与前ー个时间信息点的差值，Tl，T4为两个四倍频信号之间的差值。如果单纯只是记录Mark2和Mark3在编码器位置上的信息，则Mark2为pB，Mark3为pF，按照这种记录方式，记录值在精度要求不高时问题不大，存在最多ー个周期的抖动，但是如果版棍周长比较大，编码器的线数比较低，实际误差值则可能会非常大，对后续测量精度的影响比较明显。而使用本实用新型中的高分辨的时间戳记录方式后，如图2所示，Mark2的估计位置为 pB+(T2/Tl)*L，此时 L = pD-pC，Mark3 的估计位置为 pF+(T3/T4)礼，此时 L = pG_pF。(ニ)可配置输入信号的极性和滤波的时间常数如图3所示通过前端处理模块的配置，可以得到滤波和极性选择后的REF信号和MARK信号。滤波模块如图4所示，MARK信号和REF信号通过滤波后可以有效的消除毛刺的信号，把一些虚假的毛刺信号消除棹。再通过后ー级的信号选择开关可以正确的处理前端的NPN信号或者PNP信号，提高信号处理的能力和可靠性。(三)所有色标信号位置信息的高速无遗漏的记录在有些高速印刷的多色组的色标信号检测中，有大量的Mark信号存在，如果单纯依靠处理器的中断来读取这些标记信号的信息，不仅大量占用处理器段的负载，而且存在处理器来不读取数据而导致数据会丢失的情況。为了有效的保证每ー个信号都不丢失，特在FPGA内部建立一个色标信息缓冲区来实现数据的高速连续采集，色标信息缓冲区优选采用硬件的环形FIFO缓冲区的机制来实现。以图2为例说明，系统如果在很短的时间间隔内来了 3个标记信号的信息，如果没有硬件的FIFO机制，在Markl的信息处理完成前就Mark2信息就发生了，则可能MCU只能够处理Markl的信息，Mark2的信息丢失了，如果MCU处理得比较快，在Markl的信息处理完成后Mark2信息才发生，则可能能够正常处理Mark2的信息。如果有硬件FIFO，当Markl标记信息来了，进入中断处理，发现有I个，处理。在处理的同时，可能Mark2也来了，FPGA将其放入FIFO中，不会丢失，再次通知MCU等待处理，以此类推，可以知道Markl，Mark2，Mark3都不会丢失，都能够正确的处理。上述仅为说明本实用新型原理的优选实施例，凡依本实用新型范围所做的均等变化和修饰，皆为本实用新型专利范围所涵盖。
权利要求1.一种基于FPGA时间戳的色标位置信息记录装置，其特征在于包括FPGA计时模块、位置信号边沿检测模块、标记信息检测模块、位置估算模块；所述FPGA计时模块采用晶振进行计时，并给出相应的时间戳信息；所述位置信号边沿检测模块可以检测信号上升沿或者下降沿跳变，与所述FPGA计时模块相结合能够给出四倍频位置信号上升沿或者下降沿的发生时间；所述标记信息检测模块对色标信号的上升沿或者下降沿进行检测，与所述FPGA计时模块相结合能够给出色标信号上升沿或者下降沿的发生时间；所述位置估算模块根据色标信号相对于四倍频位置信号的偏移时间估算出色标信号所对应的位置信息。
2.根据权利要求I所述的基于FPGA时间戳的色标位置信息记录装置，其特征在于进一步包括前端处理模块，所述前端处理模块对色标信号和参考信号进行滤波处理和极性选择。
3.根据权利要求1-2中任意一项所述的基于FPGA时间戳的色标位置信息记录装置，其特征在于进一步包括色标信息缓冲区，所述色标信息缓冲区用于缓存来不及处理的检测到的色标信息。
4.根据权利要求3所述的基于FPGA时间戳的色标位置信息记录装置，其特征在于所·述色标信息缓冲区为环形FIFO缓冲区。
专利摘要本实用新型涉及一种基于FPGA时间戳的色标位置信息记录装置，采用FPGA计时模块来产生高频时间戳信息，通过高频时间戳信息来记录各个色标信号的上升沿或者下降沿，通过每个4倍频后位置信号的持续时间和色标信号的时间偏移来估算色标信号所对应的位置偏移，从而大大提高了测量精度；同时通过环形FIFO缓冲区来缓存来不及处理的检测到的色标信息，可以满足高速记录色标位置信息的需求。相对于普通的色标信号记录方法，该记录方法可以达到10ns甚至更高的精度，能够满足包装，印刷等行业对色标位置信息进行高速高精度记录的要求。
文档编号G01B7/00GK202648610SQ20122035320
公开日2013年1月2日 申请日期2012年7月12日 优先权日2012年7月12日
发明者陈光华, 汪原, 王威, 李旭阳, 古城, 王津津 申请人:武汉迈信电气技术有限公司