判断第一接脚与第二接脚连接状态的检测电路与检测方法
【专利摘要】一种判断第一接脚与第二接脚连接状态的检测电路与检测方法，该检测电路包含有一信号产生单元、一逻辑单元以及一确定单元。该信号产生单元耦接于该第一接脚，用来产生一第一信号至该第一接脚。该逻辑单元耦接于该信号产生单元与该第二接脚，用来根据输出至该第一接脚的该第一信号以及自该第二接脚所接收的一第二信号来产生一确定信号。该确定单元耦接于该逻辑单元，用来根据该确定信号来确定该第一接脚与该第二接脚的连接状态。
【专利说明】判断第一接脚与第二接脚连接状态的检测电路与检测方法
【技术领域】
[0001]本发明所披露的实施例涉及判断芯片上接脚的连接状态，尤指一种利用相位差来判断一第一接脚与一第二接脚的连接状态的检测电路与检测方法。
【背景技术】
[0002]一般而言，芯片在出货给系统厂商之前，会先针对芯片的每根接脚做开路与短路测试(open/short test)。在正常操作情形下，当客户将芯片焊上印刷电路板上后,接脚与接脚之间通常只会连接有负载电阻，然而，因为接脚焊锡空接、沾锡不良等原因，会导致芯片的接脚可能会有开路/短路等问题，使得芯片无法正常运作，如此一来，系统厂商便必须另外想办法(例如，设计夹治具等)来验证印刷电路板的完成品，进而将可能有问题的印刷电路板筛选出来。
[0003]因此，有需要提供一种使用较低的成本的方法来检验印刷电路板的完成品，以降低印刷电路板的生产成本并且提升印刷电路板的良率，进而减少印刷电路板在出货之后遭受到退货的可能性。
【发明内容】
[0004]因此，本发明的目的之一在于提出一种利用相位差来判断一第一接脚与一第二接脚的连接状态的检测电路与检测方法，以解决上述的问题。
[0005]依据本发明的一实施例，其披露一种判断一第一接脚与一第二接脚的连接状态的检测电路。该检测电路包含有一信号产生单元、一逻辑单元以及一确定单元。该信号产生单元耦接于该第一接脚，用来产生一第一信号至该第一接脚。该逻辑单元耦接于该信号产生单元与该第二接脚，用来根据输出至该第一接脚的该第一信号以及自该第二接脚所接收的一第二信号来产生一确定信号。该确定单元耦接于该逻辑单元，用来根据该确定信号来确定该第一接脚与该第二接脚的连接状态。
[0006]依据本发明的另一实施例，其披露一种判断一第一接脚与一第二接脚的连接状态的检测方法。该检测方法包含有:产生一第一信号至该第一接脚；根据输出至该第一接脚的该第一信号以及自该第二接脚所接收的一第二信号来产生一确定信号；以及根据该确定信号来确定该第一接脚与该第二接脚的连接状态。
[0007]由上可知，本发明提供一种检测电路与检测方法可以在印刷电路板完成后，用来检验芯片中的接脚彼此之间的连接状态，以降低印刷电路板的生产成本并且提升印刷电路板的良率，进而减少印刷电路板在出货之后遭受到退货的可能性。
【专利附图】
【附图说明】
[0008]图1为本发明检测电路的一实施例的示意图。
[0009]图2A为本发明检测电路检测接脚X与接脚Y之间为短路的一范例的示意图。
[0010]图2B为本发明检测电路检测接脚X与接脚Y之间为开路的一范例的示意图。
[0011]图2C为本发明检测电路检测接脚X与接脚Y之间具有一负载的一范例的示意图。
[0012]图2D为本发明检测电路检测接脚X与接脚Y之间具有一非理想短路电阻的一范例的示意图。
[0013]图3为本发明检测电路的另一实施例的示意图。
[0014]图4为本发明检测电路的另一实施例的示意图。
[0015]图5为本发明检测方法的一实施例的流程图。
[0016]【符号说明】
[0017]10印刷电路板
[0018]100、300、400 检测电路
[0019]110信号产生单元
[0020]120逻辑单元
[0021]130、330、430 确定单元
[0022]140、150施密特触发器
[0023]21 负载
[0024]23非理想短路电阻
[0025]332突波消除电路
[0026]432波宽检测电路
【具体实施方式】
[0027]在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中的普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0028]请参考图1，图1为本发明检测电路的一实施例的示意图。在图1中，印刷电路板(printed circuit board, PCB) 10上具有一芯片的接脚X与接脚Y,其中接脚X与接脚Y之间有可能通过负载彼此连接、形成开路或是形成短路。在本实施例中，检测电路100分别连接到接脚X与接脚Y，以检测接脚X与接脚Y之间的连接状态。检测电路100包含有(但不局限于)一信号产生单元110、一逻辑单元120、一确定单元130以及多个施密特触发器(Schmitt trigger) 140与150。信号产生单元110耦接于接脚X，并且用来产生一第一信号(例如检测信号S_TS)至接脚X，此时在接脚Y将会产生一个相对应的第二信号(例如比较信号S_TS’)。举例来说，若是接脚X与接脚Y之间有可能通过一负载21彼此连接，则比较信号S_TS’将会是检测信号S_TS经过延迟1/RC时间后的一延迟信号，其中R为负载21的大小，C则为接脚X与接脚Y之间寄生电容的大小。逻辑单元120耦接于信号产生单元110以及接脚Y，并且用来根据检测信号S_TS以及比较信号S_TS’之间的相位差来产生一确定信号S_DT,举例来说,逻辑单元120可通过异或(exclusive-or, X0R)门或是异或非(exclusive-nor, XNOR)门等逻辑电路来实作。确定单元130稱接逻辑单元120,并且用来根据确定信号S_DT来确定接脚X与接脚Y的连接状态。请注意，测试信号S_TS可以是一个周期性的方波、三角波、弦波或者阶梯状信号(st印signal)等，然而此仅作为范例说明之用，并非作为本发明的一限制条件。此外，在另一实施例中，为了将检测信号S_TS以及比较信号S_TS’的波形转换成较干净的数字信号，可以分别在检测信号S_TS以及比较信号S_TS’的信号路径加上施密特触发器140与150来消除噪声干扰(也即，接脚X通过施密特触发器140耦接于逻辑单元120，并且接脚Y通过施密特触发器150耦接于逻辑单元120)，以产生干净的数字信号，然后再将数字信号交由后端的逻辑单元120来进行处理。然而，施密特触发器140与150为非必要的元件，也即，于一设计变化中，也可省略施密特触发器140与 150。
[0029]请参考图2A，图2A为本发明检测电路100检测接脚X与接脚Y之间为短路的一范例的示意图。在本实施例中，检测信号S_TS为一周期性的方波，并且逻辑单元120为一异或门。在图2A中，由于接脚X与接脚Y之间为短路，因此检测信号S_TS与比较信号S_TS’之间没有相位差，也就是说，逻辑单元120所产生的确定信号S_DT为一逻辑电平为O的输出信号。请注意，若是逻辑单元120改用XNOR门来实作，此时逻辑单元120所产生的确定信号S_DT将为一逻辑电平为I的输出信号。换句话说，确定单元130可以通过判断确定信号S_DT是否仅具有单一电平(O或I)来判断接脚X与接脚Y之间是否为短路。
[0030]请参考图2B，图2B为本发明检测电路100检测接脚X与接脚Y之间为开路的一范例的示意图。在本实施例中，检测信号S_TS为一周期性的方波，并且逻辑单元120为一异或门。在图2B中，由于接脚X与接脚Y之间为开路，因此检测信号S_TS并不会传送至接脚Y，换句话说，此时接脚Y的电压是处于浮动(floating)的状态。于一实施例中,可以在接脚Y加上一个弱下拉(weakly pull down)电路或是弱上拉(weakly pull high)电路来定义接脚Y的电压电平，举例来说，若是接脚Y连接于弱下拉电路的话，在接脚X与接脚Y之间为开路的情况下，接脚Y就会输出逻辑电平为O的比较信号S_ST’，此时逻辑单元120所产生的确定信号3_01~将会与检测信号5_15完全相同。换句话说，确定单元130可以通过判断确定信号S_DT的特性(例如，频率)是否与检测信号S_TS的特性(例如，频率)相同来判断接脚X与接脚Y之间是否为开路。
[0031]请参考图2C，图2C为本发明检测电路100检测接脚X与接脚Y之间具有负载21的一范例的示意图。在本实施例中，检测信号S_TS为一周期性的方波，并且逻辑单元120为一异或门。在图2C中，由于接脚X通过负载21连接于接脚Y，因此检测信号S_TS与比较信号S_TS’之间会具有一相位差，也就是说，在经过逻辑单元120对检测信号S_TS与比较信号S_TS’进行异或的逻辑运算后，所产生的脉冲信号(也即，确定信号S_DT)的频率将会是原本检测信号S_TS (或是比较信号S_TS’)的频率的两倍。换句话说，确定单元130可以通过判断确定信号S_DT的频率是否为检测信号S_TS (或是比较信号S_TS’)的频率的两倍来判断接脚X与接脚Y之间是否具有负载。
[0032]请注意，接脚X与接脚Y之间除了芯片本身所规范的负载21之外，也可能会存在有因不良的工艺或是焊接的瑕疵所造成的非理想短路电阻(也即，阻值为非接近O欧姆的电阻)，因此也会造成检测信号S_TS与比较信号S_TS’之间产生相位差。请参考图2D，图2D为本发明检测电路100检测接脚X与接脚Y之间具有一非理想短路电阻23的一范例的示意图。由于非理想短路电阻23通常远小于负载21，因此非理想短路电阻23所造成的检测信号S_TS与比较信号S_TS’之间的相位差也会很小。由图2D可知，由于在经过逻辑单元120对检测信号S_TS与比较信号S_TS’进行异或的逻辑运算后，所产生的脉冲信号的波宽(pulse width)很小，因此可以视为确定信号S_DT上所产生的突波(glitch)信号。
[0033]请参考图3，图3为本发明检测电路的另一实施例的示意图。检测电路300与检测电路100的操作大致上相似，其主要的不同之处在于确定单元330包含有一突波消除电路332，用来消除非理想短路电阻23所产生的突波，使得检测电路300可依据消除突波后的确定信号S_DT’来确定接脚X与接脚Y之间的连接情形。举例来说，突波消除电路332可以通过延迟电路和与门(AND gate)来实作。然而,此仅作为范例说明之用，并非作为本发明的一限制条件，突波消除电路332也可采用其他的电路组态来加以实作。
[0034]请参考图4,图4为本发明检测电路的另一实施例的不意图。检测电路400与检测电路100的操作大致上相似，其主要的不同之处在于确定单元430包含有一波宽检测电路432，用来检测确定信号S_DT的波宽。如前所述，由于接脚X与接脚Y之间的电阻值会影响确定信号S_DT的波宽，因此通过检测确定信号S_DT波宽的大小，就可以估计接脚X与接脚Y之间的电阻值的大小，使得检测电路400可推估出的阻值大小，来确定接脚X与接脚Y之间的连接情形。举例来说，波宽检测电路432可以通过多组延迟电路来实作。然而，此仅作为范例说明之用，并非作为本发明的一限制条件，波宽检测电路432也可采用其他的电路组态来进行实作。
[0035]请参考图5，图5为本发明检测方法的一实施例的流程图。请注意，假若可获得实质上相同的结果，则这些步骤并不一定要遵照图5所示的执行次序来执行。该方法可应用于检测电路100/300/400，并可简短地总结如下。
[0036]步骤500:开始。
[0037]步骤501:产生检测信号S_TS至接脚X。
[0038]步骤502:根据检测信号S_TS以及自接脚Y所接收的比较信号S_TS’来产生一确定信号S_DT。
[0039]步骤503:根据确定信号S_DT来确定接脚X与接脚Y的连接状态。
[0040]步骤504:结束。
[0041]上述的检测方法用来说明检测电路100/300/400的各项操作，而图5中每一步骤的详细内容皆可于参考关于检测电路100/300/400的说明内容之后便能轻易地了解，详细说明及变化可参考前述，为简洁起见，故于此不再赘述。
[0042]总结来说，本发明利用信号之间的相位差来确定芯片上的接脚之间的电阻值，以判断接脚之间的连接状态，因此，本发明所提出的检测电路与检测方法可以在印刷电路板完成后，用来检验芯片中的接脚彼此之间的连接状态，以降低印刷电路板的生产成本并且提升印刷电路板的良率，进而减少印刷电路板在出货之后遭受到退货的可能性。
【权利要求】
1.一种判断第一接脚与第二接脚连接状态的检测电路，包含有: 一信号产生单元，耦接于所述第一接脚，用来产生一第一信号至所述第一接脚； 一逻辑单元，耦接于所述信号产生单元与所述第二接脚，用来根据输出至所述第一接脚的所述第一信号以及自所述第二接脚所接收的一第二信号来产生一确定信号；以及 一确定单元，耦接于所述逻辑单元，用来根据所述确定信号来确定所述第一接脚与所述第二接脚的连接状态。
2.根据权利要求1所述的检测电路，其中，所述信号产生单元所产生的所述第一信号是一个周期性的方波、三角波、弦波或者阶梯状信号。
3.根据权利要求1所述的检测电路，其中，所述逻辑单元检测所述第一信号与所述第二信号之间的相位差，来设定所述确定信号。
4.根据权利要求3所述的检测电路，其中，所述逻辑单元包含有: 一异或门/异或非门，用来对所述第一信号与所述第二信号进行异或/异或非的逻辑运算，以产生所述确定信号。
5.根据权利要求1所述的检测电路，其中，当所述确定信号仅具有单一逻辑电平时，所述确定单元确定所述第一接脚与所述第二接脚的连接状态为短路。
6.根据权利要求1所述的检测电路，其中，所述信号产生单元所产生的所述第一信号为一周期性的检测信号，当所述确定信号的频率为所述第一信号的频率的两倍时，所述确定单元确定所述第一接脚通过一负载连接于所述第二接脚。
7.根据权利要求1所述的检测电路，其中，所述信号产生单元所产生的所述第一信号为一周期性的检测信号，当所述确定信号的频率与所述检测信号的频率相同时，所述确定单元确定所述第一接脚与所述第二接脚的连接状态为开路。
8.一种判断第一接脚与第二接脚连接状态的检测方法，包含有: 产生一第一信号至所述第一接脚； 根据输出至所述第一接脚的所述第一信号以及自所述第二接脚所接收的一第二信号来产生一确定信号；以及 根据所述确定信号来确定所述第一接脚与所述第二接脚的连接状态。
9.根据权利要求8所述的检测方法，其中，所述第一信号是一个周期性的方波、三角波、弦波或者阶梯状信号。
10.根据权利要求8所述的检测方法，其中，产生所述确定信号的步骤包含有: 检测所述第一信号与所述第二信号之间的相位差，来设定所述确定信号。
11.根据权利要求10所述的检测方法，其中，检测所述第一信号与所述第二信号之间的相位差，来设定所述确定信号的步骤包含有: 对所述第一信号与所述第二信号进行异或/异或非的逻辑运算，以产生所述确定信号。
12.根据权利要求8所述的检测方法，其中，当所述确定信号仅具有单一逻辑电平时，确定所述第一接脚与所述第二接脚的连接状态为短路。
13.根据权利要求8所述的检测方法，其中，所述信号产生单元所产生的所述第一信号为一周期性的检测信号，当所述确定信号的频率为所述第一信号的频率的两倍时，确定所述第一接脚通过一负载连接于所述第二接脚。
14.根据权利要求8所述的检测方法，其中，所述信号产生单元所产生的所述第一信号为一周期性的检测信号，当所述确定信号的频率与所述检测信号的频率相同时，确定所述第一接脚与所述第二接脚的连接状态为开路。
【文档编号】G01R31/02GK104297609SQ201310306625
【公开日】2015年1月21日 申请日期:2013年7月19日 优先权日:2013年7月19日
【发明者】许恒嘉 申请人:瑞昱半导体股份有限公司