芯片失效分析方法及芯片失效分析标记的制作方法
【专利摘要】本发明揭示了一种芯片失效分析方法及芯片失效分析标记，包括：提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记；将所述待测芯片放置于FIB中，利用电子束照射所述第一标记以形成一氧化膜，从而形成在离子束下可识别的芯片失效分析标记。这避免了利用FIB离子束挖洞之前可能出现的寻找不到特征点的情况，节省了操作时间，可靠性高，并且在SEM中能够达到30nm的精度，能够满足实际需求。
【专利说明】芯片失效分析方法及芯片失效分析标记
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别是涉及一种芯片失效分析方法及芯片失效分析
己 O
【背景技术】
[0002]在集成电路的制造过程中，由于缺陷而导致的失效各式各样，而为了了解这些缺陷，并加以预防，需要对这些失效模式加以分析。
[0003]目前，在失效分析实验室里，主要包括使用聚焦离子束(Focused 1n Beam, FIB),对缺陷位置进行定点标记和切割分析。通常，对于缺陷位置已知的芯片，基本操作过程为将待测芯片放进FIB设备中，然后根据已知的位置，找到特征点，进行挖洞标记，之后加以切割分析。
[0004]但是，在实际分析过程中，经常会遇到缺陷位置不清楚或者特征点很难寻找的情况，这时就需要首先通过扫描式电子显微镜(Scanning Electron Microscope, SEM)加以扫描并拍照，记录大概位置，然后将待测芯片放入FIB中，根据照片寻找特征点。然而却经常遇到这一过程需要重复多次的情况，而每次使用FIB时，需要进行预热，以及电子束和离子束的聚焦等过程，因此会耗费大量的时间。而由于FIB造价高昂，因此一般工厂中其数量有限，因此使用机时紧张，所以上述情况无疑会给实际操作中带来很大麻烦。
[0005]针对这种情况，很有必要寻找一种新的方法来对缺陷做精确标记，以突破只能使用FIB进行标记所带来的不便。
【发明内容】
[0006]本发明的目的在于，提供一种芯片失效分析方法及芯片失效分析标记，能够突破FIB离子束挖坑做标记的限制，从而提高效率。
[0007]为解决上述技术问题，一种芯片失效分析方法，包括:
[0008]提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记；
[0009]将所述待测芯片放置于FIB中，利用电子束照射所述第一标记以形成一氧化膜，从而形成在离子束下可识别的芯片失效分析标记。
[0010]可选的，对于所述的芯片失效分析方法，在SEM下将所述芯片的缺陷位置做第一标记的方法包括:
[0011]利用SEM的电子束持续照射大于等于20s以形成积碳。
[0012]可选的，对于所述的芯片失效分析方法，所述电子束照射时调整电压为lkV_3kV。
[0013]可选的，对于所述的芯片失效分析方法，所述SEM的电子束标记精度为30nm-100nmo
[0014]可选的，对于所述的芯片失效分析方法，所述电子束照射所述第一标记以形成一氧化膜时，FIB的电压为l_3kV，电子束电流为1_2ηΑ，照射时间为大于90s。
[0015]可选的，对于所述的芯片失效分析方法，所述提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记之前还包括:
[0016]将所述待测芯片置于SEM中，利用电子束随机扫描直到发现缺陷位置。
[0017]可选的，对于所述的芯片失效分析方法，所述形成在离子束下可识别的芯片失效分析标记之后，还包括:
[0018]利用FIB进行切割分析。
[0019]本发明提供一种芯片失效分析标记，所述芯片失效分析标记靠近芯片上的缺陷处，其中，所述芯片失效分析标记为一氧化膜，所述氧化膜在离子束下可识别。
[0020]可选的，对于所述的芯片失效分析标记，所述氧化膜的宽度为30nm-100nm。
[0021]与现有技术相比，本发明提供的芯片失效分析方法及芯片失效分析标记，采用SEM在缺陷位置形成第一标记，之后利用FIB的电子束使得第一标记成为一氧化膜，该氧化膜能够被SEM的离子束识别，因而就可以成为芯片失效分析标记。这避免了利用FIB离子束挖洞之前可能出现的寻找不到特征点的情况，节省了操作时间，可靠性高，并且在SEM中能够达到30nm的精度，能够满足实际需求。
【专利附图】
【附图说明】
[0022]图1为本发明一实施例中芯片失效分析方法的流程图；
[0023]图2-图4为本发明一实施例中芯片失效分析方法中的芯片结构的示意图；
[0024]图5为本发明实施例的芯片失效分析方法形成的芯片失效分析标记在FIB离子束下的显示照片。
【具体实施方式】
[0025]下面将结合示意图对本发明的芯片失效分析方法及芯片失效分析标记进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0026]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0027]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0028]本发明的核心思想在于，提供一种芯片失效分析方法，包括:
[0029]步骤S101，提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记；
[0030]步骤S102，将所述待测芯片放置于FIB中，利用电子束照射所述第一标记以形成一氧化膜，从而形成在离子束下可识别的芯片失效分析标记。
[0031]基于上述思想，本发明可以获得一种芯片失效分析标记，所述芯片失效分析标记靠近芯片上的缺陷处，其中，所述芯片失效分析标记为一氧化膜，所述氧化膜在离子束下可识别。
[0032]本发明通过采用SEM在缺陷位置形成第一标记，之后利用FIB的电子束使得第一标记成为一氧化膜，该氧化膜能够被SEM的离子束识别，因而就可以成为芯片失效分析标记。这避免了利用FIB离子束挖洞之前可能出现的寻找不到特征点的情况，节省了操作时间，可靠性高，并且在SEM中能够达到30nm的精度，能够满足实际需求。
[0033]以下列举所述芯片失效分析方法及芯片失效分析标记的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0034]请结合图1以及图2-图4，具体说明本发明的芯片失效分析方法。其中，图1为本发明一实施例中芯片失效分析方法的流程图，图2-图4为本发明一实施例中芯片失效分析方法中的过程示意图。
[0035]首先，如图1所示，进行步骤S101，提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记。在执行该步骤之前，还需在SEM下寻找缺陷位置，较佳的，采用SEM随机扫描以尽可能快速的寻找到缺陷所在位置。当然，根据不同的情况，对于已知缺陷位置的待测芯片来讲，可以直接进行该步骤。
[0036]具体的，在寻找到缺陷位置后，利用SEM做第一标记，考虑到当电子束扫描时间过长时，会在样品上形成积碳，从而和未扫描区域形成颜色上对比。因此，所述做第一标记即为使电子束照射目标位置，持续一段时间，优选为20s以上，从而形成的积碳即为所述第一标记。如图2所示，区域10为包括寻找到的有缺陷位置的区域，在目标位置采用电子束照射，形成积碳，即第一标记11。较佳的，为了使得积碳的形成更容易，也使得形成的积碳便于识别，使得电子束处于大电流，低电压的模式，例如，本实施例中采用的电压为lkV-3kV。
[0037]SEM的操作需求较低，并且选择迅速，相比采用FIB或者先利用SEM寻找拍照，后利用FIB标记的操作，在时间上和准确度上大大提高。
[0038]在本实施例中，为了达到较佳的分辨效果，使得所述SEM的电子束标记精度为30nm-100nm,即第一标记11的宽度为30nm-100nm,本实施例中为30nm。可以理解的是，本发明对此精度的限制时考虑到使用SEM做的第一标记能够匹配现有技术中利用FIB做的标记，从而使得既能够时间节省也能够达到较佳的效果，满足实际需要。当然，根据实际需要，以及SEM的精确程度，所述电子束标记精度可以是小于30nm，并适当结合不同的放大倍率和扫描框，此亦在本发明的思想之内。
[0039]然后，进行步骤S102，将所述待测芯片放置于FIB中，利用FIB中的发射器20形成电子束照射所述第一标记11以形成一氧化膜12，从而形成在离子束下可识别的芯片失效分析标记，如图3所示。这是考虑到采用SEM形成的积碳较薄，若直接放置于FIB的离子束下，离子束很难识别，因此采用FIB的电子束处理第一标记11。图3示出为利用FIB的电子束进行照射的过程，在此过程中，较佳的，所述FIB的电压为l_3kV，电子束电流为1_2ηΑ，照射时间为大于90s，在本实施例中，采用FIB的电压为2kV，电子束电流为1.4nA，时间为两分钟，从而使得第一标记11逐渐变为氧化膜12。如图4所示，经过FIB的电子束照射后，形成了材质为氧化膜的芯片失效分析标记13。
[0040]经过上述过程，可以得到本发明的芯片失效分析标记，所述芯片失效分析标记靠近芯片上的缺陷处，具体的，所述芯片失效分析标记为一氧化膜，所述氧化膜在离子束下可识别，较优的，所述氧化膜的宽度为30nm-100nm，以适应实际操作需要。
[0041]之后，采用FIB进行切割分析，可以采取现有技术中的方法进行，本发明对此不作详述。
[0042]请参考图5，其为采用本发明实施例的芯片失效分析方法形成的芯片失效分析标记在FIB离子束下的显示照片，可以明显的看出，图5中央存在一白亮条状结构，此即为芯片失效分析标记，该标记的效果显著，能够达到利用FIB离子束挖洞所形成的标记相同的效果。
[0043]本发明提供的芯片失效分析方法及芯片失效分析标记，采用SEM在缺陷位置形成第一标记，之后利用FIB的电子束使得第一标记成为一氧化膜，该氧化膜能够被SEM的离子束识别，因而就可以成为芯片失效分析标记。这避免了利用FIB离子束挖洞之前可能出现的寻找不到特征点的情况，节省了操作时间，可靠性高，并且在SEM中能够达到30nm的精度，能够满足实际需求。
[0044]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种芯片失效分析方法，包括: 提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记； 将所述待测芯片放置于FIB中，利用电子束照射所述第一标记以形成一氧化膜，从而形成在离子束下可识别的芯片失效分析标记。
2.如权利要求1所述的芯片失效分析方法，其特征在于，在SEM下将所述芯片的缺陷位置做第一标记的方法包括: 利用SEM的电子束持续照射大于等于20s以形成积碳。
3.如权利要求2所述的芯片失效分析方法，其特征在于，所述电子束照射时调整电压为 lkV-3kV。
4.如权利要求2所述的芯片失效分析方法，其特征在于，所述SEM的电子束标记精度为30nm-100nm。
5.如权利要求1所述的芯片失效分析方法，其特征在于，所述电子束照射所述第一标记以形成一氧化膜时，FIB的电压为l_3kV，电子束电流为1_2ηΑ，照射时间为大于90s。
6.如权利要求1所述的芯片失效分析方法，其特征在于，所述提供待测芯片，在SEM下将所述芯片的缺陷位置做第一标记之前还包括: 将所述待测芯片置于SEM中，利用电子束随机扫描直到发现缺陷位置。
7.如权利要求1所述的芯片失效分析方法，其特征在于，所述形成在离子束下可识别的芯片失效分析标记之后，还包括: 利用FIB进行切割分析。
8.—种芯片失效分析标记，所述芯片失效分析标记靠近芯片上的缺陷处，其特征在于，所述芯片失效分析标记为一氧化膜，所述氧化膜在离子束下可识别。
9.如权利要求8所述的芯片失效分析标记，其特征在于，所述氧化膜的宽度为30nm-100nm。
【文档编号】G01R31/311GK104425297SQ201310365572
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】杨梅, 殷原梓, 文智慧, 高保林, 赵利利 申请人:中芯国际集成电路制造(上海)有限公司