测试pad共享电路的制作方法
测试pad共享电路的制作方法
【专利摘要】本发明公开了一种测试pad共享电路，该电路包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试，本发明通过增加少量MOS管对面积增加不多但有效减少了测试pad数量，从而有效减少芯片面积浪费。
【专利说明】测试pad共享电路
【技术领域】
[0001]本发明关于一种测试pad共享电路，特别是涉及一种可使测试pad测试多个电路的测试pad共享电路。
【背景技术】
[0002]目前集成电路越来越复杂，功能越来越强大，生产制造工艺也越来越先进，典型工艺走线宽度仅0.18um、0.13um、90nm、45nm甚至更窄，为保证各电路的正常工作，除了在裸片(Die)外的正常引出脚进行测试外，在一些关键点通常放置一些测试焊盘(pad)以便于在出现问题时进行问题追踪。随着集成电路复杂度的提高，需要放置追踪焊盘的点越来越多，因为测试焊盘一般面积很大如60X60um，且其上下一般不宜放置电路，故放置较多测试pad非常浪费芯片面积，因此需要一个测试pad能够测试更多电路。
[0003]图1为现有技术中利用测试pad进行电路测试的电路示意图。如图1所示，测试padl2直接与高压电路10相连用于检测高压，测试padl2通过一 NMOS管与低压电路11相连以在控制电压VC的控制下检测低压。这种结构虽然使得一个测试pad可以测试两个电路，但仍然效率不高，浪费芯片面积。
【发明内容】
[0004]为克服上述现有技术存在的问题，本发明的主要目的在于提供一种测试pad共享电路，其能够使得一个测试pad可以测试三种电路，提高测试pad的利用率，节省芯片面积。
[0005]为达上述及其它目的，本发明提供了 一种测试pad共享电路，包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试。
[0006]进一步地，该控制电路包括一负压测试控制电路、一正高压测试控制电路及一正低压测试控制电路，当需要测试该负压电路输入输出性能时，仅该负压测试控制电路工作，控制该测试pad测试该负压电路；当需要测试该正高压电路输入输出性能时，仅该正高压测试控制电路工作，控制该测试pad测试该正高压电路；当需要测试该正低压电路输入输出性能时，仅该正低压测试控制电路工作，控制该测试pad测试该正低压电路。
[0007]进一步地，当需要测试该负压电路输入性能时，在该测试pad输入预定负压，此时仅该负压测试控制电路工作，通过该负压测试控制电路可以给该负压电路施加预定负压，而系统控制该负压电路向外输出负压时，此时仅该负压测试控制电路工作，则可通过该测试pad测量其负压输出。
[0008]进一步地,当需要测试该正高压电路输入性能时,在该测试pad输入预定高压,此时仅该正高压测试控制电路正常工作，通过该正高压测试控制电路可给该正高压电路施加预定高压，而系统控制该正高压电路向外输出高压时，此时仅该正高压测试控制电路正常工作，则可通过该测试pad测量其高压输出。[0009]进一步地，当需要测试该正低压电路输入性能时，在该测试pad输入预定正压低压，此时仅该正低压测试控制电路213正常工作，通过该正低压测试控制电路可以给该正低压电路施加预定正压低压，而系统控制该正低压电路向外输出正压低压时，仅该正低压测试控制电路正常工作，则可通过该测试pad测量其正压低压输出。
[0010]进一步地，该负压测试控制电路包括第二 NMOS管，该第二 NMOS管栅极接地，漏极和源极分别接该测试pad和该负压电路，衬底接该负压电路侧的源极。
[0011 ] 进一步地，该正高压测试控制电路包括第二 PMOS管，该第二 PMOS管栅极接地，源极和漏极分别接该测试pad和该正高压电路，衬底接该测试pad侧的源极。
[0012]进一步地，该正低压测试控制电路包括第一 PMOS管及第一 NMOS管，该第一 PMOS管栅极接地，源极接该测试pad，漏极接该第一 NMOS管漏极，衬底接该测试pad侧的源极，该第一 NMOS管栅极接控制信号，源极接该正低压电路。
[0013]与现有技术相比，本发明一种测试pad共享电路通过增加少量MOS管控制测试pad分别对负压电路、正高压电路或正低压电路进行输入或输出测试，实现了面积增加不多(一般MOS管仅占用几um面积)但使得一个测试pad可以测试三个电路的目的，可有效减少测试pad的数量，从而有效减少芯片面积浪费。
【专利附图】
【附图说明】
[0014]图1为现有技术中利用测试pad进行电路测试的电路示意图；
[0015]图2为本发明一种测试pad共享电路之较佳实施例的电路图。
【具体实施方式】
[0016]以下通过特定的具体实例并结合【专利附图】
【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0017]图2为本发明一种测试pad共享电路之较佳实施例的电路图。如图2所示，本发明一种测试pad共享电路，使负压电路、正高压电路及正低压电路共享一个测试pad，其包括:测试pad20以及控制电路21。
[0018]其中，控制电路21用于连接测试pad20及负压电路、正高压电路及正低压电路，以于按照测试目的控制测试pad20分别对负压电路、正高压电路或正低压电路进行输入或输出测试，其包括一负压测试控制电路211、一正高压测试控制电路212及一正低压测试控制电路213;当需要测试负压电路输入性能时，在测试pad20输入预定负压，此时仅负压测试控制电路211工作，通过控制电路21可以给负压电路施加预定负压，而系统控制负压电路向外输出负压时，此时仅负压测试控制电路211工作，则可以在测试pad20测量其负压输出，此时高压测试控制电路212和正低压测试控电路213均截止，起到将负压电路和正高压/正低压电路隔离的作用；当需要测试正高压电路输入性能时，在测试pad20输入预定高压，此时仅正高压测试控制电路212正常工作，通过控制电路21可以给正高压电路施加预定高压，而系统控制正高压电路向外输出高压时，此时仅高压测试控制电路212正常工作，则可以在测试pad20测量其高压输出，此时负压测试控制电路211截止，起到将正压电路和负压电路隔离的作用；当需要测试正低压电路输入性能时，在测试pad20输入预定正压低压，此时仅正低压测试控制电路213正常工作，通过控制电路21可以给正低压电路施加预定正压低压，而系统控制正低压电路向外输出正压低压时，仅正低压测试控制电路213正常工作，则可以在测试pad20测量其正压低压输出，此时负压测试控制电路211截止，起到将正压电路和负压电路隔离的作用。
[0019]在本发明较佳实施例中，负压测试控制电路211包括一 NMOS管N2 (第二 NMOS管)，该NMOS管N2栅极接地，漏极和源极分别接测试pad20和负压电路，为避免正压穿通，其衬底接负压电路侧的源极；正高压测试控制电路212包括一 PMOS管P2 (第二 PMOS管)，该PMOS管P2栅极接地，源极和漏极分别接测试pad20和正高压电路，衬底接测试pad20侧的源极；正低压测试控制电路213包括一 PMOS管Pl (第一 PMOS管)及一 NMOS管NI (第一NMOS管)，该PMOS管Pl栅极接地，源极接测试pad20，漏极接NMOS管NI漏极，衬底接测试pad20侧的源极，NMOS管NI栅极接控制信号VC，源极接正低压电路。
[0020]外加低压时，Pl导通，控制信号VC设高使NI导通，外加电压加至正低压电路，若正低压电路向外传送低电压，设置控制信号VC使NI导通，该低压加至Pl漏极，Pl栅极接地，由于PMOS管的对称性故Pl也导通，在测试pad20可以检测该低压输出；外加高压时，Pl、P2都导通，但控制信号VC为低，使高压仅进入正高压电路，当正高压电路向外输出电压时，该输出电压时，因P2的对称性，该高压也会使P2导通，从而在测试pad20可以检测该高压；当测试负压电路时，输入负压会使得N2导通，输入电压被送至负压电路，而当负压电路需要向外输出时，由于NMOS管的对称性，该负压同样使N2导通，输出负压被传送至测试pad20。
[0021]可见，本发明一种测试pad共享电路通过增加少量MOS管控制测试pad分别对负压电路、正高压电路或正低压电路进行输入或输出测试，实现了面积增加不多(一般MOS管仅占用几um面积)但使得一个测试pad可以测试三个电路的目的，可有效减少测试pad的数量，从而有效减少芯片面积浪费。
[0022]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种测试pad共享电路，其特征在于:该电路包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试。
2.如权利要求1所述的一种测试pad共享电路，其特征在于:该控制电路包括一负压测试控制电路、一正高压测试控制电路及一正低压测试控制电路，当需要测试该负压电路输入输出性能时，仅该负压测试控制电路工作，控制该测试pad测试该负压电路；当需要测试该正高压电路输入输出性能时，仅该正高压测试控制电路工作，控制该测试pad测试该正高压电路；当需要测试该正低压电路输入输出性能时，仅该正低压测试控制电路工作，控制该测试pad测试该正低压电路。
3.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该负压电路输入性能时，在该测试pad输入预定负压，此时仅该负压测试控制电路工作，通过该负压测试控制电路可以给该负压电路施加预定负压，而系统控制该负压电路向外输出负压时，此时仅该负压测试控制电路工作，则可通过该测试pad测量其负压输出。
4.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该正高压电路输入性能时，在该测试pad输入预定高压，此时仅该正高压测试控制电路正常工作，通过该正高压测试控制电路可给该正高压电路施加预定高压，而系统控制该正高压电路向外输出高压时，此时仅该正高压测试控制电路正常工作，则可通过该测试pad测量其高压输出。
5.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该正低压电路输入性能时，在该测试pad输入预定正压低压，此时仅该正低压测试控制电路正常工作，通过该正低压测试控制电路可以给该正低压电路施加预定正压低压，而系统控制该正低压电路向外输出正压低压时，仅该正低压测试控制电路正常工作，则可通过该测试pad测量其正压低压输出。
6.如权利要求2所述的一种测试pad共享电路，其特征在于:该负压测试控制电路包括第二 NMOS管，该第二 NMOS管栅极接地，漏极和源极分别接该测试pad和该负压电路，衬底接该负压电路侧的源极。
7.如权利要求2所述的一种测试pad共享电路，其特征在于:该正高压测试控制电路包括第二 PMOS管，该第二 PMOS管栅极接地，源极和漏极分别接该测试pad和该正高压电路，衬底接该测试pad侧的源极。
8.如权利要求2所述的一种测试pad共享电路，其特征在于:该正低压测试控制电路包括第一 PMOS管及第一 NMOS管，该第一 PMOS管栅极接地，源极接该测试pad，漏极接该第一 NMOS管漏极，衬底接该测试pad侧的源极，该第一 NMOS管栅极接控制信号，源极接该正低压电路。
【文档编号】G01R31/28GK103760488SQ201410010402
【公开日】2014年4月30日 申请日期:2014年1月9日 优先权日:2014年1月9日
【发明者】杨光军 申请人:上海华虹宏力半导体制造有限公司
【专利摘要】本发明公开了一种测试pad共享电路，该电路包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试，本发明通过增加少量MOS管对面积增加不多但有效减少了测试pad数量，从而有效减少芯片面积浪费。
【专利说明】测试pad共享电路
【技术领域】
[0001]本发明关于一种测试pad共享电路，特别是涉及一种可使测试pad测试多个电路的测试pad共享电路。
【背景技术】
[0002]目前集成电路越来越复杂，功能越来越强大，生产制造工艺也越来越先进，典型工艺走线宽度仅0.18um、0.13um、90nm、45nm甚至更窄，为保证各电路的正常工作，除了在裸片(Die)外的正常引出脚进行测试外，在一些关键点通常放置一些测试焊盘(pad)以便于在出现问题时进行问题追踪。随着集成电路复杂度的提高，需要放置追踪焊盘的点越来越多，因为测试焊盘一般面积很大如60X60um，且其上下一般不宜放置电路，故放置较多测试pad非常浪费芯片面积，因此需要一个测试pad能够测试更多电路。
[0003]图1为现有技术中利用测试pad进行电路测试的电路示意图。如图1所示，测试padl2直接与高压电路10相连用于检测高压，测试padl2通过一 NMOS管与低压电路11相连以在控制电压VC的控制下检测低压。这种结构虽然使得一个测试pad可以测试两个电路，但仍然效率不高，浪费芯片面积。
【发明内容】
[0004]为克服上述现有技术存在的问题，本发明的主要目的在于提供一种测试pad共享电路，其能够使得一个测试pad可以测试三种电路，提高测试pad的利用率，节省芯片面积。
[0005]为达上述及其它目的，本发明提供了 一种测试pad共享电路，包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试。
[0006]进一步地，该控制电路包括一负压测试控制电路、一正高压测试控制电路及一正低压测试控制电路，当需要测试该负压电路输入输出性能时，仅该负压测试控制电路工作，控制该测试pad测试该负压电路；当需要测试该正高压电路输入输出性能时，仅该正高压测试控制电路工作，控制该测试pad测试该正高压电路；当需要测试该正低压电路输入输出性能时，仅该正低压测试控制电路工作，控制该测试pad测试该正低压电路。
[0007]进一步地，当需要测试该负压电路输入性能时，在该测试pad输入预定负压，此时仅该负压测试控制电路工作，通过该负压测试控制电路可以给该负压电路施加预定负压，而系统控制该负压电路向外输出负压时，此时仅该负压测试控制电路工作，则可通过该测试pad测量其负压输出。
[0008]进一步地,当需要测试该正高压电路输入性能时,在该测试pad输入预定高压,此时仅该正高压测试控制电路正常工作，通过该正高压测试控制电路可给该正高压电路施加预定高压，而系统控制该正高压电路向外输出高压时，此时仅该正高压测试控制电路正常工作，则可通过该测试pad测量其高压输出。[0009]进一步地，当需要测试该正低压电路输入性能时，在该测试pad输入预定正压低压，此时仅该正低压测试控制电路213正常工作，通过该正低压测试控制电路可以给该正低压电路施加预定正压低压，而系统控制该正低压电路向外输出正压低压时，仅该正低压测试控制电路正常工作，则可通过该测试pad测量其正压低压输出。
[0010]进一步地，该负压测试控制电路包括第二 NMOS管，该第二 NMOS管栅极接地，漏极和源极分别接该测试pad和该负压电路，衬底接该负压电路侧的源极。
[0011 ] 进一步地，该正高压测试控制电路包括第二 PMOS管，该第二 PMOS管栅极接地，源极和漏极分别接该测试pad和该正高压电路，衬底接该测试pad侧的源极。
[0012]进一步地，该正低压测试控制电路包括第一 PMOS管及第一 NMOS管，该第一 PMOS管栅极接地，源极接该测试pad，漏极接该第一 NMOS管漏极，衬底接该测试pad侧的源极，该第一 NMOS管栅极接控制信号，源极接该正低压电路。
[0013]与现有技术相比，本发明一种测试pad共享电路通过增加少量MOS管控制测试pad分别对负压电路、正高压电路或正低压电路进行输入或输出测试，实现了面积增加不多(一般MOS管仅占用几um面积)但使得一个测试pad可以测试三个电路的目的，可有效减少测试pad的数量，从而有效减少芯片面积浪费。
【专利附图】
【附图说明】
[0014]图1为现有技术中利用测试pad进行电路测试的电路示意图；
[0015]图2为本发明一种测试pad共享电路之较佳实施例的电路图。
【具体实施方式】
[0016]以下通过特定的具体实例并结合【专利附图】
【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0017]图2为本发明一种测试pad共享电路之较佳实施例的电路图。如图2所示，本发明一种测试pad共享电路，使负压电路、正高压电路及正低压电路共享一个测试pad，其包括:测试pad20以及控制电路21。
[0018]其中，控制电路21用于连接测试pad20及负压电路、正高压电路及正低压电路，以于按照测试目的控制测试pad20分别对负压电路、正高压电路或正低压电路进行输入或输出测试，其包括一负压测试控制电路211、一正高压测试控制电路212及一正低压测试控制电路213;当需要测试负压电路输入性能时，在测试pad20输入预定负压，此时仅负压测试控制电路211工作，通过控制电路21可以给负压电路施加预定负压，而系统控制负压电路向外输出负压时，此时仅负压测试控制电路211工作，则可以在测试pad20测量其负压输出，此时高压测试控制电路212和正低压测试控电路213均截止，起到将负压电路和正高压/正低压电路隔离的作用；当需要测试正高压电路输入性能时，在测试pad20输入预定高压，此时仅正高压测试控制电路212正常工作，通过控制电路21可以给正高压电路施加预定高压，而系统控制正高压电路向外输出高压时，此时仅高压测试控制电路212正常工作，则可以在测试pad20测量其高压输出，此时负压测试控制电路211截止，起到将正压电路和负压电路隔离的作用；当需要测试正低压电路输入性能时，在测试pad20输入预定正压低压，此时仅正低压测试控制电路213正常工作，通过控制电路21可以给正低压电路施加预定正压低压，而系统控制正低压电路向外输出正压低压时，仅正低压测试控制电路213正常工作，则可以在测试pad20测量其正压低压输出，此时负压测试控制电路211截止，起到将正压电路和负压电路隔离的作用。
[0019]在本发明较佳实施例中，负压测试控制电路211包括一 NMOS管N2 (第二 NMOS管)，该NMOS管N2栅极接地，漏极和源极分别接测试pad20和负压电路，为避免正压穿通，其衬底接负压电路侧的源极；正高压测试控制电路212包括一 PMOS管P2 (第二 PMOS管)，该PMOS管P2栅极接地，源极和漏极分别接测试pad20和正高压电路，衬底接测试pad20侧的源极；正低压测试控制电路213包括一 PMOS管Pl (第一 PMOS管)及一 NMOS管NI (第一NMOS管)，该PMOS管Pl栅极接地，源极接测试pad20，漏极接NMOS管NI漏极，衬底接测试pad20侧的源极，NMOS管NI栅极接控制信号VC，源极接正低压电路。
[0020]外加低压时，Pl导通，控制信号VC设高使NI导通，外加电压加至正低压电路，若正低压电路向外传送低电压，设置控制信号VC使NI导通，该低压加至Pl漏极，Pl栅极接地，由于PMOS管的对称性故Pl也导通，在测试pad20可以检测该低压输出；外加高压时，Pl、P2都导通，但控制信号VC为低，使高压仅进入正高压电路，当正高压电路向外输出电压时，该输出电压时，因P2的对称性，该高压也会使P2导通，从而在测试pad20可以检测该高压；当测试负压电路时，输入负压会使得N2导通，输入电压被送至负压电路，而当负压电路需要向外输出时，由于NMOS管的对称性，该负压同样使N2导通，输出负压被传送至测试pad20。
[0021]可见，本发明一种测试pad共享电路通过增加少量MOS管控制测试pad分别对负压电路、正高压电路或正低压电路进行输入或输出测试，实现了面积增加不多(一般MOS管仅占用几um面积)但使得一个测试pad可以测试三个电路的目的，可有效减少测试pad的数量，从而有效减少芯片面积浪费。
[0022]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种测试pad共享电路，其特征在于:该电路包括测试pad及一控制电路，该控制电路用于连接该测试pad及负压电路、正高压电路及正低压电路，以于按照测试目的控制该测试pad分别对该负压电路、该正高压电路或该正低压电路进行输入或输出测试。
2.如权利要求1所述的一种测试pad共享电路，其特征在于:该控制电路包括一负压测试控制电路、一正高压测试控制电路及一正低压测试控制电路，当需要测试该负压电路输入输出性能时，仅该负压测试控制电路工作，控制该测试pad测试该负压电路；当需要测试该正高压电路输入输出性能时，仅该正高压测试控制电路工作，控制该测试pad测试该正高压电路；当需要测试该正低压电路输入输出性能时，仅该正低压测试控制电路工作，控制该测试pad测试该正低压电路。
3.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该负压电路输入性能时，在该测试pad输入预定负压，此时仅该负压测试控制电路工作，通过该负压测试控制电路可以给该负压电路施加预定负压，而系统控制该负压电路向外输出负压时，此时仅该负压测试控制电路工作，则可通过该测试pad测量其负压输出。
4.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该正高压电路输入性能时，在该测试pad输入预定高压，此时仅该正高压测试控制电路正常工作，通过该正高压测试控制电路可给该正高压电路施加预定高压，而系统控制该正高压电路向外输出高压时，此时仅该正高压测试控制电路正常工作，则可通过该测试pad测量其高压输出。
5.如权利要求2所述的一种测试pad共享电路，其特征在于:当需要测试该正低压电路输入性能时，在该测试pad输入预定正压低压，此时仅该正低压测试控制电路正常工作，通过该正低压测试控制电路可以给该正低压电路施加预定正压低压，而系统控制该正低压电路向外输出正压低压时，仅该正低压测试控制电路正常工作，则可通过该测试pad测量其正压低压输出。
6.如权利要求2所述的一种测试pad共享电路，其特征在于:该负压测试控制电路包括第二 NMOS管，该第二 NMOS管栅极接地，漏极和源极分别接该测试pad和该负压电路，衬底接该负压电路侧的源极。
7.如权利要求2所述的一种测试pad共享电路，其特征在于:该正高压测试控制电路包括第二 PMOS管，该第二 PMOS管栅极接地，源极和漏极分别接该测试pad和该正高压电路，衬底接该测试pad侧的源极。
8.如权利要求2所述的一种测试pad共享电路，其特征在于:该正低压测试控制电路包括第一 PMOS管及第一 NMOS管，该第一 PMOS管栅极接地，源极接该测试pad，漏极接该第一 NMOS管漏极，衬底接该测试pad侧的源极，该第一 NMOS管栅极接控制信号，源极接该正低压电路。
【文档编号】G01R31/28GK103760488SQ201410010402
【公开日】2014年4月30日 申请日期:2014年1月9日 优先权日:2014年1月9日
【发明者】杨光军 申请人:上海华虹宏力半导体制造有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1