一种半导体器件最终测试的连接方法
【专利摘要】本发明公开了一种半导体器件最终测试的连接方法，包括测试机，FT测试板，其中，所述测试机和所述FT测试板之间设置有至少一PCB连接卡，所述测试机和所述FT测试板通过所述PCB连接卡连接，通过PCB连接卡连接FT测试板和测试机，避免反复插拔信号线，同时减少了传输过程中对信号的影响，最大限度的保证了测试信号的稳定性，保证FT测试的准确性，操作简单高效。
【专利说明】一种半导体器件最终测试的连接方法
【技术领域】
[0001]本发明涉及一种测试连接结构，尤其涉及一种半导体器件最终测试的连接方法。【背景技术】
[0002]随着半导体器件工艺的发展，产品越来越复杂，最终测试(FinalTest，简称:FT)测试需要的PCB板对于信号的要求越来越高；如图1所示，一种现有的FT测试结构，电源线3连接FT测试板5和测试机I，在通过信号线连接FT测试板5和测试机1，信号线4需要手动插拔连接，会使信号在传输的过程中受到信号线的质量、接头2接触以及信号线4长度的影响，特别是在进行Vmin测试的时候，会影响到测试结果的准确性。
[0003]中国专利(CN102096038A)公开了基于FPGA的VIP模块的FT测试方法，在FPGA中设计一个发送数据模块；将IXDC的VSYNC取反，作为FPGA送出数据的时序；FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序和发送数据的时序是一致的；将采样到的数据和发送的数据对比，测试VIP是否正常工作。本发明能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚，来辅助待测芯片的FT测试。
[0004]中国专利(CN201654070U)公开了一种FT测试机台控制盒，包括装有控制电路的盒体和盖子，其特征在于:所述的盖子上表面设有与控制电路的单片机输入端连接的按键，所述的单片机输出端连接有电子继电器。本实用新型可用在不同FT机台上面将原先手动对被测试板的通电、断电等动作，转变为单片机自动控制，缩短测试时间，而且用电子继电器代替机械式继电器，响应速度快，成本低，寿命长。
【发明内容】
[0005]有鉴于此，本发明提出一种半导体器件最终测试的连接方法，以解决上述信号在传输的过程中受到信号线的质量、接头接触以及信号线长度的影响，影响到测试结果的准确性的问题。
[0006]为达到上述目的，本发明的技术方案是这样实现的:
[0007]—种半导体器件最终测试的连接方法，包括测试机，FT测试板，其中，所述测试机和所述FT测试板之间设置有至少一 PCB连接卡，所述测试机和所述FT测试板通过所述PCB连接卡连接。
[0008]上述半导体器件最终测试的连接方法，其中，每个所述PCB连接卡同向间隔排列并连接所述测试机和所述FT测试机。
[0009]上述半导体器件最终测试的连接方法，其中，每个所述PCB连接卡上均设有若干金手指和若干PCB线路。
[0010]上述半导体器件最终测试的连接方法，其中，若干所述金手指对称设置于所述PCB连接卡的两端。
[0011]上述半导体器件最终测试的连接方法，其中，任意所述PCB线路连接对称设置于所述PCB连接卡上的两个所述金手指。[0012]上述半导体器件最终测试的连接方法，其中，对称设置于所述PCB连接卡上的每两个所述金手指之间的距离均相等。
[0013]上述半导体器件最终测试的连接方法，其中，相邻的两个连接所述金手指的所述PCB线路之间的距离相等。
[0014]本发明由于采用了上述技术，产生的积极效果是:
[0015]通过本发明的使用，通过PCB连接卡连接FT测试板和测试机，避免反复插拔信号线，同时减少了传输过程中对信号的影响，最大限度的保证了测试信号的稳定性，保证FT测试的准确性，操作简单高效。
【专利附图】
【附图说明】
[0016]构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0017]图1为现有技术中FT测试结构的结构示意图；
[0018]图2为本发明的一种新型FT测试连接方案的结构示意图；
[0019]图3为本发明的一种新型FT测试连接方案的结构的侧视图；
[0020]图4为本发明的一种新型FT测试连接方案中PCB连接卡的结构示意图。
【具体实施方式】
[0021]下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
[0022]实施例:
[0023]请结合图2至图4所示，本发明的一种半导体器件最终测试的连接方法，包括测试机I，FT测试板5，其特征在于，测试机I和FT测试板5之间设置有至少一 PCB连接卡6，测试机I和FT测试板5通过PCB连接卡6连接。
[0024]本发明在上述基础上还具有以下实施方式，请继续参见图2-4所示，
[0025]本发明的进一步实施例中，每个PCB连接卡6同向间隔排列并连接测试机I和FT测试机5。
[0026]本发明的进一步实施例中，每个PCB连接卡6上均设有若干金手指7和若干PCB线路8。
[0027]本发明的进一步实施例中，若干金手指7对称设置于PCB连接卡6的两端。
[0028]本发明的进一步实施例中，任意PCB线路8连接对称设置于PCB连接卡6上的两个金手指7。
[0029]本发明的进一步实施例中，对称设置于PCB连接卡6上的每两个金手指7之间的距离均相等。
[0030]本发明的进一步实施例中，相邻的两个连接金手指7的PCB线路8之间的距离相
坐寸ο
[0031]使用者可根据以下说明进一步的认识本发明的特性及功能，
[0032]在FT测试板5制作的过程中使用与测试机I对应的插槽作为FT的接口，使得PCB连接卡6能够通过FT测试板5上的插槽和测试机I上的插槽将两者连接起来。在PCB连接卡6的设计中需注意PCB线路8之间的间距，能够更好的保证信号传输的准确性；通过本发明的使用，通过PCB连接卡6连接FT测试板5和测试机I，避免反复插拔信号线，同时减少了传输过程中对信号的影响，最大限度的保证了测试信号的稳定性，保证FT测试的准确性，操作简单高效。
[0033]以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
【权利要求】
1.一种半导体器件最终测试的连接方法，包括测试机，FT测试板，其特征在于，所述测试机和所述FT测试板之间设置有至少一 PCB连接卡，所述测试机和所述FT测试板通过所述PCB连接卡连接。
2.根据权利要求1所述的半导体器件最终测试的连接方法，其特征在于，每个所述PCB连接卡同向间隔排列并连接所述测试机和所述FT测试机。
3.根据权利要求1所述的半导体器件最终测试的连接方法，其特征在于，每个所述PCB连接卡上均设有若干金手指和若干PCB线路。
4.根据权利要求3所述的半导体器件最终测试的连接方法，其特征在于，若干所述金手指对称设置于所述PCB连接卡的两端。
5.根据权利要求4所述的半导体器件最终测试的连接方法，其特征在于，任意所述PCB线路连接对称设置于所述PCB连接卡上的两个所述金手指。
6.根据权利要求5所述的半导体器件最终测试的连接方法，其特征在于，对称设置于所述PCB连接卡上的每两个所述金手指之间的距离均相等。
7.根据权利要求5所述的半导体器件最终测试的连接方法，其特征在于，相邻的两个连接所述金手指的所述PCB线路之间的距离相等。
【文档编号】G01R1/02GK103884976SQ201410060151
【公开日】2014年6月25日 申请日期:2014年2月21日 优先权日:2014年2月21日
【发明者】丁育林, 周柯 申请人:上海华力微电子有限公司