硬件木马测试系统的制作方法

硬件木马测试系统的制作方法
【专利摘要】本发明公开了一种硬件木马测试系统，包括：PC机，用于生成测试向量，对FPGA芯片进行编程；控制NI高速数字IO板卡、示波器和FPGA芯片，并接收NI高速数字IO板卡和示波器发送的信号；NI高速数字IO板卡，用于输出测试向量到FPGA芯片，采集FPGA响应信号，并回传至PC机；测试电路，包括FPGA芯片，接收NI高速数字IO板卡输出的测试向量；还包括精密电阻R1和R2，监测FPGA芯片的内核电压和辅助电压功耗变化；示波器，用于自动触发和采集FPGA芯片内核电压和辅助电压功耗变化信号，发送至PC机；精密稳压电源，用于给测试电路供电。本发明进行自动化测试，提高逻辑测试和旁路分析的精度，具有很好的应用价值。
【专利说明】硬件木马测试系统
【技术领域】
[0001]本发明涉及集成电路测试【技术领域】，特别是涉及一种硬件木马测试系统。
【背景技术】
[0002]随着半导体技术、制造技术的发展，硬件外包设计和流片成为全球化趋势，近年来出现了一种针对集成电路芯片的新型硬件攻击方式，称为“硬件木马”。硬件木马主要是指在IC(Integrated Circuit,集成电路)设计和制造过程中人为地恶意添加一些非法电路或者篡改原始设计文件，从而留下“时间炸弹”或“电子后门”等，为后续攻击打开方便之门。硬件木马一旦被人为隐蔽地插入一个复杂的芯片中，要检测出来是十分困难的。第一，硬件木马通常只在非常特殊的值或条件下才能被激活并且发生作用，其他时候对原始电路的功能并无影响，它能躲过传统的结构测试和功能测试；第二，随着IP(Internet Protocol,网络之间互连的协议)核重用技术的发展，SoC(System on Chip，系统芯片)上使用IP软核、固核和硬核的数量增加，检测一个很小的恶意改动是极其困难的，对检测方法的分辨率要求很高；第三，纳米级集成电路与复杂的系统很难通过物理性检测和破坏性反向工程检测出硬件木马，并且成本很高，耗时巨大，特别是当木马被选择性地插入到整体芯片中的一部分时，破坏性反向工程也不能保证剩余的集成电路没有木马；第四，由于硬件木马相对目标电路很小，工艺波动与环境噪声使检测变得十分困难；第五，嵌入式系统、CPU (CentralProcessing Unit,中央处理器)、FPGA(Field — Programmable Gate Array,现场可编程门阵列)等芯片的编程命令没有完全公开，因此很容易存在系统后门，攻击者可以通过这些后门获取系统密钥，接管整个系统的管理权限，从而造成安全隐患。第六，回收利用或者山寨的芯片也会造成芯片可靠性和可信性大大降低。
[0003]近年来硬件木马检测技术发展迅速，主要包括基于失效分析、逻辑测试以及旁路信号分析等检测方法。I)最早的硬件木马检测方法是基于失效分析的方法，主要是应用成熟的失效分析技术，在所要验证的芯片中选取一部分，然后使用精密的仪器设备，如扫描电子显微镜、电子透射显微镜、聚焦离子束、X射线光电子能谱等进行失效分析。然后，由扫描结果重构原始的电路设计，将反向工程设计与原始设计进行比较来判断芯片是否存在硬件木马。这种方法对结构较简单的芯片的检测效果不错，但这种检测方法十分耗时，而且费用不菲，并且随着芯片的集成度越来越高，结构越来越复杂，特别是纳米技术的应用，这种检测方法往往变得无能为力。2)基于逻辑测试的硬件木马检测方法需要产生测试激励，激活电路中活性很低的值和事件，特别是那些不易控制、不易察觉的节点与逻辑，以便以最大的概率激活可能存在的硬件木马。由于这种逻辑测试不受工艺变量和测试噪声的影响，所以能很好地检测出电路中各种小的硬件木马，但是逻辑测试需要找到合适的测试向量以激活木马，需要耗费较多的时间。3)基于旁路信号分析的硬件木马检测方法是目前使用较多的检测方法，主要是通过检测分析电路中的旁路信号，如最大工作频率、延时、功耗、静态及动态电流、电磁和热效应等，来判断电路中是否含存在木马。由于仪器精度局限和测试噪声影响，旁路测试一般用于测试各种类型面积较大的木马。[0004]目前，国内外用得较多的是基于逻辑测试和旁路测试的集成电路硬件木马检测方法，因此，构建高精度、高可靠、自动化的测试系统非常重要。
[0005]现有技术方案一:集成电路测试系统框图如图1所示，其主要工作流程如下:
[0006]I)生成测试向量。在PC(personal computer,个人计算机)机上通过现有的EDA软件工具生成有效的测试向量，在降低原电路门级翻转率的同时，提高硬件木马的活性，以提闻检测精度。
[0007]2) FPGA代码编程。通过PC机对两个FPGA芯片进行编程，把测试向量和自动测试代码写进测试向量生成FPGA中。而另一个测试FPGA用于编程实现Golden(无木马)芯片和Trojan (木马)芯片。
[0008]3)测试与检测。测试时，测试向量生成FPGA给测试FPGA输入激励向量，同时获取其响应信号。通过逻辑分析仪来判断响应信号是否正确，以及应用示波器来采集内核电压的功耗变化，来检测判断是否存在硬件木马。
[0009]该测试系统能较好地进行集成电路硬件木马检测，不过存在以下几个缺点:
[0010]I)测试向量生成FPGA的要求较高。A.对于比较复杂的测试芯片，为了更好地激活木马，测试向量往往很大，这样FPGA需要占用很多资源来存储或产生测试向量。B.测试向量生成FPGA —般只能进行简单的数据处理，难以对返回的响应信号进行详细的分析，另夕卜，其与PC机通信收发数据的速度也较慢(通常采用RS232、SP1、I2C协议等)，这样会降低数据处理的实时性。C.测试向量生成FPGA的驱动能力不一定能满足测试FPGA的需求，并且二者之间需要一定的通信协议，如果测试接口设计不佳，会导致通信误码率的增大。
[0011]2)外接的逻辑分析仪要求较高，要有足够的存储深度和采集速度，这将提高系统的成本。并且，逻辑分析仪与其他测试仪器(如示波器和PC机等)的通信比较复杂，影响自动测试的协调性和简单性。
[0012]3)电路中只针对内核电压进行功耗测试，没有对FPGA的辅助电压进行功耗测试。而辅助电压通常用于FPGA的JTAG接口、数字时钟管理、差分驱动和指定配置管脚等的供电，也容易受到集成电路硬件木马的影响。
[0013]现有技术方案二集成电路硬件木马旁路测试系统如图2所示，其主要工作流程如下:
[0014]I)生成测试向量。在PC机上通过现有的EDA软件工具生成有效的测试向量，在降低原电路门级翻转率的同时，提高硬件木马的活性，以提高检测精度。
[0015]2) FPGA代码编程。通过PC机对FPGA芯片进行编程，以实现Golden芯片和Tro jan芯片，用于测试和比较。
[0016]3)测试与检测。测试时，LabWindow软件程序通过RS232给FPGA发送明文和激励测试向量；同时，通过USB配置示波器，控制和采集内核电压的功耗变化。最后，通过一定的软件算法比较含硬件木马和不含硬件木马的芯片旁路功耗信号，以判断硬件木马是否存在。
[0017]该测试系统能较好的进行集成电路硬件木马检测，不过存在以下几个缺点:
[0018]I)无逻辑测试比较。A.Labffindow软件程序通过RS232给FPGA发送明文和激励测试向量，但是不采集FPGA的响应输出，没有进行功能比较，这样会降低木马测试的精度。B.FPGA与PC机采用RS232通信收发数据的速度较慢，测试效率和实时性会降低，对于大量测试来说，时间成本较高。
[0019]2)电路中只针对内核电压进行功耗测试，没有对FPGA的辅助电压进行功耗测试。而辅助电压通常用于FPGA的JTAG接口、数字时钟管理、差分驱动和指定配置管脚等的供电，也容易受到集成电路硬件木马的影响。

【发明内容】

[0020]基于上述情况，本发明提出了一种硬件木马测试系统，进行自动化测试，提高逻辑测试和旁路分析的精度，具有很好的应用价值。
[0021]为了实现上述目的，本发明技术方案的实施例为:
[0022]一种硬件木马测试系统，包括:
[0023]PC机，用于生成测试向量，对测试电路中的FPGA芯片进行编程；控制NI高速数字IO板卡、示波器和所述FPGA芯片，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理；
[0024]NI高速数字IO板卡，用于将所述PC机生成的所述测试向量输出到所述测试电路中的所述FPGA芯片，同步采集所述FPGA芯片的响应信号，并将所述响应信号回传至所述PC机；
[0025]测试电路，包括所述FPGA芯片，所述FPGA芯片接收所述NI高速数字IO板卡输出的所述测试向量；还包括精密电阻R1和精密电阻R2，所述精密电阻R1用于监测所述FPGA芯片的内核电压功耗变化，所述精密电阻R2用于监测所述FPGA芯片的辅助电压功耗变化；
[0026]示波器，用于自动触发和采集所述FPGA芯片的内核电压和辅助电压功耗变化信号，并将采集的信号发送至所述PC机；
[0027]精密稳压电源，用于给所述测试电路供电。
[0028]与现有技术相比，本发明的有益效果为:
[0029](I)提高自动化测试水平:用NI高速数字IO板卡施加激励源可以保证足够的驱动能力；PC机中有丰富的数学统计、信号处理、并行操作等模块化资源，能极大提高数据处理能力和工作实时性；PC机作为上位机对NI高速数字IO板卡、示波器和FPGA芯片进行时序控制，能够保证各模块之间的同步协调工作，提高自动化测试水平。
[0030](2)提高逻辑测试精度:NI高速数字IO板卡能够及时把FPGA芯片的响应信号采集回PC机进行数据处理，快速对实际响应信号和期望响应信号进行比较，极大提高逻辑测试的精度和实时性；NI高速数字IO板卡有较大的数据存储深度，能够满足大向量数据的逻辑测试。
[0031](3)提高旁路分析的精度:同时对FPGA芯片的内核电压和辅助电压进行功耗测试，提高了硬件木马测试的精度。
【专利附图】

【附图说明】
[0032]图1为现有技术一集成电路测试系统的结构示意图；
[0033]图2为现有技术二集成电路硬件木马旁路测试系统示意图；
[0034]图3为一个实施例中硬件木马测试系统的结构示意图；
[0035]图4为一个实施例中采用LabVIEW软件的硬件木马测试系统的结构示意图；[0036]图5为图4采用LabVIEW软件的硬件木马测试系统的测试预处理流程图；
[0037]图6为图4采用LabVIEW软件的硬件木马测试系统的测试流程图。
【具体实施方式】
[0038]为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的【具体实施方式】仅仅用以解释本发明，并不限定本发明的保护范围。
[0039]一种硬件木马测试系统，如图3所示，包括:
[0040]PC机，用于生成测试向量，对测试电路中的FPGA芯片进行编程；控制NI高速数字IO板卡、示波器和所述FPGA芯片，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理；PC机作为上位机，对NI高速数字IO板卡、示波器和FPGA芯片进行时序控制，保证各模块之间的同步协调工作，提高自动化测试水平，同时PC机有丰富的数学统计、信号处理、并行操作等模块化资源，能极大提高数据处理能力和工作实时性；
[0041]NI高速数字IO板卡，用于将所述PC机生成的所述测试向量输出到所述测试电路中的所述FPGA芯片，同步采集所述FPGA芯片的响应信号，并将所述响应信号回传至所述PC机；用NI高速数字IO板卡施加激励源可以保证足够的驱动能力，同时NI高速数字IO板卡能够及时把FPGA芯片的响应信号采集回PC机中的开发软件进行数据处理，快速对实际响应信号和期望响应信号进行比较，极大提高逻辑测试的精度和实时性；
[0042]测试电路，包括所述FPGA芯片，所述FPGA芯片接收所述NI高速数字IO板卡输出的所述测试向量；还包括精密电阻R1和精密电阻R2，所述精密电阻R1用于监测所述FPGA芯片的内核电压功耗变化，所述精密电阻R2用于监测所述FPGA芯片的辅助电压功耗变化；同时对FPGA芯片的内核电压和辅助电压进行功耗测试，提高了硬件木马测试的精度；
[0043]示波器，用于自动触发和采集所述FPGA芯片的内核电压和辅助电压功耗变化信号，并将采集的信号发送至所述PC机；
[0044]精密稳压电源，用于给所述测试电路供电，保证测试电路的正常工作。
[0045]从以上描述可知，本发明进行自动化测试，提高逻辑测试的精度和旁路分析的精度，适合实际应用。
[0046]作为一个实施例，所述NI高速数字IO板卡提供工作时钟信号给所述测试电路中的所述FPGA芯片，实现同步控制，FPGA芯片不需要外接晶振即可实现同步控制，工作速度加快。
[0047]作为一个实施例，所述PC机应用EDA软件工具生成所述测试向量，应用XilinxISE软件通过JTAG接口对所述测试电路中的所述FPGA芯片进行编程，并将编程得到的程序烧录到所述FPGA芯片的外置flash (存储芯片)中，应用开发软件控制所述NI高速数字IO板卡、FPGA芯片和示波器，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理；在PC机上通过现有的EDA软件工具生成有效的测试向量，在降低原电路门级翻转率的同时，提高硬件木马的活性，提高检测精度；利用XilinxISE软件通过JTAG接口给FPGA芯片编程，程序烧录到FPGA芯片的外置flash里面，防止掉电丢失；应用开发软件进行程序开发，用于控制NI高速数字IO板卡、FPGA芯片和示波器，同时自动完成数据处理。
[0048]作为一个实施例，所述测试电路还包括:
[0049]串口，用于所述FPGA芯片与所述PC机中的所述开发软件进行通信；实现PC机中的开发软件对FPGA芯片的自动控制；
[0050]JTAG接口，用于所述FPGA芯片与所述PC机中的所述Xilinx ISE软件进行通信；在PC机中通过Xilinx ISE软件对FPGA芯片进行编程；
[0051 ] IO接口，用于所述FPGA芯片与所述NI高速数字IO板卡进行通信；NI高速数字IO板卡输出测量向量至FPGA芯片，并采集FPGA芯片的响应信号。
[0052]作为一个实施例，所述测试电路还包括芯片插座，用于插放所述FPGA芯片，方便FPGA芯片的更换，更适合实际应用。
[0053]作为一个实施例，所述示波器通过差分探头采集所述FPGA芯片的内核电压和辅助电压功耗变化信号，利用差分探头测量精密电阻两端电压降，从而实现瞬态电流的测量，提高采集精度。
[0054]作为一个实施例，所述示波器采样率为5Gs/s，带宽为350MHz，采集深度为12.5Mbit/channel，保证大向量数据测试时旁路信号的采集精度。
[0055]作为一个实施例，所述差分探头带宽为500MHz，测量范围为±42V，提高快变旁路信号的采样精度。
[0056]作为一个实施例，所述NI高速数字IO板卡提供的所述工作时钟信号为200MHz以内的可编程时钟信号，FPGA芯片接收NI高速数字IO板卡提供的可编程时钟信号，实现同步控制。
[0057]作为一个实施例，所述精密稳压电源为所述测试电路提供1.2V、2.5V和3.3V的精密电压，用于监测内核电压和辅助电压的功耗变化，从而判断电路中是否存在硬件木马，并给测试电路的其他模块供电，具有较强的驱动能力。
[0058]为了更好地理解本发明，以下详细阐述一个本发明硬件木马测试系统的应用实例，该应用实例是采用LabVIEW软件实现的:
[0059]如图4所示，应用实例硬件木马测试系统，包括:
[0060](I) PC机:PC机可为普通的电脑或者NI公司研发的主机，其主要功能包括三个部分:a.应用EDA工具生成测试向量，用于逻辑功能测试；b.应用XilinxISE软件通过JTAG接口对FPGA芯片进行编程，程序烧录到FPGA芯片的外置flash里面，防止掉电丢失；c.应用LabVIEW软件进行程序开发，用于控制NI高速数字IO板卡、FPGA芯片和示波器，同时接收NI高速数字IO板卡回传的响应信号和示波器发送的采集信号，进行数据处理；
[0061](2) NI高速数字IO板卡:用于输出PC机生成的测试向量，为FPGA芯片提供激励信号，同时把FPGA芯片的响应信号同步采集回LabVIEW软件进行数据处理；为测试电路板提供200MHz以内的可编程时钟信号；
[0062](3)测试电路:a.包括FPGA芯片，FPGA芯片用于模拟ASIC环境，实现被测集成电路的布局布线，这里FPGA芯片采用90nm CMOS技术加工的Xilinx Spartan_3E系列器件，测试电路采用了芯片插座，可方便FPGA芯片的更换；b.包括串口，用于FPGA芯片与PC机中的LabVIEW软件通信，实现自动控制JTAG接口，用于PC机中的Xilinx ISE软件对FPGA芯片的编程；IO接口，用于FPGA芯片接收NI高速数字IO板卡的测试向量，并且输出响应信号；c.FPGA芯片接收高速数字IO板卡提供的200MHz以内的可编程时钟信号，实现同步控制。d.精密电阻R采用0.5欧姆电阻，用于测试功耗的变化，这里采用了两个精密电阻札、R2, R1用于监测FPGA芯片的内核电压(1.2V)的功耗变化，R2用于监测FPGA芯片的辅助电压(2.5V)的功耗变化，从而判断电路中是否存在硬件木马。
[0063](4)示波器:用于自动触发和采集旁路功耗信号，即FPGA芯片的内核电压和辅助电压的压降和功耗，并将采集的电压信号发送至PC机的LabVIEW软件，这里采用泰克DP05K系列示波器，采样率为5Gs/s，带宽为350MHz，采集深度达到12.5M，示波器上的差分探头为泰克的TDP0500，带宽可达500MHz，测量范围可达±42V。
[0064](5)精密稳压电源:为测试电路提供1.2V、2.5V和3.3V的精密电压，并给测试电路的其他模块供电，具有较强的驱动能力。
[0065]如图5所示，图4采用LabVIEW软件的硬件木马测试系统的测试预处理流程，包括:
[0066]步骤S501，FPGA芯片编程和实现:在进行测试之前，先准备好非木马芯片和木马芯片的Verilog代码，然后烧录到FPGA芯片的外置flash中；
[0067]步骤S502，测试向量生成:在PC机上通过现有的EDA软件工具生成有效的测试向量，在降低原电路门级翻转率的同时，提高硬件木马的活性，提高检测精度，然后把仿真的测试激励和响应的波形文件保存下来，后缀名为.VCD ；
[0068]步骤S503，波形转换:把仿真得到的.V⑶文件通过NI高速数字IO板卡转换为LabVIEff软件可以识别的.HWS文件；
[0069]步骤S504，LabVIEff软件编程:编写LabVIEW软件，用于控制NI高速数字IO板卡输出测试向量到FPGA芯片以及采集FPGA芯片的响应信号；同时用于配置和控制示波器和FPGA芯片，自动完成同步时序测试，获得相关旁路信号；
[0070]步骤S505，接口互连与通信:制定LabVIEW软件、NI高速数字IO板卡、FPGA芯片和示波器之间的通信协议，并通过串口线、USB线和电缆线等进行互连。
[0071]测试预处理完成后，可以开始测试，测试流程如图6所示，包括:
[0072]步骤S601，测试系统初始化:通过LabVIEW软件初始化示波器和NI高速数字IO板卡；同时在测试电路更换上需要测试的非木马芯片或木马芯片；
[0073]步骤S602，施加测试向量=LabVIEW软件调用.HWS波形文件，通过NI高速数字IO板卡将测试激励信号施加到FPGA芯片上；
[0074]步骤S603，数据采集=LabVIEW软件控制NI高速数字IO板卡把FPGA芯片的响应信号同步采集回LabVIEW软件进行数据处理；同时，示波器被触发开始采集电阻RpR2两端的电压信号，并把数据发送到LabVIEW软件进行数据处理；
[0075]步骤S604，数据处理:如果FPGA芯片返回的激励信号和仿真得到的期望响应信号不一致，则逻辑功能发生错误，该芯片可以被判定为木马芯片；如果FPGA芯片返回的激励信号和仿真得到的期望响应信号一致，则逻辑功能正确，则对示波器采集到的旁路功耗信号进行滤波和数据保存；
[0076]步骤S605，测试完成判断:如果全部芯片(木马和非木马芯片)都测试完毕，则进入数据后处理，否则回到最初状态，更换FPGA芯片进行新一轮的测试；
[0077]步骤S606，旁路信号数据处理:对全部的旁路功耗信号进行分析，运用模式识别和统计分析算法等进行数据处理和比较分析，以区别木马和非木马芯片，从而结束全部的测试。
[0078] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种硬件木马测试系统，其特征在于，包括:PC机，用于生成测试向量，对测试电路中的FPGA芯片进行编程；控制NI高速数字IO板卡、示波器和所述FPGA芯片，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理；NI高速数字IO板卡，用于将所述PC机生成的所述测试向量输出到所述测试电路中的所述FPGA芯片，同步采集所述FPGA芯片的响应信号，并将所述响应信号回传至所述PC机；测试电路，包括所述FPGA芯片，所述FPGA芯片接收所述NI高速数字IO板卡输出的所述测试向量；还包括精密电阻R1和精密电阻R2，所述精密电阻R1用于监测所述FPGA芯片的内核电压功耗变化，所述精密电阻R2用于监测所述FPGA芯片的辅助电压功耗变化；示波器，用于自动触发和采集所述FPGA芯片的内核电压和辅助电压功耗变化信号，并将采集的信号发送至所述PC机；精密稳压电源，用于给所述测试电路供电。
2.根据权利要求1所述的硬件木马测试系统，其特征在于，所述NI高速数字IO板卡提供工作时钟信号给所述测试电路中的所述FPGA芯片，实现同步控制。
3.根据权利要求1所述的硬件木马测试系统，其特征在于，所述PC机应用EDA软件工具生成所述测试向量，应用Xilinx ISE软件通过JTAG接口对所述测试电路中的所述FPGA芯片进行编程，并将编程得到的程序烧录到所述FPGA芯片的外置flash中，应用开发软件控制所述NI高速数字IO板卡、FPGA芯片和示波器，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理。
4.根据权利要求3所述的硬件木马测试系统，其特征在于，所述测试电路还包括:串口，用于所述FPGA芯片与所述PC机中的所述开发软件进行通信；JTAG接口，用于所述FPGA芯片与所述PC机中的所述Xilinx ISE软件进行通信；IO接口，用于所述FPGA芯片与所述NI高速数字IO板卡进行通信。
5.根据权利要求4所述的硬件木马测试系统，其特征在于，所述测试电路还包括芯片插座，用于插放所述FPGA芯片。
6.根据权利要求1所述的硬件木马测试系统，其特征在于，所述示波器通过差分探头采集所述FPGA芯片的内核电压和辅助电压功耗变化信号。
7.根据权利要求6所述的硬件木马测试系统，其特征在于，所述示波器采样率为5Gs/s，带宽为 350MHz，采集深度为 12.5Mbit/channel。
8.根据权利要求7所述的硬件木马测试系统，其特征在于，所述差分探头带宽为500MHz，测量范围为±42V。
9.根据权利要求2所述的硬件木马测试系统，其特征在于，所述NI高速数字IO板卡提供的所述工作时钟信号为200MHz以内的可编程时钟信号。
10.根据权利要求1所述的硬件木马测试系统，其特征在于，所述精密稳压电源为所述测试电路提供1.2V、2.5V和3.3V的精密电压。
【文档编号】G01R31/317GK103954904SQ201410175506
【公开日】2014年7月30日 申请日期:2014年4月28日 优先权日:2014年4月28日
【发明者】何春华, 王力纬, 侯波, 恩云飞, 谢少锋 申请人:工业和信息化部电子第五研究所