高性能测试向量生成方法及生成器的制造方法
【专利摘要】本发明提供了一种高性能测试向量生成方法及生成器，包括码生成模块以及进位链模块；码生成模块时钟端clk作为高性能测试向量生成器的时钟端，码生成模块码输出端Q1…Qn作为高性能测试向量生成器的码输出端。本发明中，测试码(即测试向量)的位数越大，其跳变率降低的幅度越大，且本发电路简单，功耗小，易于模块化，易于码位扩展；进一步地，本发明生成码低跳变，全状态，故障覆盖率高，易于硬件和软件实现，也易于可编程器件实现。
【专利说明】高性能测试向量生成方法及生成器
【技术领域】
[0001] 本发明涉及测试码（即测试向量）生成技术，尤其涉及一种高性能测试向量生成 方法及生成器。
【背景技术】
[0002] 集成电路（IC，IntegratedCircuit)产业是国民经济和社会发展基础性、先导 性产业，是培育战略性新兴产业、推动信息化与工业化深度融合的核心与基础，是转变经济 发展方式、调整产业结构、保障国家信息安全的重要支撑。目前，我国集成电路产业与世 界发达国家之间仍存在不小差距，近几年虽已取得长足发展，形成了设计业、制造业、封装 业、测试业相互支持、共同发展的局面。但是，对于刚刚提速的国内半导体产业来说，其测 试能力相对于IC设计、制造、封装，是薄弱的一环。众所周知，集成电路内建自测试（BIST， Built-InSelf-Test)环节是大规模、超大规模以及S0C(SystemonaChip)、S0PC(System OnProgrammableChip)芯片设计的必要组成部分，作为测试环节最重要的部件-测试 向量生成器（TPG，TestPatternGenerator)目前主要采用线性移位寄存器技术。由于涉 及故障覆盖率、功耗、硬件开销以及码位扩展等问题，测试向量生成技术一直都是业界研究 热点。本发明相对于现有技术来说，其电路简单，功耗低，硬件开销小且易于码位扩展；其生 成的码全状态，跳变低，故障覆盖率高，是BIST技术实用化不可多得的一款TPG。
[0003] 本发明由国家自然基金项目"低相关区m子序列理论与构造研究"(61372094)、"基 于m序列的非线性m子序列研究"（61071001)资助。
【发明内容】
[0004] 针对现有技术中的缺陷，本发明的目的是提供一种高性能测试向量生成方法及生 成器。
[0005] 根据本发明提供的一种高性能测试向量生成器，包括码生成模块以及进位链模 块；
[0006] 码生成模块含有：码输出端Q1...Qn,级进位输出端Ctjl... ，输入端Cil...cik， 时钟端elk;
[0007] 进位链模块含有：输出端Y1...yk4,输入端X1...Xlrf;
[0008] 码生成模块级进位输出C()1. .. 依次与进位链模块输入端X1...Xlrt连接，码生 成模块输入端Ci2. .. Cik依次与进位链模块输出Y1... 连接，Cil接高电平+Vcc;码生成模 块时钟端elk作为高性能测试向量生成器的时钟端，码生成模块码输出端％. .. 〇"作为高性 能测试向量生成器的码输出端；
[0009] η表示测试码位数，k表示码单元级数；
[0010] 码生成模块包括k级码单元，其中，各级码单元时钟端clku，u= 1，2，...，k-l，k， 连接在一起，构成码生成模块时钟端elk，下标u表示第u级；各级码单元状态输出端按序 构成码生成模块码输出端Q1...Qn;除最高级码单元外，其它各级码单元进位输出端c。按序 构成码生成模块级进位输出端Ctjl. . . ;各级码单元输入端Ci按序构成码生成模块输入 乂而Ci1 · · ·Cik〇
[0011] 优选地，所述k级码单元含有作为码单元的双码单元；双码单元包括：双码单元触 发器电路、双码单元状态转换控制电路以及双码单元进位输出电路；
[0012] 双码单元触发器电路包括触发器Γ以及触发器2' ；触发器Γ以及触发器2'的 时钟输入端并接在一起，与码单元时钟端Clku连接；触发器Γ的数据输入端D与双码单元 触发器电路输入端D1连接，触发器2'的数据输入端D与双码单元触发器电路输入端D2连 接；触发器Γ的状态输出端Q与双码单元触发器电路状态端Q1连接，触发器2'的状态输 出端Q与双码单元触发器电路状态端Q2连接；双码单元触发器电路状态端QpQ2分别与双 码单元状态转换控制电路的输入端tpt2连接；触发器Γ的输入端D1、触发器2'的输入端 D2分别与双码单元状态转换控制电路的输出端Zl、Z2连接；
[0013] 双码单元状态转换控制电路包括复合逻辑门1"以及复合逻辑门2";双码单元状态 转换控制电路有三个输入端ti、t2和Ci，两个输出端Zl、z2，其中，输入端Ci作为双码单元状 态转换控制电路的控制输入端Ci ;复合逻辑门1"是触发器Γ的控制电路，复合逻辑门1" 的三个输入端S1、a2、a3分别与双码单元状态转换控制电路三个输入ti、Ci、t2连接，复合逻 辑门1"的输出端与Z1连接；复合逻辑门2"是触发器2'的控制电路，复合逻辑门2"的三 个输入端匕、b2、b3分别与双码单元状态转换控制电路三个输入t2、Ci、&连接，复合逻辑门 2"的输出端与Z2连接；
[0014] 双码单元进位输出电路的输入端Pl、p2分别与双码单元触发器电路的状态端QpQ2 连接，双码单元进位输出电路的输出端作为进位输出端c。。
[0015] 优选地，所述k级码单元还含有作为码单元的单码单元；单码单元包括：单码单元 触发器电路、单码单元状态转换控制电路；
[0016] 单码单元触发器电路的时钟端与码单元时钟端Clku连接，单码单元触发器电路的 输入端D与单码单元状态转换控制电路的输出端z连接，单码单元中触发器状态输出端Q 与单码单元触发器电路的状态输出端Q1连接，Q1又与单码单元状态转换控制电路的输入端 t连接；单码单元状态转换控制电路有两个输入端t和Ci，一个输出端z，单码单元状态转换 控制电路包括复合逻辑门3"，复合逻辑门3"的两个输入端ai、a2分别与单码单元状态转换 控制电路的输入端t、Ci连接，复合逻辑门3"的输出端与单码单元状态转换控制电路的输 出端z连接；
[0017] 单码单元作为奇数位测试向量生成器多级码单元中的最高一级码单元。
[0018] 优选地，进位链模块包括多级控制门；各级控制门的输出端按序依次与进位链模 块的输出端yi、y2、...yg连接，各级控制门因在进位链模块所处级数不同，输入个数亦不 同，第j级控制门有j个输入信号，1 <j<k，分别与进位链模块输入端X1. ..Xj依次连接， 最高一级控制门有k-Ι个输入端，分别与进位链模块的输入端Xpx2、...Xlrf连接。
[0019] 优选地，当码的位数η为偶数时，码生成模块由* =f个双码单元组成；
[0020] 当码的位数η为奇数时，码生成模块由Ar= +1)个码单元组成，其中双码单元 亨个、单码单元1个。
[0021] 优选地,双码单元状态转换控制电路有三个输入信号&、&和Ci,两个输出信号Zp Z2，双码单元状态转换控制电路的输入、输出关系分别如式（1)、（2):
【权利要求】
1. 一种高性能测试向量生成器，其特征在于，包括码生成模块以及进位链模块； 码生成模块含有：码输出端Q1...Qn，级进位输出端Ctjl... ，输入端Cil...Cik，时钟 端elk; 进位链模块含有：输出端Y1...yH，输入端X1...Xn; 码生成模块级进位输出Ctjl. .. 依次与进位链模块输入端X1. ..Xlrf连接，码生成模 块输入端Ci2. ..Cik依次与进位链模块输出Y1. .. 连接，Cil接高电平+Vcc;码生成模块时 钟端elk作为高性能测试向量生成器的时钟端，码生成模块码输出端％. ..Qn作为高性能测 试向量生成器的码输出端； η表示测试码位数，k表示码单元级数，其中，测试码即测试向量； 码生成模块包括k级码单元,其中,各级码单元时钟端clku,u= 1,2, k-1,k,连 接在一起，构成码生成模块时钟端elk，下标u表示第u级；各级码单元状态输出端按序构 成码生成模块码输出端Q1...Qn ;除最高级码单元外，其它各级码单元进位输出端c。按序构 成码生成模块级进位输出端Ctjl. .. ;各级码单元输入端Ci按序构成码生成模块输入端 Cn. . . CikO
2. 根据权利要求1所述的高性能测试向量生成器，其特征在于，所述k级码单元含有作 为码单元的双码单元；双码单元包括：双码单元触发器电路、双码单元状态转换控制电路 以及双码单元进位输出电路； 双码单元触发器电路包括触发器Γ以及触发器2'；触发器Γ以及触发器2'的时钟 输入端并接在一起，与码单元时钟端clku连接；触发器Γ的数据输入端D与双码单元触发 器电路输入端D1连接，触发器2'的数据输入端D与双码单元触发器电路输入端D2连接；触 发器Γ的状态输出端Q与双码单元触发器电路状态端Q1连接，触发器2'的状态输出端Q 与双码单元触发器电路状态端Q2连接；双码单元触发器电路状态端％、Q2分别与双码单元 状态转换控制电路的输入端tpt2连接；双码单元触发器电路输入端DpD2分别与双码单元 状态转换控制电路的输出端ZpZ2连接； 双码单元状态转换控制电路包括复合逻辑门1"以及复合逻辑门2"；双码单元状态转 换控制电路有三个输入端h、t2和Ci，两个输出端Zl、z2，其中，输入端Ci作为双码单元状态 转换控制电路的控制输入端Ci ;复合逻辑门1"是触发器Γ的控制电路，复合逻辑门1"的 三个输入端S1、a2、a3分别与双码单元状态转换控制电路三个输入&、Ci、t2连接，复合逻辑 门1"的输出端与Z1连接；复合逻辑门2"是触发器2'的控制电路，复合逻辑门2"的三个 输入端Id1、b2、b3分别与双码单元状态转换控制电路三个输入t2、Ci、h连接，复合逻辑门2 " 的输出端与Z2连接； 双码单元进位输出电路的输入端Pl、P2分别与双码单元触发器电路的状态端％、Q2连 接，双码单元进位输出电路的输出端作为进位输出端c。。
3. 根据权利要求2所述的高性能测试向量生成器，其特征在于，所述k级码单元还含有 作为码单元的单码单元；单码单元包括：单码单元触发器电路、单码单元状态转换控制电 路； 单码单元触发器电路的时钟端与码单元时钟端Clku连接，单码单元触发器电路的输入 端D与单码单元状态转换控制电路的输出端z连接，单码单元触发器电路中触发器状态输 出端Q与单码单元触发器电路的状态输出端Q1连接，单码单元触发器电路的状态输出端Q1 又与单码单元状态转换控制电路的输入端t连接；单码单元状态转换控制电路有两个输入 端t和Ci，一个输出端Z，单码单元状态转换控制电路包括复合逻辑门3"，复合逻辑门3"的 两个输入端ai、a2分别与单码单元状态转换控制电路的输入端t、Ci连接，复合逻辑门3"的 输出端与单码单元状态转换控制电路的输出端z连接； 单码单元作为奇位测试向量生成器多级码单元中的最高一级码单元。
4. 根据权利要求1所述的高性能测试向量生成器，其特征在于，进位链模块包括多级 控制门；各级控制门的输出端按序依次与进位链模块的输出端yi、y2、一yu连接，各级控 制门因在进位链模块所处级数不同，输入个数亦不同，第j级控制门有j个输入信号，1 <j <k，分别与进位链模块输入端x^··Xj依次连接，最高一级控制门有k-1个输入端，分别与 进位链模块的输入端Xrx2、连接。
5. 根据权利要求1所述的高性能测试向量生成器，其特征在于，当码的位数η为偶数 时，码生成模块由* = §个双码单元组成； 当码的位数η为奇数时，码生成模块由4 +υ个码单元组成，其中双码单元+个、 单码单元1个。
6. 根据权利要求5所述的高性能测试向量生成器，其特征在于，双码单元状态转换控 制电路有三个输入信号t2和Ci，两个输出信号Zl、Z2，双码单元状态转换控制电路的输 入、输出关系分别如式（1)、（2):
单码单元状态转换控制电路有两个输入t和Ci, 一个输出ζ，单码单元状态转换控制电 路的输入、输出关系如式（3): Z=Cj-T+Ci-1 (3) 式（1)、（2)、（3)中，?表示逻辑与运算；+表示逻辑或运算；ti、t2、Ci及七为码单元状 态转换控制电路输入信号，可、巧、Γ为t2、Ci、t的非。
7. 根据权利要求3所述的高性能测试向量生成器，其特征在于， 双码单元触发器电路的特性方程：
单码单元触发器电路的特性方程： =Z = CrT+ crt (6) 其中h取自双码单元触发器电路状态端Q1,t2取自双码单元触发器电路状态端Q2,t取自单码单元触发器电路的状态输出端Q1，由式（4)、（5)、（6)得到式（7)、（8)、（9); 双码单元的状态转换方程：
单码单元的状态转换方程： Qrl=crQ；+crQ； (9) 式中：含有上标n的(?为触发器现状态，含有上标n+l的(?+1为触发器次状态，j=I或2,Q2、Q1表示双码、单码单元电路中触发器状态； 对于式（7)、（8)，Ci为O时，双码单元电路状态保持不变；Ci为1时，得到（10)、（11)两 式：
由（10)、（11)两式可知，Ci为1时，双码单元电路完成了状态循环转换，双码单元触发 器电路状态端Q2Q1输出两位循环码，循环码是跳变最低的码，故双码单元生成两位跳变最 低码； 含有上标η的Q:、为双码单元触发器电路中触发器1'、2'现状态，含有上标n+1 的Qr、Qr1为触发器1'、2'次状态，QpQ2表示双码单元电路中触发器1'、2'状态； 对于（9)式，当Ci为0时，单码单元电路状态保持不变，Ci为1时，得到（12)式，此时 单码单元电路状态翻转： Qr=Q； (W 含有上标η、n+1的Q:、Qr1分别为单码单元触发器电路中触发器现状态和次状态； 比较式（4)、（5)与式（7)、（8)能够得知，在双码单元中，只要将双码单元触发器电路的 状态输出％、Q2作为双码单元状态转换控制电路的输入，与Vt2相连，双码单元就能实现 循环转换； 双码单元电路中，进位输出c。： C0=Q2Q1Π3) 由于双码单元内部状态循环转换，输出的是两位循环码；由（13)式得知，双码单元电 路在状态端Q2Q1为" 10"状态时产生进位输出。
8. 根据权利要求4所述的高性能测试向量生成器，其特征在于， 第j级控制门的输入取输入X1...χ」，输出yj与输入X1...Xj关系如下：y』=X1·X2 …Xj，I<j<k (14) 式（14)描述了进位链模块中各级控制门输出与输入间是与逻辑关系；为了使电 路在低跳变转换的同时，具有电路简单且易于扩展特点，要将码生成模块各级进位输出 C()1...c。^，对应作为进位链模块的输入Xl...Xlrt，于是得到（15)式： yj=c〇i·C02…c〇j，1 彡J· <k (15) (15)式说明了只有各级码单元进位输出c。i-c。」同时有效时，进位链模块输出7』才 有效。
9. 一种高性能测试向量生成方法，其特征在于，利用权利要求1至8中任一项所述的高 性能测试向量生成器生成测试码，其中，测试码即测试向量。
【文档编号】G01R31/3183GK104316867SQ201410588432
【公开日】2015年1月28日 申请日期:2014年10月20日 优先权日:2014年10月20日
【发明者】吕虹, 陈万里, 朱达荣, 孙全玲, 解建侠, 戚鹏, 陈蕴, 沈庆伟, 高莉, 梁祥莹 申请人:安徽建筑大学, 吕虹