一种收发一体的网络化雷达系统的制作方法
【专利摘要】本实用新型涉及雷达技术领域，特别涉及一种收发一体的网络化雷达系统，包括网络化数字接收机系统和任意波形发生器系统；所述网络化数字接收机系统包括DSP芯片、数字下变频模块、ADC、滤波放大电路、接收端口；所述接收端口依次连接所述滤波放大电路、ADC、数字下变频模块输入口，所述数字下变频模块输出连接所述DSP芯片，所述DSP芯片与计算机通讯连接；所述任意波形发生器系统包括FPGA、频率合成器和发射端口；所述FPGA分别连接所述数字下变频模块、频率合成器和发射端口；所述FPGA与DSP芯片互连。该雷达系统采用了收发系统相结合的方法，同时搭配有与计算机通讯的网络模块，能高速的处理并上传回波数据，满足雷达系统的指标要求。高集成、小型化。
【专利说明】
一种收发一体的网络化雷达系统
技术领域
[0001]本实用新型属于雷达技术领域，具体涉及一种收发一体的网络化雷达系统。
【背景技术】
[0002]雷达系统利用电磁波来探测远距离的目标，被广泛应用于军事以及环境监测等方面。传统的雷达系统由多个功能模块组成，如:发射机、接收机、同步控制器、网络板等，其模块功能独立、结构分散且复杂，体积庞大。近几年，随着电子技术的发展，微处理器DSP芯片功能不断增强，在进行数字信号处理的同时，也开始能够实现网络通讯等特殊功能。因此雷达系统的网络模块可以直接集成到数字接收机之上，方便通讯，简化设计。
[0003]直接数字频率合成技术是电信领域一项关键的数字化技术，具有高分辨率、快速转换时间等特点，高精度的频率合成器DDS芯片集成片上SRAM、DAC后，可直接生成雷达的任意工作波形。同时通过可编程逻辑器件FPGA进行状态控制，可以严格保证波形发生的时序，实现同步控制以及信号发射的功能。
【实用新型内容】
[0004]本实用新型的目的是设计的一种高集成、小型化的收发一体网络化雷达系统，利用高性能DSP芯片实现了网络化，采用直接数字频率合成技术配合可编程逻辑器件实现任意波形发生，最后结合计算机完成对雷达系统工作状态的控制。
[0005]为实现上述目的，本实用新型采用的技术方案是:一种收发一体的网络化雷达系统，包括网络化数字接收机系统和任意波形发生器系统；所述网络化数字接收机系统包括DSP芯片、数字下变频模块、ADC、滤波放大电路、接收端口 ；所述接收端口依次连接所述滤波放大电路、ADC、数字下变频模块输入口，所述数字下变频模块输出连接所述DSP芯片，所述DSP芯片与计算机通讯连接;所述任意波形发生器系统包括FPGA、频率合成器和发射端口；所述FPGA分别连接所述数字下变频模块、频率合成器和发射端口；所述FPGA与DSP芯片互连。
[0006]上述的收发一体的网络化雷达系统中，所述接收端口包括接收端口1、接收端口 2、接收端口 3、接收端口 4，所述滤波放大电路包括滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，所述ADC包括ADCl、ADC2、ADC3、ADC4，所述数字下变频模块输入口包括通道1、通道2、通道3、通道4 ；所述FPGA包括端口 A、端口 B、端口 C;所述接收端口通过接收端口 1、接收端口 2、接收端口 3、接收端口 4依次分别连接所述滤波放大电路1、滤波放大电路
2、滤波放大电路3、滤波放大电路4，ADCl、ADC2、ADC3、ADC4和数字下变频模块输入口的通道
1、通道2、通道3、通道4;所述FPGA端口 A、端口 B、端口 C分别连接所述数字下变频模块、频率合成器和发射端口。
[0007]上述的收发一体的网络化雷达系统中，所述DSP芯片通过物理层芯片、网口、网线与所述计算机通讯连接。
[0008]上述的收发一体的网络化雷达系统中，所述DSP芯片采用TMS320C6748，所述数字下变频模块采用HSP50216，所述ADC采用AD9235BRU-40，所述滤波放大电路采用0PA2340EA，所述发射端口、接收端口均采用K-MC3，所述FPGA采用EP4CE22E22C8N，所述频率合成器采用AD9106。
[0009]网络化数字接收机系统用于雷达回波信号的接收处理与数据上传;接收端口同时接受四通道回波信号，经过滤波放大电路后输入ADC数字化，数字化的信号再通过数字下变频模块，最后输出到DSP芯片中进行储存、数字信号处理以及数据上传。具体为:接收端口 1、接收端口 2、接收端口 3、接收端口 4依次分别连接滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，ADC1、ADC 2,ADC 3,ADC 4，数字下变频模块输入口通道A、通道B、通道C、通道D ；数字下变频模块输出连接DSP芯片，DSP芯片通过网口与计算机通讯；
[0010]任意波形发生器系统用于生成雷达系统所需的发射信号或者激励信号;FPGA端口A、B、C分别连接数字下变频模块、频率合成器、发射端口 ； FPGA与DSP互连；
[0011]上述的收发一体的网络化雷达系统设计有网络通讯端口，TMS320C6748芯片内置的位于数据链路层的以太网媒体访问控制器EMAC，支持工作于MII或者RMII模式AMAC接口通过物理层芯片连接至网口，利用DSP芯片程序建立TCP/IP网络，实现与计算机的通讯；
[0012]上述的收发一体的网络化雷达系统采用高精度频率合成器芯片生成波形，芯片上集成SRAM、DAC，可利用存储于SRAM中的幅值数据，控制四个通道的差分电流输出大小。最后通过电流电压转换与差分放大，输出所需任意波形；
[0013]上述的收发一体的网络化雷达系统采用可编程逻辑器件FPGA实现同步以及状态控制，通过内部状态机，控制频率合成器循环生成多频段的任意波形；
[0014]本实用新型的有益效果是:采用了收发系统相结合的方法，同时搭配有与计算机通讯的网络模块，能高速的处理并上传回波数据，满足雷达系统的指标要求。且高集成、小型化。雷达系统的网络模块可以直接集成到数字接收机之上，方便通讯，简化设计。
【附图说明】
[0015]图1为本实用新型一个实施例的原理框图；
[0016]图2为本实用新型一个实施例的数字接收机结构图；
[0017]图3为本实用新型一个实施例的任意波形发生器结构图。
【具体实施方式】
[0018]下面结合附图对本实用新型的实施方式进行详细描述。
实施例
[0019]如图1所示，本实施例采用如下技术方案:一种收发一体的网络化雷达系统，包括网络化数字接收机系统和任意波形发生器系统；所述网络化数字接收机系统包括DSP芯片、数字下变频模块、ADC、滤波放大电路、接收端口 ；所述接收端口依次连接所述滤波放大电路、ADC、数字下变频模块输入口，所述数字下变频模块输出连接所述DSP芯片，所述DSP芯片与计算机通讯连接;所述任意波形发生器系统包括FPGA、频率合成器和发射端口；所述FPGA分别连接所述数字下变频模块、频率合成器和发射端口 ；所述FPGA与DSP芯片互连。
[0020]上述的收发一体的网络化雷达系统中，所述接收端口包括接收端口1、接收端口 2、接收端口 3、接收端口 4，所述滤波放大电路包括滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，所述ADC包括ADCl、ADC2、ADC3、ADC4，所述数字下变频模块输入口包括通道1、通道2、通道3、通道4 ；所述FPGA包括端口 A、端口 B、端口 C;所述接收端口通过接收端口 1、接收端口 2、接收端口 3、接收端口 4依次分别连接所述滤波放大电路1、滤波放大电路
2、滤波放大电路3、滤波放大电路4，ADCl、ADC2、ADC3、ADC4和数字下变频模块输入口的通道
1、通道2、通道3、通道4;所述FPGA端口 A、端口 B、端口 C分别连接所述数字下变频模块、频率合成器和发射端口。所述DSP芯片通过物理层芯片、网口、网线与所述计算机通讯连接。所述DSP芯片采用TMS320C6748，所述数字下变频模块采用HSP50216，所述ADC采用AD9235BRU-40，所述滤波放大电路采用0PA2340EA，所述发射端口、接收端口均采用K-MC3，所述FPGA采用EP4CE22E22C8N，所述频率合成器采用AD9106。
[0021]本实施例提供了一种收发一体网络化雷达系统，包括网络化数字接收机系统和任意波形发生器系统；
[0022]所述的网络化数字接收机系统包括DSP芯片、数字下变频模块、ADC、滤波放大电路、接收端口； DSP芯片采用TMS320C6748，数字下变频模块采用HSP50216，ADC采用AD9235BRU-40，滤波放大电路采用0PA2340EA，发射端口、接收端口均采用K-MC3。
[0023]所述的任意波形发生器系统包括FPGA、频率合成器、发射端口；FPGA采用EP4CE22E22C8N，所述频率合成器采用AD9106，发射端口采用K-MC3。
[0024]所述的网络化数字接收机系统用于雷达回波信号的接收处理与数据上传;接收端口同时接受四通道回波信号，经过滤波放大电路后输入ADC数字化，数字化的信号再通过数字下变频模块，最后输出到DSP芯片中进行储存、数字信号处理以及数据上传，具体为:接收端口 1、接收端口 2、接收端口 3、接收端口 4依次分别连接滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，ADC1、ADC 2,ADC 3,ADC 4，数字下变频模块输入口通道A、通道B、通道C、通道D ；数字下变频模块输出连接DSP芯片，DSP芯片通过网口与计算机通讯;接收机系统通道的数量可以随雷达系统的需要而增多，考虑到下变频芯片输入端口为4个以及DSP芯片高速数据接口的数量，一般选择四通道或者八通道来进行设计。
[0025]所述的任意波形发生器系统用于生成雷达系统所需的发射信号或者激励信号；FPGA端口A、端口B、端口C分别连接数字下变频模块、频率合成器、发射端口 ；FPGA与DSP芯片互连;频率合成器支持四通道输出，超过四个发射端口时，需要增加同类型频率合成器进行拓展。
[0026]应当理解的是，本说明书未详细阐述的部分均属于现有技术。
[0027]虽然以上结合附图描述了本实用新型的【具体实施方式】，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本实用新型的原理和实质。本实用新型的范围仅由所附权利要求书限定。
【主权项】
1.一种收发一体的网络化雷达系统，其特征在于:包括网络化数字接收机系统和任意波形发生器系统；所述网络化数字接收机系统包括DSP芯片、数字下变频模块、ADC、滤波放大电路、接收端口 ；所述接收端口依次连接所述滤波放大电路、ADC、数字下变频模块输入口，所述数字下变频模块输出连接所述DSP芯片，所述DSP芯片与计算机通讯连接;所述任意波形发生器系统包括FPGA、频率合成器和发射端口；所述FPGA分别连接所述数字下变频模块、频率合成器和发射端口 ；所述FPGA与DSP芯片互连。2.如权利要求1所述的收发一体的网络化雷达系统，其特征在于:所述接收端口包括接收端口 1、接收端口 2、接收端口 3、接收端口 4，所述滤波放大电路包括滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，所述ADC包括ADCl、ADC2、ADC3、ADC4，所述数字下变频模块输入口包括通道1、通道2、通道3、通道4 ；所述FPGA包括端口 A、端口 B、端口 C;所述接收端口通过接收端口 1、接收端口 2、接收端口 3、接收端口 4依次分别连接所述滤波放大电路1、滤波放大电路2、滤波放大电路3、滤波放大电路4，ADCl、ADC2、ADC3、ADC4和数字下变频模块输入口的通道1、通道2、通道3、通道4;所述FPGA端口 A、端口 B、端口 C分别连接所述数字下变频模块、频率合成器和发射端口。3.如权利要求1所述的收发一体的网络化雷达系统，其特征在于:所述DSP芯片通过物理层芯片、网口、网线与所述计算机通讯连接。4.如权利要求1所述的收发一体的网络化雷达系统，其特征在于:所述DSP芯片采用TMS320C6748，所述数字下变频模块采用HSP50216，所述ADC采用AD9235BRU-40，所述滤波放大电路采用0PA2 340EA，所述发射端口、接收端口均采用K-MC3，所述FPGA采用EP4CE22E22C8N，所述频率合成器采用AD9106。
【文档编号】G01S7/03GK205691765SQ201620616662
【公开日】2016年11月16日
【申请日】2016年6月21日 公开号201620616662.6, CN 201620616662, CN 205691765 U, CN 205691765U, CN-U-205691765, CN201620616662, CN201620616662.6, CN205691765 U, CN205691765U
【发明人】陈泽宗, 陈冠元
【申请人】武汉大学